JPH01312659A - Cpu間通信方式 - Google Patents
Cpu間通信方式Info
- Publication number
- JPH01312659A JPH01312659A JP14493688A JP14493688A JPH01312659A JP H01312659 A JPH01312659 A JP H01312659A JP 14493688 A JP14493688 A JP 14493688A JP 14493688 A JP14493688 A JP 14493688A JP H01312659 A JPH01312659 A JP H01312659A
- Authority
- JP
- Japan
- Prior art keywords
- status information
- cpu
- header
- shared memory
- changed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 239000002699 waste material Substances 0.000 abstract description 3
- 230000009977 dual effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数のCPU間でステータス情報を通信す
るのに通用して好適な通信方式に関する。
るのに通用して好適な通信方式に関する。
この発明は、通信するステータス情報のすべてを書き込
む共有メモリを設けると共に、ピットパターンで変更ス
テータス情報を指示するヘッダーを設け、共有メモリの
所定のステータス情報を変更すると共に、へンダーをセ
ットすることでCPU間の通信を行なうようにしたこと
により、1回で複数のステータス情報の変更を送信でき
ると共に、受信側はいつでも送信側のステータス情報を
参照することができ、また、送信側および受信側でのス
テータス情報の不一致がなく、さらにメモリの無駄をな
くすことができるようにしたものである。
む共有メモリを設けると共に、ピットパターンで変更ス
テータス情報を指示するヘッダーを設け、共有メモリの
所定のステータス情報を変更すると共に、へンダーをセ
ットすることでCPU間の通信を行なうようにしたこと
により、1回で複数のステータス情報の変更を送信でき
ると共に、受信側はいつでも送信側のステータス情報を
参照することができ、また、送信側および受信側でのス
テータス情報の不一致がなく、さらにメモリの無駄をな
くすことができるようにしたものである。
従来、複数のCPU間でのステータス情報の通信は、送
信側と受信側の双方に、同一のステータス情報を管理す
るメモリを設け、送信側のステータス情報の変更を、バ
スを介して受信側に順次送信することで行なわれている
。
信側と受信側の双方に、同一のステータス情報を管理す
るメモリを設け、送信側のステータス情報の変更を、バ
スを介して受信側に順次送信することで行なわれている
。
このようにして複数のCPU間でステータス情報を通信
する方式によ氾i、複数のステータス情報が同時に変更
されるときでも、1つずつ送信しなければならなく、処
理時間がかかり、オーバーヘッドとなる不都合があった
。また、送信側と受信側に同一のステータス情報を保持
するメモリを設けるものであり、メモリが無駄となる不
都合があった。さらに、送信側と受信側に設けられるメ
モリに同一のステータス情報が保持されるものであり、
ステータス情報の不一致が起こる可能性があり、誤動作
の原因となるおそれがあった。
する方式によ氾i、複数のステータス情報が同時に変更
されるときでも、1つずつ送信しなければならなく、処
理時間がかかり、オーバーヘッドとなる不都合があった
。また、送信側と受信側に同一のステータス情報を保持
するメモリを設けるものであり、メモリが無駄となる不
都合があった。さらに、送信側と受信側に設けられるメ
モリに同一のステータス情報が保持されるものであり、
ステータス情報の不一致が起こる可能性があり、誤動作
の原因となるおそれがあった。
そこで、この発明では、上述した不都合を除去すること
を目的とするものである。
を目的とするものである。
この発明は、複数のCPU間でステータス情報を通信す
るCPU間通間通式方式って、ステータス情報のすべて
を書き込む共有メモリ (31)を設けると共に、ビッ
トパターンで変更ステータス情報を指示するヘッダー(
32)を設け、共有メモリ(31)の所定のステータス
情報を変更すると共に、ヘッダー(32)をセットする
ことで、一のcPUから他のCPUへの通信を行なうも
のである。
るCPU間通間通式方式って、ステータス情報のすべて
を書き込む共有メモリ (31)を設けると共に、ビッ
トパターンで変更ステータス情報を指示するヘッダー(
32)を設け、共有メモリ(31)の所定のステータス
情報を変更すると共に、ヘッダー(32)をセットする
ことで、一のcPUから他のCPUへの通信を行なうも
のである。
上述構成においては、共有メモ’J (31)の複数
のステータス情報を変更すると共に、これに応じてヘッ
ダー(32)をセットすることにより、1回で複数のス
テータス情報の変更を送信することが可能となる。また
、共有メモリ (31)が設けられるので、受信側はい
つでも送信側のステータス情報を参照することが可能と
なる。さらに、共有メモリ (31)が設けられるので
、送信側および受信側でのステータス情報の不一致がな
く、メモリの無駄もなくなる。
のステータス情報を変更すると共に、これに応じてヘッ
ダー(32)をセットすることにより、1回で複数のス
テータス情報の変更を送信することが可能となる。また
、共有メモリ (31)が設けられるので、受信側はい
つでも送信側のステータス情報を参照することが可能と
なる。さらに、共有メモリ (31)が設けられるので
、送信側および受信側でのステータス情報の不一致がな
く、メモリの無駄もなくなる。
以下、第1図を参照しながら、この発明の一実施例につ
いて説明する。この例は、マルチチャンネルPCMレコ
ーダのシステムコントロール糸の複数のCPU間でステ
ータス情報を通信するのに通用した例である。
いて説明する。この例は、マルチチャンネルPCMレコ
ーダのシステムコントロール糸の複数のCPU間でステ
ータス情報を通信するのに通用した例である。
同図において、(lO)はメインct−’u、(20)
はキーボードCPU、(30)はトランスポートCPU
である。
はキーボードCPU、(30)はトランスポートCPU
である。
メインCPtJ(10)は本体システム全体の管理をす
るものである。また、このメインCPU(10)によっ
てエデイツト基板(El)基板)、クロック基板(CK
基板)、記録基板(l(EC基板)等が制御され、どの
チャンネルを記録状愚にするか、サンプリング周波数を
いくらにするか等の制御がされる。なお、このメインC
PU(10)には、リモートコントロールの送信装置(
11)が端子(12)を介して接続される。また、(1
3)は通信プロトコルに対応するための端子である。
るものである。また、このメインCPU(10)によっ
てエデイツト基板(El)基板)、クロック基板(CK
基板)、記録基板(l(EC基板)等が制御され、どの
チャンネルを記録状愚にするか、サンプリング周波数を
いくらにするか等の制御がされる。なお、このメインC
PU(10)には、リモートコントロールの送信装置(
11)が端子(12)を介して接続される。また、(1
3)は通信プロトコルに対応するための端子である。
また、キーボードCPLJ(20)によって、キーボー
ドのキー検出、発光ダイオード等による表示の制御がさ
れる。なお、(21)は、どのチャンネルを記録状態に
するかという制御データが供給される端子であり、例え
ばミキシングコンソールに接続される。 (22)は
インタフェースである。また、(23)は、再生、記録
、停止等の制御データが供給される端子であり、例えば
システムコントローラに接続される。
ドのキー検出、発光ダイオード等による表示の制御がさ
れる。なお、(21)は、どのチャンネルを記録状態に
するかという制御データが供給される端子であり、例え
ばミキシングコンソールに接続される。 (22)は
インタフェースである。また、(23)は、再生、記録
、停止等の制御データが供給される端子であり、例えば
システムコントローラに接続される。
また、トランスポートCPU(30)によって、再生、
記録、停止等のトランスポート(テープ駆動機構)のコ
ントロールがなされる。また、このトランスポートCP
U(30)によって、CTL基板が制御され、コントロ
ールトラック(図示せず)への時、分、秒、セクターの
絶対番地の記録、再生、ある所定タイミングで記録ある
いは再生を始めるオートパンチ等の制窃1がされる。ま
た、このトランスポートCPLJ(30)によって、タ
イムコードTC(例えばSMPTEタイムコード)の発
生器、読取器の制御がされる。このタイムコード1゛c
の発生器、読取器は、ビデオ信号との関係から設けられ
ている。
記録、停止等のトランスポート(テープ駆動機構)のコ
ントロールがなされる。また、このトランスポートCP
U(30)によって、CTL基板が制御され、コントロ
ールトラック(図示せず)への時、分、秒、セクターの
絶対番地の記録、再生、ある所定タイミングで記録ある
いは再生を始めるオートパンチ等の制窃1がされる。ま
た、このトランスポートCPLJ(30)によって、タ
イムコードTC(例えばSMPTEタイムコード)の発
生器、読取器の制御がされる。このタイムコード1゛c
の発生器、読取器は、ビデオ信号との関係から設けられ
ている。
また、メインCPU(10)およびトランスポートCP
U(30)との間では、ステータス情報の通信が行なわ
れる0例えば、メインCPU(10)よりトランスポー
トCPU(30)には、システムコントローラのキー情
報が送信され、一方、トランスポートC)’tJ(30
)よりメインCPU(10)には、再生、記録、停止等
のトランスポート情報、テープタイム情報等が送信され
る。
U(30)との間では、ステータス情報の通信が行なわ
れる0例えば、メインCPU(10)よりトランスポー
トCPU(30)には、システムコントローラのキー情
報が送信され、一方、トランスポートC)’tJ(30
)よりメインCPU(10)には、再生、記録、停止等
のトランスポート情報、テープタイム情報等が送信され
る。
この場合、トランスポートCPU(30)側には、共有
メモリを構成するデュアルポートRAM(31)が設け
られる。なお、このRAM(31)は、メインCPU(
10)側に設けてもよい、すなわち、このRAM(31
)は、実質的にメインCPU(10)とトランスポート
CPU(30)との間に配され、双方からのアクセスが
自由に行なわれる。このRAM(31)には、第2図に
示すように、メインCPU(10)とトランスポートC
PU(30)との間で通信されるすべてのステータス情
報A、B。
メモリを構成するデュアルポートRAM(31)が設け
られる。なお、このRAM(31)は、メインCPU(
10)側に設けてもよい、すなわち、このRAM(31
)は、実質的にメインCPU(10)とトランスポート
CPU(30)との間に配され、双方からのアクセスが
自由に行なわれる。このRAM(31)には、第2図に
示すように、メインCPU(10)とトランスポートC
PU(30)との間で通信されるすべてのステータス情
報A、B。
C1・・・・が書き込まれる。また、このRAM(31
)には、どのステータス情報が変更したのかを指示する
ヘッダー(32)が設けられる。このヘッダー(32)
は、各ビットが、それぞれA、 B、C,・・・・の
ステータス情報に対応するようになされ、ステータス情
報が変更されるとき、対応するビット部分に、例えば高
レベル“I“の信号がセットされる。例えば、第2図に
示すように、ステータス情1lllAがaからa′に変
更されるとき、ヘッダー(32)は同図に示すようにセ
ットされる。
)には、どのステータス情報が変更したのかを指示する
ヘッダー(32)が設けられる。このヘッダー(32)
は、各ビットが、それぞれA、 B、C,・・・・の
ステータス情報に対応するようになされ、ステータス情
報が変更されるとき、対応するビット部分に、例えば高
レベル“I“の信号がセットされる。例えば、第2図に
示すように、ステータス情1lllAがaからa′に変
更されるとき、ヘッダー(32)は同図に示すようにセ
ットされる。
このような構成において、メインCPU(10)とトラ
ンスポートCPU(30)との間のステータス情報の通
信は次のようにして行なわれる。すなわち、送信側では
、RAM(31)の所定のステータス情報の変更を行な
うと共に、ヘッダー(32)を対応してセットする。一
方、受信側では、ヘッダー(32)より変更されたステ
ータス情報を分析して、RAM(31)より変更された
ステータス情報を読み出して、対応する処理をする。
ンスポートCPU(30)との間のステータス情報の通
信は次のようにして行なわれる。すなわち、送信側では
、RAM(31)の所定のステータス情報の変更を行な
うと共に、ヘッダー(32)を対応してセットする。一
方、受信側では、ヘッダー(32)より変更されたステ
ータス情報を分析して、RAM(31)より変更された
ステータス情報を読み出して、対応する処理をする。
例えば、トランスポートCPU(30)よりメインCP
U(10)にテープタイムを示すセグメントデータを送
信する場合には、次のようになる。まず、コントロール
トランス(図示せず)より得られるC ’r Lデータ
が変化すると、トランスポートCPU(30)に割込み
がかけられ、第3図に示すフローチャートに沿って実行
する。すなわち、ステップ■で、コントロールトランク
よりCTLデータの読み込みを行なう。つぎに、ステッ
プ■で、CT Lデータをセグメントデータに変換した
のち、ステップ■で、RAM(31)のセグメントデー
タを変更する。つぎに、ステップ■で、セグメントデー
タに対応するヘッダー(32)のビットに為レベル“l
”の信号をセットして、リターンする。
U(10)にテープタイムを示すセグメントデータを送
信する場合には、次のようになる。まず、コントロール
トランス(図示せず)より得られるC ’r Lデータ
が変化すると、トランスポートCPU(30)に割込み
がかけられ、第3図に示すフローチャートに沿って実行
する。すなわち、ステップ■で、コントロールトランク
よりCTLデータの読み込みを行なう。つぎに、ステッ
プ■で、CT Lデータをセグメントデータに変換した
のち、ステップ■で、RAM(31)のセグメントデー
タを変更する。つぎに、ステップ■で、セグメントデー
タに対応するヘッダー(32)のビットに為レベル“l
”の信号をセットして、リターンする。
また、上述したように)jAM(31)のセグメントデ
ータが変更されると共に、ヘッダー(32)のセ・y
t・が行なわれると、メインCPLI(10)に割込み
がかけられ、第4図に示すフローチャートに沿って実行
する。すなわち、ステップ■で、ヘッダー(32)の読
み込みをする。つぎに、ステップ■で、ヘッダー(32
)の内容から、変更されたステータス情報の分析を行な
って、セグメントデータが変更されたことを検出する。
ータが変更されると共に、ヘッダー(32)のセ・y
t・が行なわれると、メインCPLI(10)に割込み
がかけられ、第4図に示すフローチャートに沿って実行
する。すなわち、ステップ■で、ヘッダー(32)の読
み込みをする。つぎに、ステップ■で、ヘッダー(32
)の内容から、変更されたステータス情報の分析を行な
って、セグメントデータが変更されたことを検出する。
つぎに、ステップ■で、RAM(31)よりセグメント
データを読み出す。そして、ステップ■で、このセグメ
ントデータをキーボードCPU(20)に送信し、セグ
メント表示(テープタイム表示)を変えて、リターンす
る。
データを読み出す。そして、ステップ■で、このセグメ
ントデータをキーボードCPU(20)に送信し、セグ
メント表示(テープタイム表示)を変えて、リターンす
る。
また、メインCPU(10)およびキーボードCPU(
20)との間でも、ステータス情報の通信が行なわれる
。この通信は、例えば、8ビツトパラレルで行なわれる
。
20)との間でも、ステータス情報の通信が行なわれる
。この通信は、例えば、8ビツトパラレルで行なわれる
。
このような実施例によれば、メインCPLJ(10)と
トランスポートCPU(30)との間のステータス情報
の通信は、送信側では、デュアルポートRAM(31)
の所定のステータス情報の変更を行なうと共に、ビット
パターンで変更ステータス情報を指示するヘッダー(3
2)を対応してセットし、受信側では、ヘッダー(32
)より変更されたステータス情報を分析すると共に、R
AM(31)より変更されたステータス情報を読み出す
ことで行なわれるので、1回で複数のステータス情報の
変更を送信することができ、処理時間を低減してオーバ
ーヘッドを回避することができる。
トランスポートCPU(30)との間のステータス情報
の通信は、送信側では、デュアルポートRAM(31)
の所定のステータス情報の変更を行なうと共に、ビット
パターンで変更ステータス情報を指示するヘッダー(3
2)を対応してセットし、受信側では、ヘッダー(32
)より変更されたステータス情報を分析すると共に、R
AM(31)より変更されたステータス情報を読み出す
ことで行なわれるので、1回で複数のステータス情報の
変更を送信することができ、処理時間を低減してオーバ
ーヘッドを回避することができる。
また、デュアルポー1−RAM(31)が設けられるの
で、受信側はいつでも送信側のステータス情報を参照す
ることができる。
で、受信側はいつでも送信側のステータス情報を参照す
ることができる。
また、デュアルポートRAM <31)が設けられるの
で、送信側と受信側に同一のステータス情報を保持する
メモリをそれぞれ設けるものでないので、メモリの無駄
を回避することができる。
で、送信側と受信側に同一のステータス情報を保持する
メモリをそれぞれ設けるものでないので、メモリの無駄
を回避することができる。
また、デュアルポートRAM(31)が設けられるので
、送信側と受信側でステータス情報の不一致が起こるお
それはない。
、送信側と受信側でステータス情報の不一致が起こるお
それはない。
なお、上述実施例は、マルチチャンネルPCMレコーダ
のシステムコントロール系のメインCPU(lO)とト
ランスポートCPU(30)との間でステータス情報を
通信するのに通用した例であるが、この発明は、その他
の電子機器における複数のCPU間でステータス情報を
通信するのに同様に通用できることは勿論である。
のシステムコントロール系のメインCPU(lO)とト
ランスポートCPU(30)との間でステータス情報を
通信するのに通用した例であるが、この発明は、その他
の電子機器における複数のCPU間でステータス情報を
通信するのに同様に通用できることは勿論である。
以上述べたように、この発明によれば、共有メモリの複
数のステータス情報を変更すると共に、これに応じてビ
ットパターンで変更ステータス情報を指示するヘングー
をセントして通信を行なうので、1回で複数のステータ
ス情報の変更を送信することができ、処理時間を低減し
てオーバーヘッドを回避することができる。また、共有
メモリが設けられるので、受信側はいつでも送信側のス
テータス情報を参照することができる。また、同様の理
由で、送信側および受信側にステータス情報の不一致が
起こるおそれはなく、またメモリの無駄も回避すること
ができる。
数のステータス情報を変更すると共に、これに応じてビ
ットパターンで変更ステータス情報を指示するヘングー
をセントして通信を行なうので、1回で複数のステータ
ス情報の変更を送信することができ、処理時間を低減し
てオーバーヘッドを回避することができる。また、共有
メモリが設けられるので、受信側はいつでも送信側のス
テータス情報を参照することができる。また、同様の理
由で、送信側および受信側にステータス情報の不一致が
起こるおそれはなく、またメモリの無駄も回避すること
ができる。
第1図はこの発明の一実施例を示す構成図、第2図〜第
4図はその説明のための図である。 (10)はメインCPU、(20)はキーボードCPU
、(30)はトランスポートCPU、(31)はデュア
ルポート)<AM、 (32)はヘングーである。
4図はその説明のための図である。 (10)はメインCPU、(20)はキーボードCPU
、(30)はトランスポートCPU、(31)はデュア
ルポート)<AM、 (32)はヘングーである。
Claims (1)
- 【特許請求の範囲】 複数のCPU間でステータス情報を通信するCPU間通
信方式において、 上記ステータス情報のすべてを書き込む共有メモリを設
けると共に、ビットパターンで変更ステータス情報を指
示するヘッダーを設け、 上記共有メモリの所定のステータス情報を変更すると共
に、上記ヘッダーをセットすることで、一のCPUから
他のCPUへの通信を行なうことを特徴とするCPU間
通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14493688A JPH01312659A (ja) | 1988-06-13 | 1988-06-13 | Cpu間通信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14493688A JPH01312659A (ja) | 1988-06-13 | 1988-06-13 | Cpu間通信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01312659A true JPH01312659A (ja) | 1989-12-18 |
Family
ID=15373639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14493688A Pending JPH01312659A (ja) | 1988-06-13 | 1988-06-13 | Cpu間通信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01312659A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0797190A1 (en) | 1992-01-08 | 1997-09-24 | Fuji Photo Film Co., Ltd. | Magnetic recording medium |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57197668A (en) * | 1981-05-30 | 1982-12-03 | Omron Tateisi Electronics Co | Status check method in duplex system |
JPS6045862A (ja) * | 1983-08-23 | 1985-03-12 | Matsushita Electric Ind Co Ltd | 共有メモリ装置 |
JPS63104168A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 情報転送方式及び障害検出方式 |
-
1988
- 1988-06-13 JP JP14493688A patent/JPH01312659A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57197668A (en) * | 1981-05-30 | 1982-12-03 | Omron Tateisi Electronics Co | Status check method in duplex system |
JPS6045862A (ja) * | 1983-08-23 | 1985-03-12 | Matsushita Electric Ind Co Ltd | 共有メモリ装置 |
JPS63104168A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 情報転送方式及び障害検出方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0797190A1 (en) | 1992-01-08 | 1997-09-24 | Fuji Photo Film Co., Ltd. | Magnetic recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1605357A3 (en) | Method and apparatus for cascading data through redundant data storage units | |
JPH01312659A (ja) | Cpu間通信方式 | |
US20020172115A1 (en) | Disk drive device | |
US5964849A (en) | Controlling video devices | |
KR960005924B1 (ko) | 영상기록재생기를 이용한 텔리비젼의 동작제어 방법 | |
JP2001320390A (ja) | シリアルバス制御装置及び制御方法 | |
US5355495A (en) | Control system for a recording and/or reproducing apparatus | |
JP2581426B2 (ja) | 電子ディスク装置 | |
JPS61273677A (ja) | システム情報収集方式 | |
JPH01219924A (ja) | コンピュータと記録再生装置との接続方式 | |
JPS6171443A (ja) | テ−プレコ−ダの制御装置 | |
JPS6028053A (ja) | テ−プコピ−装置 | |
KR950012190B1 (ko) | 더블데크 서보계 제어방법 | |
JP2516930B2 (ja) | ビデオテ―プレコ―ダ | |
KR940001591B1 (ko) | 스위칭 모듈 시스템 | |
JPH0287349A (ja) | 再生装置 | |
JPS61259495A (ja) | 照明制御システム | |
JPS60261088A (ja) | テ−プレコ−ダの外部機器走行速度制御装置 | |
JPH0291850A (ja) | 記憶媒体間のデータ転送方式 | |
JPH05282103A (ja) | ディスクアレイ装置 | |
JPH033029A (ja) | 電子ディスクサブシステム | |
JPS6271344A (ja) | 時分割多重伝送装置の端末器のアドレス設定方法 | |
JPS59132461A (ja) | 円盤状情報記録媒体再生装置 | |
Hirose et al. | Local control bus system for consumer VCRs | |
JPS64741B2 (ja) |