JPH01304735A - 半導体装置の保護膜形成方法 - Google Patents

半導体装置の保護膜形成方法

Info

Publication number
JPH01304735A
JPH01304735A JP13588688A JP13588688A JPH01304735A JP H01304735 A JPH01304735 A JP H01304735A JP 13588688 A JP13588688 A JP 13588688A JP 13588688 A JP13588688 A JP 13588688A JP H01304735 A JPH01304735 A JP H01304735A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
pressure
nitride film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13588688A
Other languages
English (en)
Inventor
Hideki Gomi
五味 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13588688A priority Critical patent/JPH01304735A/ja
Publication of JPH01304735A publication Critical patent/JPH01304735A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の保護膜形成に関し、特に高信頼性
を有する半導体装置に必要な保護膜の形成法に関する。
〔従来の技術〕
従来、アルミニウム配線等を含む半導体装置の保護膜と
してプラズマ化学気相成長法を用いたプラズマシリコン
窒化膜が一般に用いられている。
プラズマシリコン窒化膜は保護膜としての機械的強度、
耐湿性、アルカリイオンバリア性を有している。
〔発明が解決しようとする課題〕
上述した優れた保護膜特性を有するプラズマシリコン窒
化膜を得るためには膜を緻密にする必要がある。緻密な
膜を得るためには0.5Torr以下の比較的高真空な
圧力の下で膜形成を行なう必要がある。
しかしながら0.5Torr以下の真空中で膜形成を行
なった場合にはプラズマ中で発生したイオンに下地表面
がたたかれ膜が緻密になる反面、下層の絶縁膜、アルミ
ニウム配線およびシリコン窒化膜自身がチャージアップ
して下層のデバイスの特性が変動するという問題がある
。特にMOSデバイスにおいては素子分離領域のリーク
電流の発生、バイポーラデバイスではベース抵抗の変動
等大きな問題となっている。また上述のような緻密なプ
ラズマシリコン窒化膜は非常に大きな圧縮応力を有して
いるため、アルミニウム配線のストレスマイグレーショ
ンの原因となっている。逆に低真空でプラズマシリコン
窒化膜を形成した場合にはイオンの発生量及びイオンの
エネルギーが低いために緻密な膜が得られず、保護膜と
しての特性を有しない。
〔課題を解決するための手段〕
本発明の半導体装置の保護膜形成方法は、圧力の高い第
1の圧力条件下でのプラズマ成膜工程と続いての圧力の
低い第2の圧力条件下でのプラズマ成膜工程とを有して
いる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(c)は本発明の半導体装置の保護膜形
成方法の第1の実施例(保護膜がプラズマシリコン窒化
膜である。)を説明したものであり、保護膜の製造工程
順の配線部断面図である。半導体素子を形成した単結晶
シリコン基板101上に絶縁膜102を形成し、更にア
ルミニウム配線103をエツチングを用いて形成する(
第1図(a))。次に、第1図(b)に示すように第1
プラズマシリコン窒化膜104をプラズマ気相成長法で
5000人程度形成する。第1プラズマシリコン窒化膜
はモノシランガス(SiH4)を170(SCCM)、
アンモニアガス(NH3)を300(SCCM)、希釈
用窒素ガス(N2)を1780(SCCM)を流し全ガ
ス圧力を1.5Torrに設定後、放電電力50KHz
900Wを印加し、基板温度300℃の条件下で形成し
た。この条件下で形成したシリコン窒化膜の屈折率は1
.96であり、バッフアート弗酸に対するエッチレート
は約80人/分、組成はESCA分析値でSi:N=5
4:46である。また膜堆積速度は約400人/分であ
った。
次に、第1図(C)に示すように、第1プラズマシリコ
ン窒化膜形成放電停止後、すみやかに全ガス圧力のみを
0.35Torrに設定し、放電電力50KHz900
Wを印加して第2プラズマシリコン窒化膜(105)を
5000人形成した。ガス流量、基板温度は第1プラズ
マシリコン窒化膜形成時と全く同じである。この条件下
で形成した第2プラズマシリコン窒化膜の屈折率は1.
99でありバッフアート弗酸に対するエッチレートは約
50人/分、組成はESCA分析値でSi:N=54:
46であり、第1プラズマシリコン窒化膜よりも密度が
大きく緻密な膜が形成されている。
この時の膜堆積速度は約350人/分である。以上の様
に保護膜を形成した半導体装置においては、102の絶
縁膜に発生する正電荷を1017個/dに抑えることが
でき、素子の特性変動が非常に小さくなる。102の絶
縁膜上に直接第2プラズマシリコン窒化膜の条件で膜形
成を行った場合は102の絶縁膜中には10 ” 〜1
0 +s個/cniの正電荷が発生し、素子の特性変動
が大きい。また、第1プラズマシリコン窒化膜の膜応力
は3X10’d y n 1cra (圧縮)で、第2
プラズマシリコン窒化膜(8x 10 ’d y n/
cni(圧縮))に比べて小さいため、本発明の形成方
法ではアルミニウム配線103に加わる応力も小さくな
りストレスマイグレーションの抑制効果がある。
更に、第1プラズマシリコン窒化膜の堆積速度は第2プ
ラズマシリコン窒化膜の堆積速度よりも大きいので、第
2プラズマシリコン窒化膜の条件で単相保護膜を形成す
るよりもスループットが向上する。もちろん緻密な第2
プラズマシリコン窒化膜を最終膜として用いているため
、保護膜特性上もまったく問題ない。
第2図(a)〜(c)は本発明の第2の実施例であるM
OSデバイス上の保護膜製造工程順の断面図である。本
実施例では保護膜として酸素を含有したプラズマシリコ
ン窒化膜を用いている。
第2図(a)はアルミニウム配線まで形成したMO8構
造の縦断面図である。201は単結晶シリコン基板、2
02はシリコン酸化膜、203はゲート電極となる多結
晶シリコン、204は層間絶縁膜、205はアルミニウ
ム配線である。
次に、第2図(b)に示すように第1プラズマシリコン
酸化窒化膜206をプラズマ気相成長法で5000人程
度形成する。第1プラズマシリコン酸化窒化膜はモノシ
ランガス(S i H4) ヲ170(SCCM)、ア
ンモニアガス(NH3)を300(SCCM)、亜酸化
窒素ガス(N20)を250(SCCM)、希釈用窒素
ガス(N2)を1530(SCCM)を流し、全ガス圧
力を1.2Torrに設定径放電電力50KHz 90
0Wを印加し、基板温度300℃の条件下で形成した。
この条件下で設計したシリコン酸化窒化膜は酸素を含有
し、屈折率1.79バツフアート弗酸に対するエッチレ
ートは約250人/分、組成はESCA分析値でSi 
:N:0=45:32:23であり、その膜応力はsX
i O’dyn/ant (圧縮)と非常に小さい。次
に、第2図(c)に示すように第1プラズマシリコン酸
化窒化膜形成放電を停止せずにすみやかに全ガス圧力の
みを0.35Torrに設定し、放電電力を900Wに
保ち、第2プラズマシリコン窒化膜を5000人形成し
た。第2プラズマシリコン酸化窒化膜の屈折率は1.8
1バツフアート弗酸に対するエッチレートは約200人
/分、組成はESCA分析値でSi:N:0=45:3
2:23であり、第1シリコン酸化窒化膜よりも密度の
大きな酸素を含有した緻密なシリコン酸化窒化膜が形成
されている。
以上の様に保護膜を形成した半導体装置においては、ア
ルミニウム配線も大きなチャージアップをせずに、多結
晶シリコンを介したゲート酸化膜への影巴も非常に小さ
く、VTの変動も抑制される。また第2の実施例では酸
素を含有したシリコン酸化窒化膜を用いているために膜
応力が非常に小さく、第1の実施例よりもストレスマイ
グレーションの抑制効果が大きい。
また、この他に弗素(F)を含有したシリコン窒化膜を
2層に用いた場合は半導体素子への水素の影唇の少ない
保護膜を形成することができる。
なお以上説明した本発明の圧力範囲として第1層目形成
の圧力を0.5Torr以上、第2層目形成の圧力を0
.ITorr以上0.5Torr以下にするのが有効で
ある。
〔発明の効果〕
以上説明したように、本発明はプラズマ気相成長法を用
いて、圧力の高い第1の圧力条件下で1層目の絶縁膜を
形成し、続いて圧力の低い第2の圧力条件下で2層目の
絶縁膜を形成することによって、下層の絶縁膜やアルミ
ニウム配線がチャージアップすることなく機械的強度、
耐湿性、アルカリイオンバリア性を有した保護膜を形成
できる効果がある。
更には1層目に膜応力の小さな保護絶縁膜が形成される
ためアルミニウム配線のストレスマイグレーション抑制
効果がある。
【図面の簡単な説明】 第1図(a)〜(c)は本発明の第1の実施例の製造工
程を示す断面図、第2図(a)〜(c)は本発明の第2
の実施例の製造工程を示す断面図である。 101・・・・・・シリコン基板、102・・・・・・
絶縁膜、103・・・・・・アルミニウム配線、104
・・・・・・第1プラズマシリコン窒化膜、105・・
・・・・第2プラズマシリコン窒化膜、201・・・・
・・シリコン基板、202・・・・・・シリコン酸化膜
、203・・・・・・多結晶シリコン、204・・・・
・・層間絶縁膜、205・・・・・・アルミニウム配線
、206・・・・・・第1プラズマシリコン窒化膜、2
07・・・・・・第2プラズマシリコン窒化膜代理人 
弁理士  内 原   晋 万1121I 第2回

Claims (1)

    【特許請求の範囲】
  1.  プラズマ気相成長法を用いて半導体装置の保護絶縁膜
    を形成する工程において、該絶縁膜の形成が第1の圧力
    条件下および続いて第2の圧力条件下で形成される2層
    膜であることを特徴とする半導体装置の保護膜形成方法
JP13588688A 1988-06-01 1988-06-01 半導体装置の保護膜形成方法 Pending JPH01304735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13588688A JPH01304735A (ja) 1988-06-01 1988-06-01 半導体装置の保護膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13588688A JPH01304735A (ja) 1988-06-01 1988-06-01 半導体装置の保護膜形成方法

Publications (1)

Publication Number Publication Date
JPH01304735A true JPH01304735A (ja) 1989-12-08

Family

ID=15162087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13588688A Pending JPH01304735A (ja) 1988-06-01 1988-06-01 半導体装置の保護膜形成方法

Country Status (1)

Country Link
JP (1) JPH01304735A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930022542A (ko) * 1992-04-08 1993-11-24 사또오 후미오 반도체 장치
US5714408A (en) * 1995-12-14 1998-02-03 Denso Corporation Method of forming silicon nitride with varied hydrogen concentration
KR100976279B1 (ko) * 2007-01-22 2010-08-16 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP2012186375A (ja) * 2011-03-07 2012-09-27 Tokyo Electron Ltd プラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置
JP2015012021A (ja) * 2013-06-26 2015-01-19 東京エレクトロン株式会社 成膜方法、記憶媒体及び成膜装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930022542A (ko) * 1992-04-08 1993-11-24 사또오 후미오 반도체 장치
US5714408A (en) * 1995-12-14 1998-02-03 Denso Corporation Method of forming silicon nitride with varied hydrogen concentration
US6137156A (en) * 1995-12-14 2000-10-24 Denso Corporation Semiconductor device employing silicon nitride layers with varied hydrogen concentration
KR100271222B1 (ko) * 1995-12-14 2000-12-01 오카베 히로무 반도체 소자 및 그 제조 방법
KR100976279B1 (ko) * 2007-01-22 2010-08-16 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP2012186375A (ja) * 2011-03-07 2012-09-27 Tokyo Electron Ltd プラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置
JP2015012021A (ja) * 2013-06-26 2015-01-19 東京エレクトロン株式会社 成膜方法、記憶媒体及び成膜装置

Similar Documents

Publication Publication Date Title
US4901133A (en) Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US5851603A (en) Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications
US20030054670A1 (en) Composite microelectronic dielectric layer with inhibited crack susceptibility
JP2755348B2 (ja) 不活性化二重誘電体システムとその製造方法
JPH03173130A (ja) 高品質二酸化シリコン層の付着方法
JPH07130731A (ja) 半導体装置ならびにその製造方法および製造装置
US5168343A (en) Semiconductor integrated circuit device having improved trench isolation
US7037808B2 (en) Method of forming semiconductor constructions
JPH01304735A (ja) 半導体装置の保護膜形成方法
US20030029839A1 (en) Method of reducing wet etch rate of silicon nitride
JPH0215630A (ja) 半導体装置の保護膜形成方法
US20030181067A1 (en) Method of fabricating semiconductor device having low dielectric constant insulator film
JPH0745610A (ja) 半導体装置の製造方法
JPH01293624A (ja) 集積回路の製造方法
JPH0428231A (ja) 半導体装置の製造方法
JP2976442B2 (ja) 絶縁膜の形成方法
WO2022017108A1 (zh) 半导体结构的制备方法及半导体结构
US20220020637A1 (en) Method for preparing semiconductor structure and semiconductor structure
JPS58135645A (ja) 半導体装置の製造方法
KR100380270B1 (ko) 반도체 소자의 게이트 제조방법
CN101383328A (zh) 复合型半导体硅器件钝化膜及钝化生成工艺
JPH0273622A (ja) アモルファス超格子構造の製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JPH06291253A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JPH02138738A (ja) 半導体装置の製造方法