JPH01303916A - クロックパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロックパルス発生回路に関し、特にワンチッ
プマイクロコンピュータなどのクロックパルス発生回路
に関する。

〔従来の技術〕

従来、この種のクロックパルス発生回路は外付けされた
抵抗とキャパシタおよびロジック回路により構成され、
必要とする周波数のクロックパルスは時定数を常時調整
することにより発生させていた。

第３図はかかる従来の一例を説明するためのクロックパ
ルス発生回路図である。

第３図に示すように、このクロックパルス発生回路はシ
ステム用ＩＣであるＮチャネルＭＯＳトランジスタ２の
外部に時定数用の端子３を介して電源９に接続された可
変抵抗３２とキャパシタ１とを接続することにより、一
端子のみでパルス発振が得られる回路である。すなわち
、時定数用の端子３３を介して入力される充放電電圧を
高スレッショルドのバッファ３と低スレッショルドのバ
ッファ４とで検出し、バッファ３の出力は直接に且つバ
ッファ４の出力はインバータ５を介してフリップフロッ
プ回路を構成するＲ−Ｓラッチ６に入力する。また、こ
のＲ−Ｓラッチ６の一方の出力を出力端子７に接続し、
他方の出力をＮチャネルＭ　ＯＳ　ｌ−ランジスタ２の
ゲー１〜にオン・オフ制御用として接続している。

〔発明が解決しようする課題〕

−Ｌ述した従来のクロックパルス発生回路は、外付けの
抵抗とキャパシタにより自由な周波数が得られるものの
、逆に、外部素子の値が周波数に影響するため、正確な
周波数を必要とする場合およびシステムの使用可能な最
大周波数に合わせたいときには時定数の調整が必要にな
るという欠点がある。また、経済上の理由から調整する
手段を用いないときは、時定数のばらつきを考慮して周
波数を決定していたため、最大能力を発揮できるような
周波数に設定することができないという欠点がある。

本発明の目的は、かかる正確な周波数やシステムカ使用
可能な最大周波数を得るのに常時時定数をｊｌｉ、］整
する必要のない且つ外付は部品や端子を必要としないク
ロックパルス発生回路を提供することにある。

〔課題を解決するための手段〕

本発明のクロックパルス発生回路は、抵抗または定電流
源と静電容量による充放電の時定数を利用したクロック
パルス発生回路において、同一基板上に、前記時定数ま
たはレベル判定電圧を制御する回路と不揮発性のメモリ
と前記時定数を決定する抵抗または電流源とキャパシタ
とを集積化して構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を説明するためのクロッ
クパルス発生回路図である。

第１図に示すように、このクロックパルス発生回路はキ
ャパシタ１と正電源９に接続された定電流源８とにより
ある時定数を持つ充電回路が形成される。定電流源１１
〜１４はマルチプレクサ１０により選択され、キャパシ
タ１を充電する電流を増加させるとともに、時定数を短
縮する。また、３はスレッショルド電圧が通常より高い
バッファであり、４は逆に低いスレッショルド電圧のバ
ッファである。ここで、キャパシタ１が充電されていな
いときはバッファ３，４の出力は共に”　ｏ　”レベル
であるが、インバータ５を介したＲ−Ｓラッチ６の出力
によりトランジスタ２がオフするのでキャパシタ１は充
電される。また、キャパシタ１が充電されてバッファ３
のスレッショルドを越えると、Ｒ−Ｓラッチ６の出力に
よりトランジスタ２がオンとなりキャパシタ１の電荷は
放電される。さらに、キャパシタ１の放電によりキャパ
シタ１の電圧がバッファ４のスレッショルドより下ると
、トランジスタ２がオンとなり再び充電を始めるにの充
放電の繰り返しにより周期が定まったクロックパルスが
出力端子７から得られる。このときの時定数はキャパシ
タ１の容量が一定であるので、定電流源８の電流値に依
存する。また、この電流値はメモリ制御部１６がら不揮
発性メモリ】５に書込まれる制御データによりマルチプ
レクサ１０を選択的に駆動し、それにより、定電流源１
１〜１４の加算を可変としてパルスの周波数を制御する
ことができる。

第２図は本発明の第二の実施例を説明するためのクロッ
クパルス発生回路図である。

第２図に示すように、このクロックパルス発生回路は発
振周波数を制御するために、放電を決定するスレッショ
ルド電圧を変えることにより実現したものである。゛す
なわち、高スレッショルドに設定される可変スレッショ
ルドインバータ１７を構成するＣＭＯＳインバータはＰ
チャネル側のｇｍを上げることによりスレッショルドが
上昇するのでＰチャネルトランジスータ１８〜２２を複
数設け、且つアンドゲート２８〜３１を通して不揮発性
メモリ１５のデータによりＰチャネルＭＯＳトランジス
タ１９〜２２を切換えることにより等測的なｇｍを制御
している。このクロックパルス発生回路を用いたパルス
の発生の過程は前述した第一の実施例と同様である。尚
、３７は論理を合わせるためのインバータである。

この第二の実施例では切換えにＰチャネルトランジスタ
を用いたが、電流源とキャパシタとを入れ換えてバッフ
ァ４のスレッショルドをＮチャネルトランジスタの制御
によりスレッショルド電圧を変えることも可能である。

また、トランジスタのサイズに重みづけを持たせること
により広い範囲でスレッショルド電圧を変化させ、周波
数範囲を拡大することもできる。

このように、上述した二つの実施例によれば、時定数素
子を基板内に有することにより、発振用の部品や端子を
不要とするだけでなく、所用の周波数に合わせたクロッ
クパルスが得られる。

また、上述した二つの実施例は充電回路を共に定電流源
を用いて実現しているが、この定電流源を可変抵抗で置
き換えても同様である。

〔発明の効果〕

以上説明したように、本発明のクロックパルス発生回路
はパルス発振のために時定数を得るための素子を同一基
板上に有するので、外付は部品や端子を不要にできると
いう効果がある。また、周波数は外部より調整してその
結果を不揮発性メモリに貯えられるので、−度調整すれ
ばその後は一定の正確な周波数あるいはシステムの使用
可能最大周波数のクロックパルスが得られ、常時調整の
必要をなくすことができるという効果がある。

更に、発振用の外付は部品が不要となるので、コスト削
減を実現し、しかも余った端子を他機能に割当てること
によりシステム機能の向上に役立つという効果もある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を説明するためのクロッ
クパルス発生回路図、第２図は本発明の第二の実施例を
説明するためのクロックパルス発生回路図、第３図は従
来の一例を説明するためのクロックパルス発生回路図で
ある。 １・・・キャパシタ、２，２３・・・ＮチャネルＭＯＳ
トランジスタ、３．１７・・・高スレッショルドのバッ
ファ、・４・・・低スレッショルドのバッファ、５゜２
４・・・インバータ、６・・・Ｒ−Ｓラッチ、７・・・
クロックパルス出力端子、８．１１〜１４・・・定電流
源、９・・・正電源、１０・・・マルチプレクサ、１５
・・・不揮発性メモリ、１６・・・メモリ制御回路、１
８〜２２・・・ＰチャネルＭＯ３）ランジスタ、２８〜
３１・・・アンドゲート。 第　１　図 フ Ｆ；　　Ｊ　　図

Claims (1)

【特許請求の範囲】
1. 抵抗または定電流源と静電容量による充放電の時定数を
   利用したクロックパルス発生回路において、同一基板上
   に、前記時定数またはレベル判定電圧を制御する回路と
   不揮発性のメモリと前記時定数を決定する抵抗または電
   流源とキャパシタとを集積化したことを特徴とするクロ
   ックパルス発生回路。