JPH01303916A - クロックパルス発生回路 - Google Patents
クロックパルス発生回路Info
- Publication number
- JPH01303916A JPH01303916A JP63135846A JP13584688A JPH01303916A JP H01303916 A JPH01303916 A JP H01303916A JP 63135846 A JP63135846 A JP 63135846A JP 13584688 A JP13584688 A JP 13584688A JP H01303916 A JPH01303916 A JP H01303916A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- time constant
- clock pulse
- buffer
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 238000007599 discharging Methods 0.000 claims description 4
- 239000000872 buffer Substances 0.000 abstract description 16
- 230000010355 oscillation Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロックパルス発生回路に関し、特にワンチッ
プマイクロコンピュータなどのクロックパルス発生回路
に関する。
プマイクロコンピュータなどのクロックパルス発生回路
に関する。
従来、この種のクロックパルス発生回路は外付けされた
抵抗とキャパシタおよびロジック回路により構成され、
必要とする周波数のクロックパルスは時定数を常時調整
することにより発生させていた。
抵抗とキャパシタおよびロジック回路により構成され、
必要とする周波数のクロックパルスは時定数を常時調整
することにより発生させていた。
第3図はかかる従来の一例を説明するためのクロックパ
ルス発生回路図である。
ルス発生回路図である。
第3図に示すように、このクロックパルス発生回路はシ
ステム用ICであるNチャネルMOSトランジスタ2の
外部に時定数用の端子3を介して電源9に接続された可
変抵抗32とキャパシタ1とを接続することにより、一
端子のみでパルス発振が得られる回路である。すなわち
、時定数用の端子33を介して入力される充放電電圧を
高スレッショルドのバッファ3と低スレッショルドのバ
ッファ4とで検出し、バッファ3の出力は直接に且つバ
ッファ4の出力はインバータ5を介してフリップフロッ
プ回路を構成するR−Sラッチ6に入力する。また、こ
のR−Sラッチ6の一方の出力を出力端子7に接続し、
他方の出力をNチャネルM OS l−ランジスタ2の
ゲー1〜にオン・オフ制御用として接続している。
ステム用ICであるNチャネルMOSトランジスタ2の
外部に時定数用の端子3を介して電源9に接続された可
変抵抗32とキャパシタ1とを接続することにより、一
端子のみでパルス発振が得られる回路である。すなわち
、時定数用の端子33を介して入力される充放電電圧を
高スレッショルドのバッファ3と低スレッショルドのバ
ッファ4とで検出し、バッファ3の出力は直接に且つバ
ッファ4の出力はインバータ5を介してフリップフロッ
プ回路を構成するR−Sラッチ6に入力する。また、こ
のR−Sラッチ6の一方の出力を出力端子7に接続し、
他方の出力をNチャネルM OS l−ランジスタ2の
ゲー1〜にオン・オフ制御用として接続している。
−L述した従来のクロックパルス発生回路は、外付けの
抵抗とキャパシタにより自由な周波数が得られるものの
、逆に、外部素子の値が周波数に影響するため、正確な
周波数を必要とする場合およびシステムの使用可能な最
大周波数に合わせたいときには時定数の調整が必要にな
るという欠点がある。また、経済上の理由から調整する
手段を用いないときは、時定数のばらつきを考慮して周
波数を決定していたため、最大能力を発揮できるような
周波数に設定することができないという欠点がある。
抵抗とキャパシタにより自由な周波数が得られるものの
、逆に、外部素子の値が周波数に影響するため、正確な
周波数を必要とする場合およびシステムの使用可能な最
大周波数に合わせたいときには時定数の調整が必要にな
るという欠点がある。また、経済上の理由から調整する
手段を用いないときは、時定数のばらつきを考慮して周
波数を決定していたため、最大能力を発揮できるような
周波数に設定することができないという欠点がある。
本発明の目的は、かかる正確な周波数やシステムカ使用
可能な最大周波数を得るのに常時時定数をjli、]整
する必要のない且つ外付は部品や端子を必要としないク
ロックパルス発生回路を提供することにある。
可能な最大周波数を得るのに常時時定数をjli、]整
する必要のない且つ外付は部品や端子を必要としないク
ロックパルス発生回路を提供することにある。
本発明のクロックパルス発生回路は、抵抗または定電流
源と静電容量による充放電の時定数を利用したクロック
パルス発生回路において、同一基板上に、前記時定数ま
たはレベル判定電圧を制御する回路と不揮発性のメモリ
と前記時定数を決定する抵抗または電流源とキャパシタ
とを集積化して構成される。
源と静電容量による充放電の時定数を利用したクロック
パルス発生回路において、同一基板上に、前記時定数ま
たはレベル判定電圧を制御する回路と不揮発性のメモリ
と前記時定数を決定する抵抗または電流源とキャパシタ
とを集積化して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第一の実施例を説明するためのクロッ
クパルス発生回路図である。
クパルス発生回路図である。
第1図に示すように、このクロックパルス発生回路はキ
ャパシタ1と正電源9に接続された定電流源8とにより
ある時定数を持つ充電回路が形成される。定電流源11
〜14はマルチプレクサ10により選択され、キャパシ
タ1を充電する電流を増加させるとともに、時定数を短
縮する。また、3はスレッショルド電圧が通常より高い
バッファであり、4は逆に低いスレッショルド電圧のバ
ッファである。ここで、キャパシタ1が充電されていな
いときはバッファ3,4の出力は共に” o ”レベル
であるが、インバータ5を介したR−Sラッチ6の出力
によりトランジスタ2がオフするのでキャパシタ1は充
電される。また、キャパシタ1が充電されてバッファ3
のスレッショルドを越えると、R−Sラッチ6の出力に
よりトランジスタ2がオンとなりキャパシタ1の電荷は
放電される。さらに、キャパシタ1の放電によりキャパ
シタ1の電圧がバッファ4のスレッショルドより下ると
、トランジスタ2がオンとなり再び充電を始めるにの充
放電の繰り返しにより周期が定まったクロックパルスが
出力端子7から得られる。このときの時定数はキャパシ
タ1の容量が一定であるので、定電流源8の電流値に依
存する。また、この電流値はメモリ制御部16がら不揮
発性メモリ】5に書込まれる制御データによりマルチプ
レクサ10を選択的に駆動し、それにより、定電流源1
1〜14の加算を可変としてパルスの周波数を制御する
ことができる。
ャパシタ1と正電源9に接続された定電流源8とにより
ある時定数を持つ充電回路が形成される。定電流源11
〜14はマルチプレクサ10により選択され、キャパシ
タ1を充電する電流を増加させるとともに、時定数を短
縮する。また、3はスレッショルド電圧が通常より高い
バッファであり、4は逆に低いスレッショルド電圧のバ
ッファである。ここで、キャパシタ1が充電されていな
いときはバッファ3,4の出力は共に” o ”レベル
であるが、インバータ5を介したR−Sラッチ6の出力
によりトランジスタ2がオフするのでキャパシタ1は充
電される。また、キャパシタ1が充電されてバッファ3
のスレッショルドを越えると、R−Sラッチ6の出力に
よりトランジスタ2がオンとなりキャパシタ1の電荷は
放電される。さらに、キャパシタ1の放電によりキャパ
シタ1の電圧がバッファ4のスレッショルドより下ると
、トランジスタ2がオンとなり再び充電を始めるにの充
放電の繰り返しにより周期が定まったクロックパルスが
出力端子7から得られる。このときの時定数はキャパシ
タ1の容量が一定であるので、定電流源8の電流値に依
存する。また、この電流値はメモリ制御部16がら不揮
発性メモリ】5に書込まれる制御データによりマルチプ
レクサ10を選択的に駆動し、それにより、定電流源1
1〜14の加算を可変としてパルスの周波数を制御する
ことができる。
第2図は本発明の第二の実施例を説明するためのクロッ
クパルス発生回路図である。
クパルス発生回路図である。
第2図に示すように、このクロックパルス発生回路は発
振周波数を制御するために、放電を決定するスレッショ
ルド電圧を変えることにより実現したものである。゛す
なわち、高スレッショルドに設定される可変スレッショ
ルドインバータ17を構成するCMOSインバータはP
チャネル側のgmを上げることによりスレッショルドが
上昇するのでPチャネルトランジスータ18〜22を複
数設け、且つアンドゲート28〜31を通して不揮発性
メモリ15のデータによりPチャネルMOSトランジス
タ19〜22を切換えることにより等測的なgmを制御
している。このクロックパルス発生回路を用いたパルス
の発生の過程は前述した第一の実施例と同様である。尚
、37は論理を合わせるためのインバータである。
振周波数を制御するために、放電を決定するスレッショ
ルド電圧を変えることにより実現したものである。゛す
なわち、高スレッショルドに設定される可変スレッショ
ルドインバータ17を構成するCMOSインバータはP
チャネル側のgmを上げることによりスレッショルドが
上昇するのでPチャネルトランジスータ18〜22を複
数設け、且つアンドゲート28〜31を通して不揮発性
メモリ15のデータによりPチャネルMOSトランジス
タ19〜22を切換えることにより等測的なgmを制御
している。このクロックパルス発生回路を用いたパルス
の発生の過程は前述した第一の実施例と同様である。尚
、37は論理を合わせるためのインバータである。
この第二の実施例では切換えにPチャネルトランジスタ
を用いたが、電流源とキャパシタとを入れ換えてバッフ
ァ4のスレッショルドをNチャネルトランジスタの制御
によりスレッショルド電圧を変えることも可能である。
を用いたが、電流源とキャパシタとを入れ換えてバッフ
ァ4のスレッショルドをNチャネルトランジスタの制御
によりスレッショルド電圧を変えることも可能である。
また、トランジスタのサイズに重みづけを持たせること
により広い範囲でスレッショルド電圧を変化させ、周波
数範囲を拡大することもできる。
により広い範囲でスレッショルド電圧を変化させ、周波
数範囲を拡大することもできる。
このように、上述した二つの実施例によれば、時定数素
子を基板内に有することにより、発振用の部品や端子を
不要とするだけでなく、所用の周波数に合わせたクロッ
クパルスが得られる。
子を基板内に有することにより、発振用の部品や端子を
不要とするだけでなく、所用の周波数に合わせたクロッ
クパルスが得られる。
また、上述した二つの実施例は充電回路を共に定電流源
を用いて実現しているが、この定電流源を可変抵抗で置
き換えても同様である。
を用いて実現しているが、この定電流源を可変抵抗で置
き換えても同様である。
以上説明したように、本発明のクロックパルス発生回路
はパルス発振のために時定数を得るための素子を同一基
板上に有するので、外付は部品や端子を不要にできると
いう効果がある。また、周波数は外部より調整してその
結果を不揮発性メモリに貯えられるので、−度調整すれ
ばその後は一定の正確な周波数あるいはシステムの使用
可能最大周波数のクロックパルスが得られ、常時調整の
必要をなくすことができるという効果がある。
はパルス発振のために時定数を得るための素子を同一基
板上に有するので、外付は部品や端子を不要にできると
いう効果がある。また、周波数は外部より調整してその
結果を不揮発性メモリに貯えられるので、−度調整すれ
ばその後は一定の正確な周波数あるいはシステムの使用
可能最大周波数のクロックパルスが得られ、常時調整の
必要をなくすことができるという効果がある。
更に、発振用の外付は部品が不要となるので、コスト削
減を実現し、しかも余った端子を他機能に割当てること
によりシステム機能の向上に役立つという効果もある。
減を実現し、しかも余った端子を他機能に割当てること
によりシステム機能の向上に役立つという効果もある。
第1図は本発明の第一の実施例を説明するためのクロッ
クパルス発生回路図、第2図は本発明の第二の実施例を
説明するためのクロックパルス発生回路図、第3図は従
来の一例を説明するためのクロックパルス発生回路図で
ある。 1・・・キャパシタ、2,23・・・NチャネルMOS
トランジスタ、3.17・・・高スレッショルドのバッ
ファ、・4・・・低スレッショルドのバッファ、5゜2
4・・・インバータ、6・・・R−Sラッチ、7・・・
クロックパルス出力端子、8.11〜14・・・定電流
源、9・・・正電源、10・・・マルチプレクサ、15
・・・不揮発性メモリ、16・・・メモリ制御回路、1
8〜22・・・PチャネルMO3)ランジスタ、28〜
31・・・アンドゲート。 第 1 図 フ F; J 図
クパルス発生回路図、第2図は本発明の第二の実施例を
説明するためのクロックパルス発生回路図、第3図は従
来の一例を説明するためのクロックパルス発生回路図で
ある。 1・・・キャパシタ、2,23・・・NチャネルMOS
トランジスタ、3.17・・・高スレッショルドのバッ
ファ、・4・・・低スレッショルドのバッファ、5゜2
4・・・インバータ、6・・・R−Sラッチ、7・・・
クロックパルス出力端子、8.11〜14・・・定電流
源、9・・・正電源、10・・・マルチプレクサ、15
・・・不揮発性メモリ、16・・・メモリ制御回路、1
8〜22・・・PチャネルMO3)ランジスタ、28〜
31・・・アンドゲート。 第 1 図 フ F; J 図
Claims (1)
- 抵抗または定電流源と静電容量による充放電の時定数を
利用したクロックパルス発生回路において、同一基板上
に、前記時定数またはレベル判定電圧を制御する回路と
不揮発性のメモリと前記時定数を決定する抵抗または電
流源とキャパシタとを集積化したことを特徴とするクロ
ックパルス発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63135846A JPH01303916A (ja) | 1988-06-01 | 1988-06-01 | クロックパルス発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63135846A JPH01303916A (ja) | 1988-06-01 | 1988-06-01 | クロックパルス発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01303916A true JPH01303916A (ja) | 1989-12-07 |
Family
ID=15161130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63135846A Pending JPH01303916A (ja) | 1988-06-01 | 1988-06-01 | クロックパルス発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01303916A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685525U (ja) * | 1993-05-12 | 1994-12-06 | ティアック株式会社 | 発振回路 |
-
1988
- 1988-06-01 JP JP63135846A patent/JPH01303916A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685525U (ja) * | 1993-05-12 | 1994-12-06 | ティアック株式会社 | 発振回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5945870A (en) | Voltage ramp rate control circuit | |
EP0655834B1 (en) | Delay circuit using capacitor and transistor | |
KR0130037B1 (ko) | 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로 | |
US7190203B2 (en) | Memory device having a duty ratio corrector | |
JPH0584597B2 (ja) | ||
US20060028253A1 (en) | Power-on reset circuit | |
KR19990045290A (ko) | 발진 회로 | |
JPH0514167A (ja) | 出力ドライバ回路 | |
US20040000946A1 (en) | Semiconductor device with a low-power operation mode | |
US6304114B1 (en) | Mode setting determination signal generation circuit | |
JPH01303916A (ja) | クロックパルス発生回路 | |
KR0168079B1 (ko) | 클럭발생장치 | |
US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
JP3529909B2 (ja) | 電源回路装置及びこの電源回路装置を内蔵したマイクロプロセッサ | |
US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
US5010577A (en) | Electronic volume device | |
JPH0758887B2 (ja) | Rc時定数を利用した可変クロック遅延回路 | |
JPH04358412A (ja) | パルス幅可変回路 | |
JP3469827B2 (ja) | Pll回路 | |
JPH04261211A (ja) | 半導体集積回路装置 | |
KR930000836Y1 (ko) | 부저 구동회로 | |
JP3083654B2 (ja) | 出力回路 | |
JPH05119871A (ja) | リセツト回路 | |
JPH1141069A (ja) | Cr発振回路 | |
JPH0353705A (ja) | 半導体集積回路 |