JPH01295531A - ディジタルトリミングを用いたｄ／ａコンバータ回路 - Google Patents
ディジタルトリミングを用いたｄ／ａコンバータ回路Info
- Publication number
- JPH01295531A JPH01295531A JP12656388A JP12656388A JPH01295531A JP H01295531 A JPH01295531 A JP H01295531A JP 12656388 A JP12656388 A JP 12656388A JP 12656388 A JP12656388 A JP 12656388A JP H01295531 A JPH01295531 A JP H01295531A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- data
- memory
- output
- digital trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル） ＩＪミングを用いたＤ／Ａコン
バータ回路に関する。
バータ回路に関する。
従来、この種のディジタルトリミング回路は、主要なり
／Ａコンバータと非直線性誤差補正用Ｄ／Ａ：１７パー
タを有するＤ／Ａコンバータニおいて、誤差補正用Ｄ／
Ａコンバータのディジタル入力データはストレートバイ
ナリコードでメモリに記憶されていた。
／Ａコンバータと非直線性誤差補正用Ｄ／Ａ：１７パー
タを有するＤ／Ａコンバータニおいて、誤差補正用Ｄ／
Ａコンバータのディジタル入力データはストレートバイ
ナリコードでメモリに記憶されていた。
上述した従来のディジタルトリミング回路の非直線誤差
補正量とそれに対するメそりに記憶されるストレートバ
イナリコードを、補正データが４ビツトの場合について
第１表に示す。
補正量とそれに対するメそりに記憶されるストレートバ
イナリコードを、補正データが４ビツトの場合について
第１表に示す。
ここでメモリに欠陥等があると、記憶されたデータが、
反転するということが生じ得る。１ビツトどこかのメモ
リデータが反転する場合を考えると、各重み付はビット
の場合において、補正ｉＫ対する最大誤差は、ＭＳＢが
１ビツト反転することによって生じる誤差８である。こ
れは非直線性誤差補正量に関係なく生じる。これは非直
線性誤差補正を行う前のＤ／Ａコンバータの非直線性誤
差とは無関係に大きな非直線性誤差を生じせしめること
がおるという欠点がある。
反転するということが生じ得る。１ビツトどこかのメモ
リデータが反転する場合を考えると、各重み付はビット
の場合において、補正ｉＫ対する最大誤差は、ＭＳＢが
１ビツト反転することによって生じる誤差８である。こ
れは非直線性誤差補正量に関係なく生じる。これは非直
線性誤差補正を行う前のＤ／Ａコンバータの非直線性誤
差とは無関係に大きな非直線性誤差を生じせしめること
がおるという欠点がある。
本発明のディジタルトリミングを用いたＤ／Ａコンバー
タ回路は、最終出力が２つ以上のＤ／Ａコンバーｌの出
力値の合成で得られ、入力データに対するＤ／Ａコンバ
ータの非直線性誤差を補正するためのＤ／Ａコンバータ
を有し、かかるＤ／Ａコンバータの入力データを記憶す
るだめのメモリを有するＤ 、／ Ａコンバータにおい
て、かかるメモリだ記憶されるデータが折り返しバイナ
リコードであり、かかるデータを入力することにより前
記Ｄ／Ａコンバータの非直線性誤差を補正するＤ／Ａコ
ンバータを含んで構成される。
タ回路は、最終出力が２つ以上のＤ／Ａコンバーｌの出
力値の合成で得られ、入力データに対するＤ／Ａコンバ
ータの非直線性誤差を補正するためのＤ／Ａコンバータ
を有し、かかるＤ／Ａコンバータの入力データを記憶す
るだめのメモリを有するＤ 、／ Ａコンバータにおい
て、かかるメモリだ記憶されるデータが折り返しバイナ
リコードであり、かかるデータを入力することにより前
記Ｄ／Ａコンバータの非直線性誤差を補正するＤ／Ａコ
ンバータを含んで構成される。
本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
本発明のデジタルトリミングを用いたＤ／Ａコンバータ
は、入力データラッチ１．Ｄ／Ａコンバータ１００、Ｄ
／Ａコンバータ２００、各Ｄ／Ａコンバータ用のデコー
ダ１０．デコーダ２０．メモリアドレスデコーダ２、メ
モリ３、メモリ出力のデータ変換器４、Ｄ／Ａコンバー
タＴｏｏ、Ｄ／Ａコンバータ２００の出力加算器５から
構成される。
は、入力データラッチ１．Ｄ／Ａコンバータ１００、Ｄ
／Ａコンバータ２００、各Ｄ／Ａコンバータ用のデコー
ダ１０．デコーダ２０．メモリアドレスデコーダ２、メ
モリ３、メモリ出力のデータ変換器４、Ｄ／Ａコンバー
タＴｏｏ、Ｄ／Ａコンバータ２００の出力加算器５から
構成される。
Ｄ／Ａコンバータ１００は非直線性誤差をもつＤ／Ａコ
ンバータであり、Ｄ／Ａコンバータ２００はＤ／Ａコン
バータ１の非直線性誤差を補正するためのＤ／Ａコンバ
ータである。入力データａはＤ／Ａコンバータ１００と
、非直線性誤差を補正するデータが記憶されているメモ
リ３のアドレスデコーダ２に加えられ、メモリ３をアク
セスする。
ンバータであり、Ｄ／Ａコンバータ２００はＤ／Ａコン
バータ１の非直線性誤差を補正するためのＤ／Ａコンバ
ータである。入力データａはＤ／Ａコンバータ１００と
、非直線性誤差を補正するデータが記憶されているメモ
リ３のアドレスデコーダ２に加えられ、メモリ３をアク
セスする。
メモリ３の出力は、データ変換器４に加えられＤ／Ａコ
ンバータ２００の入力として変換される。
ンバータ２００の入力として変換される。
このとき折り返しバイナリデータからストレートバイナ
リデータに変換される。
リデータに変換される。
Ｄ／Ａコンバータ１００、Ｄ／Ａコンバータ２００の出
力は加算器５により合成され出力信号すとして出力され
る。
力は加算器５により合成され出力信号すとして出力され
る。
なお、Ｄ／Ａコンバータ２００を複数（［ｔ’ｉｌ 用
いることも考えられろ。
いることも考えられろ。
（発明の効果〕
以上説明したように本発明は、Ｄ／Ａコンバータのディ
ジタルトリミングデータを折り返しバイナリコードで記
憶することＫよりかかる記憶データが、反転することに
よって生じる非直線性誤差の増加を小さくおさえること
ができるという効果があり、Ｄ／Ａコンバータの非直線
性誤差に対する信頼性が増加するという効果がめる７、
例えば４ビツトの非直線性補正データをもつ例を考える
。
ジタルトリミングデータを折り返しバイナリコードで記
憶することＫよりかかる記憶データが、反転することに
よって生じる非直線性誤差の増加を小さくおさえること
ができるという効果があり、Ｄ／Ａコンバータの非直線
性誤差に対する信頼性が増加するという効果がめる７、
例えば４ビツトの非直線性補正データをもつ例を考える
。
第１表を参考にすると、折り返しバイナリコードの場合
は、かかるデータの絶対値が大きくなるに従ってメモリ
データの反転による誤差の影響が大きくなっている。し
かし、補正量が±２ＬＳＢの範囲ではどのビットの反転
の影響も１ビツトのみならばその誤差は±４ＬＳＨにお
さえられるというθ 効果がある。補正データそのものは屍付近に集中するは
ずであるから、メモリデータが反転することによる非１
ｌｒｆ練性誤差の増加は小さくおさえられる。
は、かかるデータの絶対値が大きくなるに従ってメモリ
データの反転による誤差の影響が大きくなっている。し
かし、補正量が±２ＬＳＢの範囲ではどのビットの反転
の影響も１ビツトのみならばその誤差は±４ＬＳＨにお
さえられるというθ 効果がある。補正データそのものは屍付近に集中するは
ずであるから、メモリデータが反転することによる非１
ｌｒｆ練性誤差の増加は小さくおさえられる。
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・入力データラッチ、２・・・・・・メモ
リアドレスレジスタ、３・・・・・・メモリ、４・・・
・・・データ変換器、５・・・・・・加算器、１０．２
０・・・・・・デコーダ、１００゜２００・・・・・・
Ｄ／Ａコンバータ、ａ・・・・・・入力信号、ｂ・・・
・・・出力信号。 代理人 弁理士 内 Ｍ 晋 万１＠
リアドレスレジスタ、３・・・・・・メモリ、４・・・
・・・データ変換器、５・・・・・・加算器、１０．２
０・・・・・・デコーダ、１００゜２００・・・・・・
Ｄ／Ａコンバータ、ａ・・・・・・入力信号、ｂ・・・
・・・出力信号。 代理人 弁理士 内 Ｍ 晋 万１＠
Claims (1)
- 最終出力が２つ以上のＤ／Ａコンバータの出力値の合成
で得られ、入力データに対するＤ／Ａコンバータの非直
線性誤差を補正するためのＤ／Ａコンバータを有し、か
かるＤ／Ａコンバータの入力データを記憶するためのメ
モリを有するＤ／Ａコンバータにおいて、かかるメモリ
に記憶されたデータが折り返しバイナリコードであり、
かかるデータを入力することにより、前記Ｄ／Ａコンバ
ータの非直線性誤差を補正する出力を与えるＤ／Ａコン
バータを有することを特徴とするディジタルトリミング
を用いたＤ／Ａコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12656388A JPH01295531A (ja) | 1988-05-23 | 1988-05-23 | ディジタルトリミングを用いたｄ／ａコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12656388A JPH01295531A (ja) | 1988-05-23 | 1988-05-23 | ディジタルトリミングを用いたｄ／ａコンバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295531A true JPH01295531A (ja) | 1989-11-29 |
Family
ID=14938264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12656388A Pending JPH01295531A (ja) | 1988-05-23 | 1988-05-23 | ディジタルトリミングを用いたｄ／ａコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015036757A (ja) * | 2013-08-13 | 2015-02-23 | セイコーエプソン株式会社 | データ線ドライバー、半導体集積回路装置、及び、電子機器 |
-
1988
- 1988-05-23 JP JP12656388A patent/JPH01295531A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015036757A (ja) * | 2013-08-13 | 2015-02-23 | セイコーエプソン株式会社 | データ線ドライバー、半導体集積回路装置、及び、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001859A (ko) | 다단계 파이프라인 서브레인징 아날로그-대-디지탈 변환기용 디지탈 에러보정 시스템 | |
| JPS6151253A (ja) | 誤り訂正回路 | |
| JPH07114466B2 (ja) | ビデオ信号フエーデイング回路 | |
| EP1775838B9 (en) | Correction of static mismatch errors in a D/A converter | |
| JPH01295531A (ja) | ディジタルトリミングを用いたｄ／ａコンバータ回路 | |
| JP2668180B2 (ja) | 絶対値比較装置 | |
| JPH04141900A (ja) | 半導体集積回路 | |
| JPH03186077A (ja) | デジタル混合器 | |
| JPH09148931A (ja) | Ｄ／ａコンバータの補正回路 | |
| JPH0427222Y2 (ja) | ||
| JP2542864B2 (ja) | デジタル補正回路 | |
| JP2622957B2 (ja) | Ｂｃｈ符号の符号化及び復号化方法 | |
| JP3309458B2 (ja) | 記憶装置 | |
| JPH09289450A (ja) | Ｄａコンバータ | |
| KR100203237B1 (ko) | 디지탈 정현파 출력 방법 및 그 장치 | |
| JPH1049307A (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JPH0388504A (ja) | 任意波形発生器 | |
| JPH0778748B2 (ja) | ガロア体演算ユニット | |
| JPH0265414A (ja) | １重誤り訂正３重誤り検出ｂｃｈ符合の復号回路 | |
| JPH0369239B2 (ja) | ||
| KR950014021B1 (ko) | 부호화 및 복호화 기능을 갖는 리드-솔로몬 복호기 | |
| JPS62183683A (ja) | ルツクアツプテ−ブル | |
| JPH0235805A (ja) | 周波数シンセサイザ | |
| JPS6196831A (ja) | Ａ−ｄ変換器補正方式 | |
| JPS63212221A (ja) | Ｄ／ａ変換装置 |