JPH01295305A - Error display method for programmable controller - Google Patents
Error display method for programmable controllerInfo
- Publication number
- JPH01295305A JPH01295305A JP63126213A JP12621388A JPH01295305A JP H01295305 A JPH01295305 A JP H01295305A JP 63126213 A JP63126213 A JP 63126213A JP 12621388 A JP12621388 A JP 12621388A JP H01295305 A JPH01295305 A JP H01295305A
- Authority
- JP
- Japan
- Prior art keywords
- error
- contents
- display
- errors
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は発生したエラーの内容を表示するプログラマ
ブルコントローラのエラー表示方法に関するもので夛・
る。[Detailed Description of the Invention] [Field of Industrial Application] This invention relates to an error display method for a programmable controller that displays the details of an error that has occurred.
Ru.
機器、ｖｃ置、システム等の高度なシーケンス制御に多
用されるプログラマブルコントローラ（以下ｐｃと記ず
つは、その動作中にエラーが発生するとこのエラーの内
容（ｊＬｍＤ表示器で構成された表示部に表示してエラ
ーの発生を知らせる。The programmable controller (hereinafter referred to as PC), which is often used for advanced sequence control of equipment, VC equipment, systems, etc., displays the error details (jLmD display) on the display unit when an error occurs during its operation. to notify that an error has occurred.
Ｍ４（２）はｐｃの一例を示すブロック図であシ。M4(2) is a block diagram showing an example of a PC.
図において１口１はＰＣ，（２）は各種プログラム等を
実行し、演算や入出力部の制御を行なうｃｐ。In the figure, 1 is a PC, and (2) is a CP that executes various programs and controls calculations and input/output units.
（中央処理装＠、）、［３１はＲＡＭ （ランダムアク
セスメモリ〕であシ、上記ＰＣ（１１の動作音制御する
シーケノスプログラム（３ａ）のメモリ領域と、上記Ｐ
Ｃ（ＩＩの動作中に発生したエラーのエラー内容を格納
するエラー格納テーブル（３ｂ）のメモリ領域を有す。(Central processing unit @,), [31 is RAM (random access memory)], the memory area of the sequence program (3a) that controls the operation sound of the PC (11), and the memory area of the sequence program (3a) that controls the operation sound of the PC
It has a memory area for an error storage table (3b) that stores error details of errors that occur during the operation of C(II).
（４）は上記エラー内容を表示する表示部であシ２通常
ＬＥＤ表示器で構成され、エラー表示のほか、入力デー
タや命令コマンドの表示等も行なう。（５）はリセット
スイッチ、（６）はＲＯＭ（す−ドオンリーメモリ）で
あり、オペレーティングシステム等の上記ＰＣ（１１の
制御の基本となるプログラム類を記憶している。(4) is a display section for displaying the above-mentioned error details; it is usually composed of an LED display, and in addition to displaying errors, it also displays input data and commands. (5) is a reset switch, and (6) is a ROM (hard-only memory), which stores programs such as an operating system that are the basis of control of the PC (11).
次の従来のエラー表示方法によるｐｃｒｔ＋のエラー表
示動作について説明する。ＣＰＵ（２）がＲＡＭ（３）
からアクセスして繰り返し実行するシーケンスプログラ
ム（３りの実行中にエラーが発生するとこのエラー内容
がエラー格納テーブル（３ｂ）に格納される。複数のエ
ラーが発生した場合にはこれ等のエラー内容は上記テー
ブル（５ｂ）に上記エラーの発生項序には関係なくエラ
ーの内容別に前もって定められたエラー表示の優先順位
の高い順に格納される。そして上記ｃｐ旧２）は上記エ
ラー格納テーブル（３リ に格納されているエラー内容
のうちエラー表示最優先順位のエラー内容だけを読み出
して表示部（４１Ｋ表示する。上記エラー表示最優先順
位のエラー内容以外のエラーは自動的には表示されない
ので、リセットスイッチ（５）全操作してその次の優先
順位のエラー内容を表示させる。The error display operation of PCRT+ using the following conventional error display method will be explained. CPU (2) is RAM (3)
If an error occurs during the execution of the sequence program (3) that is accessed from and executed repeatedly, the error contents are stored in the error storage table (3b).If multiple errors occur, these error contents are The above table (5b) is stored in the order of priority of error display predetermined for each error content, regardless of the order in which the errors occur.Then, the above cp old 2) is stored in the above error storage table (3 Among the error contents stored in the error display, only the error contents with the highest priority are read out and displayed on the display (41K). Errors other than the error contents with the highest priority are not automatically displayed, so reset Operate all switches (5) to display the next priority error details.
°〔発明が解決しようとする課題〕
複数の発生エラーのうちエラー表示最優先順位のエラー
内容だけを自動的に表示するようにした従来のｐｃのエ
ラー表示方法では、上記最優先順位のエラー以外のエラ
ー内容を知るためにはリセットスイッチ（５）全操作し
て表示させねばならず煩わしくかつ発生エラーの存在を
見落丁恐れがあるなどの問題点があった。° [Problem to be solved by the invention] In the conventional PC error display method, which automatically displays only the error content with the highest priority among multiple errors that have occurred, errors other than the error with the highest priority are displayed. In order to know the contents of the error, the reset switch (5) must be fully operated to display the information, which is troublesome and there is a risk of overlooking the occurrence of the error.
この発明は上記のような問題点を解消するためになさｎ
たもので、エラー表示を所定時間ごとに自動的に切シ替
えて全ての発生エラーのエラー内容をエラー表示の優先
順に表示できるｐｃのエラー表示方法を得ることを目的
とする。This invention was made to solve the above problems.
To provide an error display method for a PC capable of automatically switching error displays at predetermined time intervals and displaying error contents of all generated errors in priority order of error display.
この発明に係るＰＣのエラー表示方法は発生エラーのエ
ラー内容をエラー格納テーブルに格納する段階と、所定
時間ごとにセットアツプするタイマー部を最初の発生エ
ラーの検知によリセットする段階と、上記エラー格納テ
ーブルに格納されたエラー表示最優先順位の工２−内容
を表示部に表示する段階と１表示中のエラー内容よりも
エラー表示の優先順位の低いエラー内容が上記エラー格
納テーブルに格納されておルばそのエラー内容を格納さ
れていなければ上記エラー表示最優先順位のエラー内容
を上記タイマー部のセットアツプごとに切シ替えて上記
表示部に表示する段階とからなるものである。The error display method for a PC according to the present invention includes the steps of: storing the error details of the error that has occurred in an error storage table; resetting a timer unit that is set up at predetermined intervals upon detection of the first error that has occurred; Displaying errors stored in the storage table Error contents with the highest priority level are displayed on the display section and error contents with a lower priority for error display than the error contents currently being displayed are stored in the error storage table. If the error contents are not stored, the error contents having the highest priority for error display are switched and displayed on the display section each time the timer section is set up.
この発明においては２発生エラーのエラー内容はエラー
発生の順序には関係なく、エラー内容ごとに前もって定
めらｎたエラー表示優先順位の順にニジー格納テーブル
に格納され、一方、タイマー部は最初の発生エラーの検
知によリセットされ上記エラー格納テーブルに格納され
たエラー表示最優先順位のエラー内容が表示部に表示さ
れ、以後この表示部のエラー内容の表示は上記タイマー
部のセットアツプごとに上記エラー表示優先順位の順に
切シ替わシ、上記優先順位最下位のエラー内容の表示−
二終ると再びエラー表示最優先順位のエラー内容を表示
する。In this invention, the error contents of two errors are stored in the error storage table in the order of error display priority determined in advance for each error content, regardless of the order of error occurrence. When an error is detected, the error content with the highest priority is displayed on the display section, which is reset and stored in the error storage table mentioned above. From now on, the error content displayed on this display section will be changed according to the above-mentioned error every time the timer section is set up. The display changes in order of priority, and the error contents of the lowest priority are displayed.
2.When the process is completed, the error content with the highest priority is displayed again.
以下、この発明の一実施例を第１図〜第３図によシ説明
する。なお、この実施例においては、ＰＣのハードウェ
アは第４図に示した従来例と同一であるため図示するこ
とを省略するが以下に示す従来のものと同一の符号で表
わしたものは従来例のそれと同一のものである。An embodiment of the present invention will be described below with reference to FIGS. 1 to 3. In this embodiment, the hardware of the PC is the same as the conventional example shown in FIG. It is the same as that of .
第１−はこの発明によるｐｃのエラー表示方法全実現す
るフログラムのフローチャートであり。The first one is a flowchart of a program for realizing the entire PC error display method according to the present invention.
繰シ返し実行させるシーケンスプログラム（３ｂ）に組
込まれてこのシーケンスプログラム（５ｂ）の実行ごと
に実行さｎる。It is incorporated into a sequence program (3b) to be repeatedly executed and executed every time this sequence program (5b) is executed.
因において、前半のステップ１０〜盲８は上記ｃｐ口（
１１の動作中に発生したエラー内容を、そのエラーの影
響の重要度によシェラ−の内容別に前もって定めである
エラー表示の優先順位の高い項番に、エラー格納テーブ
ル（３ｂ）に格納するステップ金示し、後半のステップ
１９〜２８は上記エラー格納テーブル（３リ に格納さ
れ之エラー内容を表示部（３）に、上記エラー表示最優
先順位のものから頴番に、一定時間ごとに切り替えて繰
り返し表示するステップを示す。In the first half, steps 10 to 8 are the above cp port (
Step 11: storing the contents of the error that occurred during the operation in the error storage table (3b) in an item number with a high priority for error display, which is predetermined for each content of the sheller, depending on the importance of the influence of the error. In the latter half of steps 19 to 28, the error contents stored in the error storage table (3) are displayed on the display section (3), and the error display is switched from the highest priority to the highest priority at regular intervals. Indicates a step that is displayed repeatedly.
次に動作について説明する。エラー内容をエラー格納テ
ーブル（３ｂ）に格納する前半のフローにおいて、最初
にエラーの発生の有無をチエツクして（ステップ１１）
、エラーの発生がなかったらステップ１８に飛び前半の
７０−のステップｔｉえるが１発生後に自然に解消され
たエラーも含めてエラーの発生があったら９次にそのエ
ラーが最初のエラーであるか否かをチエツクして（ステ
ップ１２）、最初のエラーであｎばこのエラー内容を上
記エラー格納テーブル（３ｂ）の最も若いアドレス、例
えばアドレスＡｄ ＝ Ｏの領域に格納しくステップ１
７）ｌ初のエラーでなけｎば上記テーブル（３ｂ）に格
納さｎ、ているエアー内容とエラー表示の優先順位を比
較し、この優先順位の高い順に必要によシ湛び替えて格
納するが（ステップ１３〜１７）、この格納ステップを
第３図を用いて説明する。第３図ａに示すように、上記
テーブル（３ｂ）にはエラー表示の優先順位の順にエラ
ー内容が格納されている状態で、新たにエラー内容Ｏｆ
格納するものと仮定すると、まずアドレスＡｄ ＝Ｏの
領域に格納されているエラー表示最優 、先順位のエラ
ー内容Ａを読み出しくステップ１３）。Next, the operation will be explained. In the first half of the flow in which error details are stored in the error storage table (3b), the presence or absence of an error is first checked (step 11).
, if no error occurs, jump to step 18 and proceed to the first half of step 70-1, but if an error occurs, including an error that was naturally resolved after 1 occurrence, then check 9 to see if that error is the first error. If it is the first error, check if it is not or not (step 12), and if it is the first error, then store the error contents in the area of the youngest address of the error storage table (3b), for example address Ad = O.Step 1
7) If it is not the first error, it will be stored in the table (3b) above. Compare the air content and the priority of the error display, and store it as necessary in the order of the highest priority. (Steps 13 to 17) This storing step will be explained using FIG. As shown in FIG. 3a, the error contents are stored in the table (3b) in the order of priority of error display, and a new error contents Of
Assuming that it is to be stored, first read out the error content A with the highest priority error indication stored in the area of address Ad=O (step 13).
このエラー内容Ａと上記エラー内容Ｃのエラー表示優先
順位を比較しくステップ１４）、上記エラー内容Ｃの優
先順位の方が低ければ１次の優先順位のエラー内容Ｂを
読み出しくステップ１５）。The error display priorities of this error content A and the error content C are compared (step 14), and if the priority of the error content C is lower, the error content B having the first priority is read out (step 15).
再度、上記優先順位を比較する（ステップ１４）。The above priorities are compared again (step 14).
ステップ１４，１５１繰シ返して上記エラー内容Ｃより
優先順位の低いエラー内容りが見つかれば第２図ｂＫ示
すように上記エラー内容り以下のものをシフトダクンさ
せて１領域分のスペースを設け（ステップ１６）、第３
因Ｃに示すようにこのスペースに上記発生エラーのエラ
ー内容Ｃを格納しくステップ＄１）、前半のフローのス
テップを完了する。次に上記エラー格納テーブル（３ｂ
）に格納されているエラー内容を表示部（４）に表示す
る後半のフローにおいて、まずエラー発生の有無をチエ
ツクしくステップ２０ノ、エラーの発生がなかったらス
テップ２ｓに飛んで後半のフローのステップを終るが、
エラーの発生があったらそれが最初のエラーであるか否
かチエツクしくステップ２１）、最初のエラーであれば
シーケンスプログラム（３ａ）上に構築されているオー
トリセット方式のタイマー部をセットして起動させ（ス
テップ２２）、上記エラー格納テーブルの表示アドレス
。Steps 14 and 151 are repeated, and if an error content with a lower priority than the error content C is found, as shown in FIG. 16), 3rd
As shown in cause C, the error content C of the above-mentioned error is stored in this space. Step $1) completes the steps of the first half of the flow. Next, the above error storage table (3b
) In the second half of the flow to display the error contents stored in the display section (4), first check whether an error has occurred in step 20, and if no error has occurred, jump to step 2s and proceed to the second half of the flow. end, but
If an error occurs, check whether it is the first error or not (step 21). If it is the first error, set and start the auto-reset timer built on the sequence program (3a). (step 22), and displays the display address of the error storage table.
すなわち上記テーブル（３ｂ）のエラー内容を格納する
領域のアドレスのうちの上記表示部（４）へ表示するア
ドレスを最も若いアドレスＡｄ ＝ Ｏにセットシ（ス
テップ２３）、このアドレスの領域に格納されているは
ずの上記最初の発生エラーのエラー内容を上記表示部（
４１へ表示する（ステップ２７）。In other words, the address to be displayed on the display section (4) among the addresses of the area for storing error contents in the table (3b) is set to the youngest address Ad = O (step 23), and the address stored in the area of this address is set to the youngest address Ad = O. The above display section (
41 (step 27).
上記ステップ２１でのチエツクで、最初のエラーでなけ
れば上記タイマー部のセットアツプの有無をチエツクし
くステップ２４ン、新たにセットアツプしていなければ
表示部（４）で現在表示中の表示を続行する。上記タイ
マー部がセットアツプして怠れば、上記エラー格納テー
ブル（３ｂ）に現在表示中のエラー内容よ〕エラー表示
優先順位の低いエラー内容が格納されているか否かをチ
エツクしくステップ２５）、第３図ａ、 ｂに例示す
るように、現在エラー表示中のエラー内容Ａよシ優先順
位の低いエラー内容Ｂが存在すれば表示アドレスＡｄ＝
ＯＫ＋１を加算しくステップ２１）、このアドレスＡ＋
１ ＝：＝ １ の領域に格納されているエラー内容
Ｂを上記エラー表示部に表示しくステップ２７）、第３
図Ｃ，ａに例示するように現在表示中のエラー内容Ｅよ
シェラ−表示の優先順位の低いものがなければ上記表示
アドレスＡｄ＝５’１Ａ（１＝Ｏ３Ｃ戻しくステップ２
３ハ再びエラー表示最優先順位のエラー内容Ａｉ表示し
くステップ２１）、後半のフローのステップを完了する
。In step 21 above, if it is not the first error, check whether or not the timer section has been set up.Step 24 continues the current display on the display section (4) if no new setup has been performed. do. If the timer section fails to set up, check whether or not the error storage table (3b) stores error contents with a lower error display priority than the currently displayed error contents (step 25). As illustrated in Figures 3a and 3b, if there is an error content B with a lower priority than the error content A currently being displayed, the display address Ad=
Add OK+1 (step 21) to this address A+
The error content B stored in the area of 1 =:= 1 is displayed in the error display section.
As shown in Figure C, a, if there is no error content E currently displayed with a lower priority for Sheller display, the above display address Ad = 5'1A (1 = O3C is returned in step 2).
3) Display the error content Ai with the highest priority again in step 21), completing the steps in the latter half of the flow.
上記フローＫＪけるステップ１１とステップ２０、およ
びステップ１２とステップ２１は同一内容であるが、こ
の同一内容のステップを後半の７０−にも必要とする理
由は前半のフロー（ステップ１Ｏ−ＩＩＩ）と後半のフ
ロー（ステップ１９〜２８）は２通常別々のサブプログ
ラムとして作成され、シーケンスプログラム（３ａ）の
寅行過程において必ずしも連続して実行されないためで
ある。上記ステップ１１およびステップ２０におけるエ
ラー発生の検知は、最初のエラーの発生でＯＮ Ｌ、
リセットスイッチ（５）の操作でＯＦＦ’されるスイ
ッチ手段（図示せずンの出力をチエツクして行なわれ、
またステップ１２およびステップ２１に右ける最初のエ
ラーの検知は上記スイッチ手段の出力のＯＦＦからＯＮ
への立上シラチエツクして行なわれる。なお、上記タイ
マー部はシーケンスプログラム（３ｂ）上のタイマー金
利用したものであるからそのタイマー値は操作者によっ
て任意に設定可能である。上記フローＦｉ＆、り返し実
行されるシーケンスプログラム（３ａ）の実行ごとに実
行されるものであるから９表示部（４）Ｋは上記エラー
内容が上記タイマー部の任意に設定されたタイマー値の
時間ごとに切シ替えてエラー表示の優先順位の高いもの
から順番に繰シ返し表示される。Steps 11 and 20 and steps 12 and 21 in the above flow KJ have the same content, but the reason why this same step is also required in the second half 70- is that it is different from the first half flow (steps 1O-III). This is because the latter half of the flow (steps 19 to 28) are usually created as two separate subprograms and are not necessarily executed consecutively in the execution process of the sequence program (3a). Detection of error occurrence in steps 11 and 20 above is ON L when the first error occurs;
This is done by checking the output of a switch means (not shown) that is turned off by operating the reset switch (5).
Further, the detection of the first error in step 12 and step 21 is performed by turning the output of the switch means from OFF to ON.
This is done by checking the start-up. Incidentally, since the above-mentioned timer section utilizes the timer value in the sequence program (3b), the timer value can be arbitrarily set by the operator. Since the above flow Fi & is executed every time the sequence program (3a) is executed repeatedly, the 9 display section (4) K shows the above error content at the time of the arbitrarily set timer value of the above timer section. The errors are displayed repeatedly in order of priority, starting with the highest priority.
上記エラー格納テーブル（３ｂ）には既に格納しである
エラー内容と同一のエラー内容のものは無視されて格納
されないが、格納されたエラー内容は何等かの理由によ
シそのエラーが解消されても格納されておシ、上記テー
ブル（３ｂ） に格納されたエラー内容は上記リセッ
トスイッチ（５）の操作でクリヤされる。Errors with the same content as those already stored in the error storage table (3b) will be ignored and will not be stored, but the stored error content may be resolved if the error is resolved for some reason. The error contents stored in the table (3b) are cleared by operating the reset switch (5).
以上のように、この発明によれば発生した複数のエラー
内容を、ｉ＆初のエラーの検知によ）セットされた所定
の時間ごとにセットアツプするタイマー部のセットアツ
プごとに切夛替えてエラー表示の優先項位の高いものか
ら順番に繰シ返して表示部へ表示するようにしたので、
このエラー表示方法の採用によシ、リセットスイッチを
操作するなどの煩わしさなしに発生した全てのエラー内
容を見落子恐れなく知ることができるｐｃが得られる効
果がある。As described above, according to the present invention, the contents of a plurality of errors that have occurred are switched each time the timer unit is set up at each predetermined time set (by i & detection of the first error). Since the items are displayed on the display repeatedly in order of display priority,
Adoption of this error display method has the effect of providing a PC that allows users to know all the error details that have occurred without the hassle of operating a reset switch or the like without fear of overlooking them.
第１図はこの発明の一実施例であるプログラマブルコン
トローラのエラー表示のプログラムのフローチャート、
第２図はエラー内容をエラー格納テーブルに格納する説
明図、第３図は上記エラー内容をエラー格納テーブルか
ら表示部に表示する説明図、第４図はこの発明の実施例
に供するプログラマブルコントローラの構成を示すブロ
ック図である。図において、（１）はプログラマブルコ
ントローラ、（２）は（！ Ｐ Ｕ、 （５ａ）はシー
ケンスプログラム、 （ｓｂ）はエラー格納テーブル、
（４）は表示部、（５）はリセットスイッチを示す。
なお１図中同一符号は同−又は相当部分を示す。FIG. 1 is a flowchart of an error display program for a programmable controller which is an embodiment of the present invention;
FIG. 2 is an explanatory diagram of storing error contents in an error storage table, FIG. 3 is an explanatory diagram of displaying the error contents from the error storage table on a display section, and FIG. 4 is an explanatory diagram of a programmable controller used in an embodiment of the present invention. FIG. 2 is a block diagram showing the configuration. In the figure, (1) is a programmable controller, (2) is (!PU), (5a) is a sequence program, (sb) is an error storage table,
(4) indicates a display section, and (5) indicates a reset switch. Note that the same reference numerals in each figure indicate the same or equivalent parts.
Claims (1)
る段階と、所定時間ごとにセットアップするタイマー部
を最初の発生エラーの検知によりセットする段階と、上
記エラー格納テーブルに格納されたエラー表示最優先順
位のエラー内容を表示部に表示する段階と、表示中のエ
ラー内容よりもエラー表示の優先順位の低いエラー内容
が上記エラー格納テーブルに格納されておればそのエラ
ー内容を、格納されていなければ上記エラー表示最優先
順位のエラー内容を上記タイマー部のセットアップごと
に切り替えて上記表示部に表示する段階とからなること
を特徴とするプログラマブルコントローラのエラー表示
方法。There is a step of storing the error details of the generated error in the error storage table, a step of setting a timer part that is set up at predetermined time intervals upon detection of the first error occurrence, and a step of storing the error display priority order stored in the error storage table. The step of displaying the error contents on the display section, and if the error contents with a lower priority for error display than the error contents being displayed are stored in the error storage table, the error contents are displayed, and if the error contents are not stored, the above error contents are displayed. A method for displaying errors in a programmable controller, comprising the steps of: switching the error content with the highest display priority every time the timer section is set up and displaying it on the display section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126213A JPH01295305A (en) | 1988-05-24 | 1988-05-24 | Error display method for programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126213A JPH01295305A (en) | 1988-05-24 | 1988-05-24 | Error display method for programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295305A true JPH01295305A (en) | 1989-11-29 |
Family
ID=14929531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126213A Pending JPH01295305A (en) | 1988-05-24 | 1988-05-24 | Error display method for programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295305A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054145A (en) * | 2009-08-04 | 2011-03-17 | Canon Inc | Information processing apparatus, and information processing method and program |
-
1988
- 1988-05-24 JP JP63126213A patent/JPH01295305A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054145A (en) * | 2009-08-04 | 2011-03-17 | Canon Inc | Information processing apparatus, and information processing method and program |
| US9087144B2 (en) | 2009-08-04 | 2015-07-21 | Canon Kabushiki Kaisha | Information processing apparatus and information processing method for displaying status of a printer in an operating system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08179937A (en) | Device and method for switching boot program | |
| JPH01295305A (en) | Error display method for programmable controller | |
| JP2508305B2 (en) | Initial value determination device | |
| JP2547818B2 (en) | Monitoring screen display device | |
| JPH05241619A (en) | Programming device for programmable controller | |
| JP2635777B2 (en) | Programmable controller | |
| JP3631587B2 (en) | Numerical controller | |
| JP3479238B2 (en) | Screen data creation device for display device | |
| JP2560363Y2 (en) | Counter device | |
| JPH0317702A (en) | Controller for computer constitution | |
| JPS6370348A (en) | Program testing circuit | |
| JPS63249244A (en) | Memory control system | |
| JPS62287302A (en) | Multidimensional program selecting system | |
| JPH0411881B2 (en) | ||
| JPS58181345A (en) | Communication device | |
| JPH02136953A (en) | Terminal equipment | |
| JPH05334134A (en) | Abnormal status display device | |
| JPH05324015A (en) | Programmable terminal | |
| JPH04152216A (en) | Plant monitor | |
| JPH07129431A (en) | Software profiling device corresponding to bank system | |
| JPS5855522B2 (en) | sequence controller | |
| JP2002018090A (en) | Management device for game machine | |
| JPH07210219A (en) | Process controller | |
| JPH01292413A (en) | Information processor | |
| JPH0232417A (en) | Device cross call control method |