JPH01283965A

JPH01283965A - Ｍｏｓトランジスタの製造方法

Info

Publication number: JPH01283965A
Application number: JP11420788A
Authority: JP
Inventors: Tetsuo Izawa; 哲夫伊澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-05-11
Filing date: 1988-05-11
Publication date: 1989-11-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕半導体基板に形成されたソース・ドレイン領域がチャネ
ル側端に低濃度領域を有する所謂ＬＤＤ構造のＭＯＳト
ランジスタを製造する方法に関し、ホットキャリアによ
る相互コンダクタンスの経時劣化を減少させるためゲー
ト電極を上記低濃度領域上に延在させた構造とする際に
、ゲート酸化膜を劣化させることなくして然も安定に製
造し得るようにすることを目的とし、ゲート電極をマスクとしたイオン注入により上記ソース
・ドレイン領域を形成するに際し、上記基板の導電型と
反対導電型の不純物を注入する第１のイオン注入と、該
基板に対して電気的に不活性な元素を注入する第２のイ
オン注入と、該基板の導電型と反対導電型の不純物を注
入する第３のイオン注入とをその順に行うことを含み、
第１のイオン注入は第３のイオン注入より注入量を少な
くし、且つ、第２のイオン注入は第３のイオン注入より
注入方向の該基板主面の法線に対する傾きを大きくする
ように構成する。

〔産業上の利用分野〕

本発明は、半４体基板に形成されたソース・ドレイン領
域がチャネル側端に低濃度領域を有する所謂Ｌ　Ｄ　Ｄ
構造のＭＯＳトランジスタを製造する方法に関する。

ＭＯＳトランジスタでは、その微細化に伴い内部電界の
増大によるホットキャリア効果が問題になってきている
。この問題を解決するため、チャネル長が１μｍ程度以
下のものからソース・ドレイン領域のチャネル側端に低
濃度領域を設け、空乏層を拡げてこの領域の電界を緩和
する、所謂ＬＤ　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　
Ｄｒａｉｎ）構造が採用されている。

この構造により、ホットキャリアの発生量を低く抑えら
れるようになったが、後述のように現状の製造方法では
、ＬＤＤ構造トランジスタ固有の劣化モードが現れる。

そこでこのような劣化モードを生じないＬＤＤ構造トラ
ンジスタを製造する方法が必要とされる。

〔従来の技術〕

第５図（ａｌ〜（Ｃ１は、ＬＤＤ構造トランジスタを製
造する従来方法の工程を説明する側断面図である。

同図において、先ず（ａ）を参照して、半導体基板１の
上に熱酸化ｖ２Ａとポリシリコン膜３Ａをその順に形成
し、エツチングによりパターン化してゲート酸化ＩＦＪ
２とゲート電極３を形成する。

次いで（ｂｌを参照して、スルー酸化膜４を形成し、イ
オン注入して低濃度領域５ａを形成する。

次いで（Ｃ）を参照して、ゲート電極３の両脇に二酸化
シリコンの側壁６を形成し、これをマスクとしイオン注
入して高濃度領域５ｂを形成する。この高濃度領域５ｂ
と側壁６の下方に残された低濃度領域５ａが一体になり
ソース・ドレイン領域５となる。

側壁６の形成は、ＣＶＤ　（化学気相成長）法で二酸化
シリコン膜６八を形成し、異方性エツチング例えばＲＩ
Ｅ　（反応性イオンエツチング）で側壁６を残す方法に
よる。

このトランジスタは、低濃度領域５ａのためにこの領域
の電界を緩和することができて、ホットキャリア効果を
抑制し得る。

しかしながら、低濃度領域５ａの上方に絶縁物の側壁６
が存在するためそこにホットキャリアによって発生した
電荷が蓄積され、この電荷が低濃度領域５ａを空乏化す
る。その結果、トランジスタの使用時間の増大と共に相
互コンダクタンスＧｍが太き（劣化するというＬＤＤ構
造トランジスタ固有の劣化モードが現れる。

このような劣化モードを減少させる改良案として、第６
図の側断面図に示すように、ゲート電極１１をソース・
ドレイン領域１２の低濃度領域１２ａ上に延在させた構
造が考えられている。同図中、１２ｂはソース・ドレイ
ン領域１２の高濃度領域、１３はゲート酸化膜であり、
また、１０ａ及び１０ｂはＬＤＤＩ造に関係なく半導体
基板１０に形成されたフィールド酸化膜及びチャネルカ
ットである。このような構造であれば、ホットキャリア
が発生してもゲート電極１１による電界が支配的に働く
ため和することができる。

第６図に示すような構造を得るためには、次のような方
法が考えられる。第５図（ａ）におけるゲート電極３の
パターン化形成の際に熱酸化膜２Ａを全面に残し、第５
図（ｂ）におけるスルー酸化膜４の形成を省略して、低
濃度領域５ａの形成の際に熱酸化膜２Ａをスルー酸化膜
４の代わりとし、第５図（Ｃ）における側壁６をポリシ
リコンにして熱酸化膜加上に形成する。これによりゲー
ト電極は側壁６の部分まで拡大されて低濃度領域５ａ上
に延在するようになる。ゲート酸化膜は拡大されたゲー
ト電極に合わせた熱酸化膜２＾のパターン化により形成
する。

かくして相互コンダクタンスＧｍの大きな劣化を防止す
ることができるが、この方法は、ゲート酸化膜が使用に
不適なものになる不都合がある。それは、ゲート酸化膜
における低濃度領域５ａ上の部分が、ゲート電極３を形
成するパターン化エツチングの際にプラズマなどに曝さ
れて劣化するからである。

従って、ゲート酸化膜を劣化させることのない製造方法
が必要となる。

その要請を満たすものとして、１９８６年の学会誌ｒＴ
ｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ　ｏｆ　Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ　ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ　Ｍ
ｅｅｔｉｎｇ　Ｊ　ｐ、７２４　　（報告者：　Ｔｉａ
ｏ−ｙｕａｎＩＩ　ｕ　ａ　ｎ　ｇ他）において一つの
方法が提案されている。

それは、第７図の側断面図を参照して、ポリシリコン膜
のエツチングを途中で中止して逆Ｔ字型のゲート電極１
６を形成し、イオン注入してゲート電極１６の厚さの薄
い部分の下が低濃度領域１７ａとなるソース・ドレイン
領域１７を形成するものである。

同図中、１７ｂはソース・ドレイン領域１７の高濃度領
域、１８はゲート酸化膜である。この方法では、ゲート
酸化膜１８の全面を最初からゲート電極１６で覆うので
、ゲート酸化膜１８を劣化させることがない。

〔発明が解決しようとする課題〕

しかしながら第７図で述べた方法は、ポリシリコンのエ
ツチングを途中で中止するため厚さの制御が不安定で、
量産時に安定な製造が困難となり特性の均一性が得られ
ない問題がある。

そこで本発明は、半導体基板に形成されたソース・ドレ
イン領域がチャネル側端に低濃度領域を有する所謂ＬＤ
Ｄ構造のＭＯＳトランジスタを製造する方法において、
ゲート′：！：、極を上記低濃度領域上に延在させた構
造とする際に、ゲート酸化膜を劣化させることな（して
然も安定に製造し得るようにすることを目的とする。

〔課題を解決するための手段〕

上記目的は、ゲート電極をマスクとしたイオン注入によ
り上記ソース・ドレイン領域を形成するに際し、上記基
板の導電型と反対導電型の不純物を注入する第１のイオ
ン注入と、該基板に対して電気的に不活性な元素を注入
する第２のイオン注入と、該基板の導電型と反対導電型
の不純物を注入する第３のイオン注入とをその順に行う
ことを含み、第１のイオン注入は第３のイオン注入より
注入量を少なくし、且つ、第２のイオン注入は第３のイ
オン注入より注入方向の該基板主面の法線に対する傾き
を大きくする本発明の製造方法によって解決される。

〔作　用〕

不純物イオンをシリコン結晶基板中に注入するとき、特
に硼素（Ｂ）イオンなどのように不純物イオンの質量が
比較的小さいとき、結晶中で運動エネルギが大きいとき
は結晶の格子原子よりラザフォード散乱を受け、イオン
の軌跡はかなり不規則をものとなるが、次第に運動エネ
ルギを失って（ると、比較的低指数の結晶軸あるいは結
晶面に囲まれた空間（チャネル）を格子原子と大きく衝
突することなく、結晶中をその結晶軸あるいは結晶面の
方向に奥深くまでイオンが進行する、所謂マイクロチャ
ネリング現象を起こすことが知られている。

一方、近年の素子の微細化に伴い浅いｐｎ接合の形成が
要求されており、上記マイクロチャネリングがこれの大
きな妨げとなる。この対策として、不純物イオンの注入
に先立ち例えばシリコン（Ｓｉ）イオンなど電気的に不
活性な元素のイオンを注入して基板表面を非晶質化して
おき、原理的にチャネリングを起こさせないようにする
方法が知られている。

しかるに最近の研究によれば、かかる事前非晶質化法を
マスクを介して行った場合、マスク端下部において、非
晶質化イオン注入による非晶質化′領域の廻りこみは不
純物イオン注入によるイオンの廻りこみに比してかなり
小さいことが明らかになった。この状態は第２図（ａ）
に示される。

同図は、ＭＯＳトランジスタの製造工程において、ゲー
ト電極２１をマスクとし、シリコンイオンを４０　Ｋ　
ｅＶ、　　２　Ｘ゛ｔｏ　”　／　’の条件で注入した
ときの非晶質／結晶界面２３と、チャネリングを全く起
こさないと仮定してボロンフロライド（ＢＦｚ）イオン
を２５ＫｅＶ、　　２　ｘｌＱＩ！／ｃｄの条件で注入
したときの硼素イオンの分布２４を表し、２４ａ及び２
４ｂはその分布２４におけるイオン濃度がｌＸｌ０”／
ｃｄ及びＩＸＩＱ”／ａｎ！のところである。実際には
、この硼素イオン分布２４の非晶質化領域と重なり合わ
ない部分はチャネリングを起こし、硼素イオンは更に主
に横方向に拡散していく。なお同図中、２０はｎ型シリ
コン基板、２２はゲート酸化膜である。

従って、マスク端下部における非晶質領域が不純物分布
を覆わないと、事前非晶質化法を適用しても横方向のチ
ャネリングを抑えることができない不都合がある。

上述の事前非晶質化法の不都合を解決するために、本発
明者らは特願昭６３−２２２８９号において、非晶質化
イオン注入を斜めに行ってマスク端下部をも十分に非晶
質化し、不純物イオンの横方向のチャネリングを抑止す
る方法を提案した。その状態は第２図（ａ）に対応させ
た第２図中）に示され、同図は、シリコンイオンの注入
を、基板２０主面の法線に対しゲート電極２１と反対側
に３０度傾けて４６　Ｋ　ＥＩＶ。

２Ｘ１０”／ａａの条件で行い、その後のボロンフロラ
イド（ＢＦ２）イオンの注入を、基板２０主面に垂直に
２５ＫｅＶ、　　２　ｘｌＯＩ５／　ｃｒｌの条件で行
った場合を示す。非晶質／結晶界面２３は硼素イオン分
布２４を覆い、硼素イオンのチャネリングを全方向に対
して抑えている。

本発明は、かかる事前非晶質化法の原理を応用、発展さ
せることによりなされたものである。即ち、ソース・ド
レイン領域の低濃度領域及び高濃度領域をそれぞれ第１
のイオン注入及び第３のイオン注入で形成するが、第１
のイオン注入では意図的にチャネリングを起こさせて低
濃度領域がゲート電極の下部に延びるようにし、第３の
イオン注入では、第２のイオン注入により形成される第
２図（ｂｌの場合のような非晶質領域によりチャネリン
グが抑止されるようにして、ゲート電極が低濃度領域上
に延在するＬＤＤ構造を実現するものである。

従って、ゲート酸化膜の全面を最初からゲート電極を覆
うことができてゲート酸化膜を劣化させることがな（、
然も、エツチングを途中で中止して厚さを制御する工程
を必要としない。

このことから、所望のＬＤＤ構造トランジスタを、量産
時であっても安定に製造することができるようになる。

〔実施例〕

以下本発明による三つの実施例についてその工程を示す
第１図（ａｌ〜（ｄ）、第３図及び第４図の側断面図を
用いて説明する。

第１の実施例は以下のような工程である。

即ち第１図において、先ず（ａ）を参照して、フィール
ド酸化膜３０ａ及びチャネルカッ）　３０ｂを形成した
ｎ型シリコンの半導体基板３０の表面に厚さ２０ｎ１１
の熱酸化膜を形成しその上に厚さ０．４μｍのポリシリ
コン膜を堆積形成して、ホトリソグラフィによりパター
ニングし、ポリシリコン膜からゲート電極３１を、熱酸
化膜からゲート酸化膜３２を形成する。

次いで（ｂ）を参照して、ボロンフロライド（ＢＦ２）
イオンを２５ＫｅＶ、　　５　ＸＩＯ”／ｃｏ！の条件
で基板３０主面に対しほぼ垂直に注入して低濃度領域３
３ａを形成する。低濃度領域３３ａは、先に述べた廻り
込みとチャネリングによりゲート電極３１の下に延びた
状態となる。

次いで（Ｃ１を参照して、基板３０主面の法線に対しゲ
ート電極３１と反対側に３０度傾いた方向の各々から、
シリコン（Ｓｌ）イオンを４６ＫｅＶ、　　２ｘｌＯ”
／ｃｏ！の条件で注入して非晶質領域を形成する。図中
の破線で示す３４はこの非晶質領域による非晶質／結晶
界面である。

次いで（ｄｌを参照して、ボロンフロライド（ＢＦｚ）
イオンを２５ＫｅＶ、　　２Ｘ１０１５／ｃｏ！の条件
で基板３０主面に対しほぼ垂直に注入して高濃度領域３
３ｂを形成する。高）；度量域３３ｂは、第２図（ｂ）
で説明したように非晶質／結晶界面３４の内側に形成さ
れ、ゲート電極３１の下で残された低濃度領域３３ａと
一体になってソース・ドレイン領域３３となる。

かくして、ゲート電極３１を低濃度領域３３ａ上に延在
させた構造のＬＤＤ構造トランジスタができあがる。然
もこの製造方法では、ゲート酸化膜３２の全面を最初か
らゲートＴｉ極３１で覆うので、ゲート酸化膜３２を劣
化させることがない。また、エツチングを途中で中止し
て厚さを制御する工程を必要としないので、量産時であ
っても安定に製造することができる。

第２の実施例は、第１の実施例における第工図ｆａ）の
工程と（ｂ）の工程との間に第３図の工程を挿入したも
のである。第３図の工程は、シリコンイオンを４０Ｋｅ
Ｖ、　　２　ｘｌＱ”／ｃＪの条件で基板３０主面に対
しほぼ垂直に注入して非晶質領域を形成するものであり
、図中の破線で示す３５はこの非晶質領域による非晶Ｗ
／結晶界面を示す。この非晶質領域は、第１図（ｂ）の
工程のイオン注入で低濃度領域３３ａを形成する際に、
深さ方向のチャネリングを抑止するためのものであり、
特にソース・ドレイン領域３３の接合深さを浅く抑える
必要がある場合に有効である。ゲート電極３１の下にお
ける低濃度領域３３ａの延びは、第２図（ａｌで説明し
たように非晶質／結晶界面３５を越えて第１の実施例の
ように確保される。

第３の実施例は、第１または第２の実施例における第１
図（ｂ）の工程を第４図に示すように変えたものである
。それは、低濃度領域３３ａを形成するイオン注入の注
入方向を、基板３０主面の法線に対しゲート電極３１と
反対側に傾けたもので、ゲート電極３１の下における低
濃度領域３３ａの延びが第１の実施例より大きくなるこ
とから、低濃度領域３３ａとゲート電極３１のオーバー
ラツプを大きくしたい場合に有効である。

なお、非晶質領域形成のためイオン注入する電気的に不
活性な元素として、実施例ではシリコンを用いたが、シ
リコンの代わりに、ゲルマニウム（Ｇｅ）、ヘリウム（
Ｉｌｃ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプ
トン（Ｋｒ）、キセノン（Ｘｅ）などを用いても良い。

〔発明の効果〕

以上説明したように本発明の構成によれば、半導体基板
に形成されたソース・ドレイン領域がチャネル側端に低
濃度領域を有する所謂ＬＤＤＩ造のＭＯＳトランジスタ
を製造する方法において、ゲート電極を上記低濃度領域
上に延在させた構造とする際に、ゲート酸化膜を劣化さ
せることなくして然も安定に製造し得るようになり、ホ
ットキャリアによる相互コンダクタンスの経時劣化を減
少させたＬＤＤ構造トランジスタに対して、量産時にお
ける特性の均一性の確保を容易にさせる効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｄｌは第１の実施例の工程を説明する
側断面図、第２図（ａｌ　（ｂ）は本発明方法に用いるイオン注入
を説明する側断面図、第３図は第２の実施例の工程を説明する側断面図、第４図は第３の実施例の工程を説明する側断面図、第５図（ａｌ〜（Ｃ１は従来方法の工程を説明する側断
面図、第６図はＬＤＤ構造構造子ンジスタの改良案の側断面図
、第７図は改良案に対する従来方法を説明する側断面図、である。図において、１、ｌ０１２０．３０は半導体基板、２．１３．１８．２２．３２はゲート酸化膜、３．１１
．１６．２１．３１はゲート電極、５．１２．１７．３
３はソース・ドレイン領域、５ａ、　１２ａ　、１７ａ
　、３３ａは低濃度領域、２３．３４．３５は非晶質／
結晶界面、２４は硼素イオン分布、である。 ’ｉｔｓ：方己例Ｉ７Ｑ呈ど言之β打るイｑ・１拍ｉ面
図第　１２本央明方燻に用いライオン注入１説明■ろ僧・諭ｉ同第
　２　　図第２／）実記例ｎニオ訂言紀明する僧・１町面図第　５
　図第５の実肥りｊめ丁オＩ説明するイ則吋面図第４図イχ釆り去ｎニオＩ８先明する奮・μｓｍ狛図第同第　
図

Claims

【特許請求の範囲】　半導体基板に形成されたソース・ドレイン領域がチャ
ネル側端に低濃度領域を有するＭＯＳトランジスタを製
造する方法において、ゲート電極をマスクとしたイオン注入により上記ソース
・ドレイン領域を形成するに際し、上記基板の導電型と
反対導電型の不純物を注入する第１のイオン注入と、該基板に対して電気的に不活性な元素を注入する第２の
イオン注入と、該基板の導電型と反対導電型の不純物を注入する第３の
イオン注入とをその順に行うことを含み、第１のイオン
注入は第３のイオン注入より注入量を少なくし、且つ、
第２のイオン注入は第３のイオン注入より注入方向の該
基板主面の法線に対する傾きを大きくすることを特徴と
するＭＯＳトランジスタの製造方法。