JPH01276335A - Microprogram controller - Google Patents
Microprogram controllerInfo
- Publication number
- JPH01276335A JPH01276335A JP10587488A JP10587488A JPH01276335A JP H01276335 A JPH01276335 A JP H01276335A JP 10587488 A JP10587488 A JP 10587488A JP 10587488 A JP10587488 A JP 10587488A JP H01276335 A JPH01276335 A JP H01276335A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- control
- stored
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010411 cooking Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
技術分野
本発明はマイクロプログラム制御装置に関し、特に制御
記憶メモリに格納されたマイクロプログラムの制御装置
に関する。TECHNICAL FIELD The present invention relates to a microprogram control device, and more particularly to a microprogram control device stored in a control storage memory.
従来技術
従来、制御記憶メモリにマイクロプログラムを格納する
場合、格納すべきマイクロプロクラl\の量が制御記憶
メモリの容重に満たないときには、残りの容量分として
停止命令(マイクロ命令)を追加して格納していた。そ
して、制御記憶アドレスレジスタによってアクセスされ
たアドレスのマイクロ命令が停止命令てあれば、マイク
ロプロクラl\の実行を停止するという制御を行ってい
た。Prior Art Conventionally, when storing a microprogram in a control memory, if the amount of microprograms to be stored is less than the capacity of the control memory, a stop instruction (microinstruction) is added to fill the remaining capacity. It was stored. Then, if the microinstruction at the address accessed by the control storage address register is a stop command, control is performed to stop the execution of the microprocessor l\.
しかしながら、その場合においては、マイクロプログラ
ムの量が制御記憶メモリの容量に比べて少ないにもかか
わらず、システムの立上りの際には制御記憶メモリの全
ワードに対してマイクロプロフラノ\の格納を行う必要
があるため、格納時間が多くかかってしまい、立上は時
間に大きな影響を与えるという欠点があった。However, in that case, even though the amount of microprograms is small compared to the capacity of the control memory, microprograms are stored in all words of the control memory when the system starts up. Because of the necessity, a lot of storage time is required, and startup has a disadvantage in that it has a large impact on time.
発明の目的
本発明の目的は、システムの立上げ時間を短縮すること
ができるマイクロプログラム制御装置を提(4(するこ
とである。OBJECTS OF THE INVENTION An object of the present invention is to provide a microprogram control device that can reduce system start-up time.
発明の構成
本発明のマイクロプログラム制御装置は、実行すべきマ
イクロ命令が格納されている所定範囲を有する記憶手段
と、前記所定範囲の境界値を示す境界アドレス値を保持
する第1の保持手段と、現在アクセス中のアドレス値を
保持する第2の保持手段と、前記第2の保持手段の保持
値が前記第1の保持手段の保持値を越えたときに前記マ
イクロ命令の実行を停止する実行停止手段とを有するこ
とを特徴とする。Structure of the Invention The microprogram control device of the present invention comprises: a storage means having a predetermined range in which microinstructions to be executed are stored; and a first holding means for holding a boundary address value indicating a boundary value of the predetermined range. , a second holding means for holding the address value currently being accessed; and execution for stopping execution of the microinstruction when the value held by the second holding means exceeds the value held by the first holding means. It is characterized by having a stopping means.
実施例 以下、図面を用いて本発明の詳細な説明する。Example Hereinafter, the present invention will be explained in detail using the drawings.
第1図は本発明によるマイクロプログラム制御装置の一
実施例の構成を示す系統図である。図において本発明の
一実施例によるマイクロプログラム制御装置は、制御記
憶アドレスレジスタ12と、比較アドレスレジスタ13
と、比較器14と、クロック制御回路15とを含んで構
成されており、制御記憶メモリ11内に格納されている
マイクロプログラムの制御を行うものである。FIG. 1 is a system diagram showing the configuration of an embodiment of a microprogram control device according to the present invention. In the figure, a microprogram control device according to an embodiment of the present invention includes a control storage address register 12 and a comparison address register 13.
It is configured to include a comparator 14, and a clock control circuit 15, and controls a microprogram stored in the control storage memory 11.
制御記憶メモリ11はその内部の領域Aにマイクロプロ
グラムか格納されているか、領域Bにはマイクロプロフ
ラノ\が格納されておらず、不定となっている。The control storage memory 11 is indeterminate whether a microprogram is stored in its internal area A or a microprogram is not stored in its area B.
制御記憶アドレスレジスタ】2は制御記憶メモリ11内
のアドレスを指定するものてあり、アトし・ス信号16
により制御記憶メモリ11がアクセスされ、マイク1コ
プロクラムが読出される。Control memory address register 2 specifies the address in the control memory 11, and the at/s signal 16
The control storage memory 11 is accessed and the microphone 1 coprogram is read out.
比較アトし・スレジスタ13は制御記憶メモリ11内の
マイクロプログラムが格納されている領域Aの最終アド
レス(つまり、領域Aと領域Bとの境界のアドレス値)
が格納されているものである。The comparison register 13 is the final address of area A in which the microprogram is stored in the control storage memory 11 (that is, the address value of the boundary between area A and area B).
is stored.
比較器14はアドレス信号10と比較アドレスレジスタ
13の出力信号18とを比較するものである。そして、
アドレス信号10により示されるアドレス値の方が出力
信号〕8により示されるアドレス値より大きいとき、出
力信号17が送出される。The comparator 14 compares the address signal 10 and the output signal 18 of the comparison address register 13. and,
When the address value indicated by address signal 10 is greater than the address value indicated by output signal]8, output signal 17 is sent out.
クロック制御口UjS 15は、比較器14からの出力
信号17に応答してシステムのクロックパルスを停止さ
せるものである。Clock control port UjS 15 is responsible for stopping the system clock pulses in response to output signal 17 from comparator 14.
かかる構成において、制御記憶アドレスレジスタ12か
らのアドレス信号16が制御記憶メモリ11の領域A内
のアドレス値を示しているときには、そのアドレスから
マイクロプログラムか1売出されて実行される。In this configuration, when the address signal 16 from the control storage address register 12 indicates an address value in area A of the control storage memory 11, one microprogram is issued from that address and executed.
ところが、アドレス信号16により示されるアドレス値
が出力信号18により示されるアドレス値より大きい場
合には比較器14から出力信号17が送出される。そし
て、この出力信号17に応答してクロック制御口1g1
5は、クロックパルスを停止させることによりマイクロ
プログラムの実行を停止させる。However, if the address value indicated by address signal 16 is greater than the address value indicated by output signal 18, comparator 14 outputs output signal 17. Then, in response to this output signal 17, the clock control port 1g1
5 stops the execution of the microprogram by stopping the clock pulse.
つまり、以上の制御をシステムの立上げ後に行うことに
より、システムの立上げの際には制御記憶メモリ11の
領域Aにのみマイクロプログラムを格納するたけで済み
、システムの立上げ時間を短縮することかできるのであ
る。In other words, by performing the above control after starting up the system, it is only necessary to store the microprogram in area A of the control storage memory 11 at the time of starting up the system, thereby shortening the system startup time. It is possible.
なお、本実施例においては制御記憶メモリの最小アドレ
スから所定アドレスまでマイクロプログラムが格納され
る場合について説明したが、所定アドレスから最大アド
レスまで格納される場合にも同様の構成にずれはシステ
ムの立」−げ時間を短縮することがてきる。たたし、そ
の場合には所定アドレスより小さいアドレスかアクセス
されたときに比較器から出力信号が送出されるようにし
なければならない。In this embodiment, the case where the microprogram is stored from the minimum address to the predetermined address in the control memory memory has been described, but the same configuration may occur when the microprogram is stored from the predetermined address to the maximum address, depending on the system setup. ” - It is possible to shorten the cooking time. However, in that case, the comparator must output an output signal when an address smaller than a predetermined address is accessed.
同様に、制御記憶メモリの所定アドレスから他の所定ア
ドレスまで(つまり、最小アドレスから最大アドレスま
ての途中の領域)マイクロプログラムが格納されている
場合には、比較アドレスレジスタ及び比較器を2つずつ
設けれは良い。Similarly, if a microprogram is stored from a predetermined address in the control memory memory to another predetermined address (that is, an area halfway from the minimum address to the maximum address), two comparison address registers and two comparators are used. It is good to have each one.
発明の効果
以−に説明したように本発明は、マイクロプログラムが
格納されている領域の最終アドレスと現在アクセス中の
アドレスとを比較するという制御を行うことにより、シ
ステムの立上げ時間を短縮することができるという効果
がある。Effects of the Invention As explained above, the present invention reduces system startup time by performing control to compare the final address of the area where the microprogram is stored and the address currently being accessed. It has the effect of being able to
第1図は本発明の実施例によるマイクロプログラム制御
装置の構成を示ず系統図である。
= 6 −−
主要部分の符号の説明
11・・・・・・制御記憶メモリ
12・・・・・制御記憶アドレスレジスタ13・・・・
・・比較アドレスレジスタ14・・・・・・比較器
15・・・・・・クロック制御回路FIG. 1 is a system diagram that does not show the configuration of a microprogram control device according to an embodiment of the present invention. = 6 --- Explanation of symbols of main parts 11... Control storage memory 12... Control storage address register 13...
... Comparison address register 14 ... Comparator 15 ... Clock control circuit
Claims (1)
囲を有する記憶手段と、前記所定範囲の境界値を示す境
界アドレス値を保持する第1の保持手段と、現在アクセ
ス中のアドレス値を保持する第2の保持手段と、前記第
2の保持手段の保持値が前記第1の保持手段の保持値を
越えたときに前記マイクロ命令の実行を停止する実行停
止手段とを有することを特徴とするマイクロプログラム
制御装置。(1) A storage means having a predetermined range in which microinstructions to be executed are stored, a first holding means for holding a boundary address value indicating a boundary value of the predetermined range, and a first holding means for holding an address value currently being accessed. and execution stopping means for stopping execution of the microinstruction when the value held by the second holding means exceeds the value held by the first holding means. microprogram controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10587488A JPH01276335A (en) | 1988-04-28 | 1988-04-28 | Microprogram controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10587488A JPH01276335A (en) | 1988-04-28 | 1988-04-28 | Microprogram controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01276335A true JPH01276335A (en) | 1989-11-06 |
Family
ID=14419094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10587488A Pending JPH01276335A (en) | 1988-04-28 | 1988-04-28 | Microprogram controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01276335A (en) |
-
1988
- 1988-04-28 JP JP10587488A patent/JPH01276335A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02165721A (en) | Pulse output device | |
KR100321745B1 (en) | A micro controller unit for external memory access | |
JPH01276335A (en) | Microprogram controller | |
US5487157A (en) | Microprogrammed microcomputer with high-speed interrupt for DRAM refresh | |
JPH0143392B2 (en) | ||
KR930005836B1 (en) | Method of controlling waiting time of cpu and system therefor | |
JPH0573296A (en) | Microcomputer | |
JPS62197834A (en) | Microprogram controller | |
WO2018179753A1 (en) | Microcomputer | |
JPH04344947A (en) | Program controller | |
JPS59188757A (en) | Device for controlling address storage | |
JPS63197247A (en) | Microprogram controller | |
JPH01293458A (en) | Circuit for securing access cycle in computer system | |
JPS63123137A (en) | Address coincidence signal generating system | |
JPH0561813A (en) | Data transfer system | |
JPH04354023A (en) | Arithmetic unit | |
JPH05151157A (en) | Microcomputer | |
JPS63197246A (en) | Microprogram controller | |
JPH04287421A (en) | Start circuit for a/d converter or d/a converter | |
JPS59123950A (en) | Program controller | |
JPH0594407A (en) | Bus control system | |
JPH05265951A (en) | Microcomputer | |
JPH06314232A (en) | Memory switching control circuit | |
JPH0784835A (en) | Microcomputer system | |
JPS6030036B2 (en) | memory control circuit |