JPH01272140A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01272140A
JPH01272140A JP63100309A JP10030988A JPH01272140A JP H01272140 A JPH01272140 A JP H01272140A JP 63100309 A JP63100309 A JP 63100309A JP 10030988 A JP10030988 A JP 10030988A JP H01272140 A JPH01272140 A JP H01272140A
Authority
JP
Japan
Prior art keywords
package
base
film
cap
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63100309A
Other languages
English (en)
Inventor
Yoshiaki Emoto
江本　義明
Kanji Otsuka
寛治 大塚
Komei Yatsuno
八野　耕明
Yasutoshi Kurihara
保敏 栗原
Takashi Miwa
孝志 三輪
Shigeo Kuroda
黒田　重雄
Ken Okuya
謙 奥谷
Takeo Yamada
健雄 山田
Kunizo Sawara
佐原　邦造
Tsuneo Kobayashi
恒雄 小林
Toshihiko Sato
俊彦 佐藤
Masayuki Shirai
優之 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63100309A priority Critical patent/JPH01272140A/ja
Publication of JPH01272140A publication Critical patent/JPH01272140A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、半導体チップの大型
化、高消費電力化（高パワー化）により、パッケージベ
ースなどとの膨張係数差の解消やより一層良好な放熱性
が必要とされるが、これらの要求に答え、かつ、これら
の要求を低価格で実現することができる技術に関する。
〔従来の技術〕
半導体チップは益々大型化し、高パワー化するので、半
導体パッケージにあっては大型チップの搭載に充分対拠
でき、放熱特性が良好であることが従来に比して求めら
れ工いる。それも、シンプルな構造で実現することが必
要である。
Ａ／、０．などに比して低熱膨張係数で高熱伝導性であ
ることを生かしてパッケージベースにＳｉＣを使用した
ものがあるが、ＳｉＣ基板は直接配線を表面に作ること
は伝送特性上不利であったり、内層配線を作ることが不
可能であったり、また、他のパッケージ材料である封止
剤ガラスやリードフレームも低熱膨張係数のものを必要
としたり、さらに、製造コストがやや高かったりする。
特に、半導体チップをマルチに搭載して高密度実装を実
現しようとする場合、内層配線や薄膜表面配線を形成で
きないことは配線の引き回し等に難点を有することにな
る。
なお、ＳｉＣを用いたパッケージについて述べた文献の
例としては、日経マグロウヒル社刊「日経エレクトロニ
クスＪ　１９８４年９月２日号ｐ２６５〜２９４があげ
られる。
〔発明が解決しようとする課題〕
本発明は、従来に比してより重層チップの大型化に対拠
でき、高パワー化しても放熱特性が良く、かつその放熱
特進を複雑化しなくても済む技術を低価格で提供するこ
とを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明では、マルチチップモジュールやマイクロチップ
キャリアやピングリッドアレイパッケージやフラットパ
ックパッケージにおいて、当該パッケージを構成するペ
ースを、窒化アルミニウム（ＡＩＮ）よりなる、グリー
ンシート法による多層基板の形成が可能で、内層配線や
その表面における薄膜多層配線の形成が可能な基板とし
、さらに、当該ＡＩＮベース上に取着するキャップも当
該ＡＩＮにより構成するようにした。
〔作用〕
上記においてＡＪ！０１セラミックとした場合グリーン
シート法が可能で内層配線などの形成が可能であるが、
熱膨張係数が比較的大でチップとの熱膨張係数差が大き
く、応力歪を生じ、チップクラックが発生したりして信
頼性を劣化させ、また、熱伝導率が比較的小さく、放熱
性に問題があり、大型・高パワーのチップを搭載するに
不充分で、一方、ＳｉＣの場合、グリーンシート法が不
可能で内層配線の形成が不可能で、加工性に難もあり、
ＳｉＣは低熱膨張係数であるが他のパッケージ材である
封止用ガラスやリードフレームも低熱膨張係数の特殊な
ものが必要となる。
上記の如（、ＡＡ’Ｎによりパッケージベースな構成す
ることにより、Ａ　ｌ　ｔ　Ｏｓと同様にグリーンシー
ト法による多層基板の形成が可能で内部配線や薄膜の多
層表面配線が可能で、特に、微細なスルーホール導体を
高精度で形成でき、熱伝導率が大なることから放熱のた
めの熱伝導性が良くなり、チップとの熱膨張係数をマツ
チングさせることができ、信頼性も同上し、リードフレ
ームや封止用ガラスにも特殊なものは使用しなくても済
む。この場合、ベースに加えてキャップもＡＡ’Ｎ製ま
たはＬライト製とすることにより、キャップを介して放
熱性をより一層回上できるし、キャップの加工も楽にな
り、製造上の利点も大となる。
〔実施例〕
次に、本発明の実施例を図面に基づいて説明する。
以下の実施例においては、ＡＪＮペースとし、ＡＩＮま
たはＬライトキャップとするに適した半導体装置を例示
してあり、また、かかるＡ［Ｎベース、ＡＩＮまたはＬ
ライトキャップとする際の配線構造に工夫を施しである
例を示しである。
〔実施例１〕 第１図に本発明を適用した半導体装置（マルチチップモ
ジュール）の−例断面図を示す。
第１図にて、１はパッケージベース、２は当該ペース内
に形成された内層配線、３は薄膜多層配線でペース１表
面上に絶縁膜３Ａと薄膜導体３Ｂにより多層薄膜回路が
形成されている。また、４はチップ、５は突起電極、６
はピン、７はキャップ、８はスルーホール導体である。
パッケージ１はＡＩＮよりなり、グリーンシート法によ
り例えば次のようにして製せられる。
すなわち、ｋｌＮ粉末を液状のバインダーやＣａＣＯ５
などと混練し、グリーンシートとし必要枚数重層し、圧
着焼結する。
グリーンシートにプレスによりスルーホールをあけ、パ
ターンを印刷し、上記工程による重層焼結を行うと内部
配線２を形成することができる。
上記絶縁膜３Ａとしては、ＡＩＮ膜やポリイミド系合成
樹脂膜であってもよいが、気相法（ＣｖＤ）による薄膜
ダイヤモンドを使用することがよい。
上記スルーホール導体８は、信号線の他に熱伝導スルー
ホールとなる。
ＡＡ’ＮまたはＬライトよりなるキャップ７を取着する
ことにより、従来のセラミックパッケージにおいて必要
としていたキャップ上の水冷シャットを不要とすること
ができる。
〔実施例２〕 第２図に本発明をフラットパックパッケージに適用した
例を示す。なお、以下の実施例において各図と共通する
符号は同一の機能を示す。
第２図にて、９は枠部材、１０は封止剤ガラス、１１は
ボンディングワイヤ、１２はリードフレームである。
当該パッケージに於いて、ＳｉＣベースとする場合、封
止用ガラスに大きな引張歪がかかるのに対し、ＡＩＮペ
ース１とすることにより当該歪を小さくすることができ
る。枠部材９としてもＡＩＮ製とすることが同様に当該
引張歪を小さくするし、また、キャップ７もＡＡ’Ｎ製
とすることにより同様となり、封止強度の高い信頼性の
同上したフラットバックパッケージを得ることができる
。
〔実施例３〕 第３図に本発明をビングリッドアレイ（ＰＧＡ）パッケ
ージに適用した例を示す。
第３図にて、１３は表面配線である。
ＡＩＮベース１にＡＩＮキャップ７を取着することによ
り放熱フィンを不要とする。
〔実施例４〕 第４図に本発明をマルチチップモジュールに適用した例
を示す。
当該モジュールの組立は例えば次のようにして行うこと
ができる。
先ず、ＡＪＮ基板１にＳｉ配線基板１４の接着用パッド
のメタライゼーシ嘗ンを施し、封止用ガラス１０でリー
ドフレーム１２とＡＩＮ枠部柱部材９着する。あらかじ
め、チップ４をフェイスダウンボンディングしたＳｉ配
線基板１４を、ＡＪＮ基板１上のパッドにハンダ付けす
る。Ｓｉ配線基板１４上の端子とリードフレーム１２を
ボンディングワイヤｌｌＩＣより接続後、ＡＪＮキャッ
プ７を接着する。
〔実施例５〕 第５図に本発明をマイクロチップキャリアに適用した例
を示す。
第５図にて、１５は下部電極（外部接続端子）である。
以上の実施例において、チップ４は例えばシリコン単結
晶基板から成り、周知の技術によってこのチップ内には
多数の回路素子が形成され、１つの回路機能が与えられ
ている。回路素子の具体例は、例えばＭＯＳ）ランジス
タから成り、これらの回路素子によって、例えば論理回
路およびメモリの回路機能が形成されている。
ボンディングワイヤ１１は、例えばＡｕ線やＡＩ線によ
り構成される。
本発明によればＡＩＮベース１とし、かつ、ｋｌＮキャ
ップ７とすることにより、チップ４が大型化してもチッ
プ４とペース１との熱膨張係数差が少な（、応力歪がか
からず、チップ４にクラツクが発生せず、高信頼性のパ
ッケージを提供することができ、また、チップ４・が高
パワー化しても、ＡＩＮベース１やＡＩＮキャップ７を
伝わって良好に逃がすことができ、放熱性に優れ、また
、ＳｉＣに比して加工性が良く、さらに、内部配線２を
グリーンシート法で作ることができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明によれば放熱特性が良く、高信頼性の各種パッケ
ージを提供することができた。
【図面の簡単な説明】
第１図は本発明の実施例を示すマルチチップモジュール
の断面図、 第２図は本発明の実施例を示すフラットパックパッケー
ジの断面図、 第３図は本発明の実施例を示すビングリッドアレイパッ
ケージの断面図、 第４図は本発明の実施例を示すマルチチップモジー−ル
の断面図、 第５図は本発明の実施例を示すマイクロチップキャリア
の断面図である。 １・・・パンケージベース、２・・・内層配線、３・・
・薄膜多層配線、３Ａ・・・絶縁膜、３Ｂ・・・薄膜導
体、４・・・チップ、５・・・突起電極、６・・・ビン
、７・・・キャップ、８・・・スルーホール導体、９・
・・枠部材、１０・・・対土用ガラス、１１・・・ボン
ディングワイヤ、１２・・・リードフレーム、１３・・
・表面配線、１４・・・ＳｉＣ第１図 第２図

Claims (1)

  1. 【特許請求の範囲】 １、グリーンシート法による多層基板の形成が可能な窒
    化アルミニウム基板をパッケージベースとして、当該ベ
    ース上に半導体チップまたは該チップを突起電極により
    接合したシリコン配線基板を固着し、当該ベース上に窒
    化アルミニウムまたはＬライトよりなるキャップを封止
    剤により取着封止して成ることを特徴とするマルチチッ
    プモジュール、マイクロチップキャリア、ピングリッド
    アレイパッケージおよびフラットパックパッケージより
    成る群から選択された半導体装置。 ２、チップと外部接続端子とを窒化アルミニウム基板よ
    りなるパッケージベースの内部配線を介して接続して成
    る、特許請求の範囲第１項記載のマルチチップモジュー
    ル、ピングリッドアレイパッケージまたはマイクロチッ
    プキャリア。
JP63100309A 1988-04-25 1988-04-25 半導体装置 Pending JPH01272140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63100309A JPH01272140A (ja) 1988-04-25 1988-04-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63100309A JPH01272140A (ja) 1988-04-25 1988-04-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH01272140A true JPH01272140A (ja) 1989-10-31

Family

ID=14270573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63100309A Pending JPH01272140A (ja) 1988-04-25 1988-04-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH01272140A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703397A (en) * 1991-11-28 1997-12-30 Tokyo Shibaura Electric Co Semiconductor package having an aluminum nitride substrate
US9041182B2 (en) 2012-03-29 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703397A (en) * 1991-11-28 1997-12-30 Tokyo Shibaura Electric Co Semiconductor package having an aluminum nitride substrate
US9041182B2 (en) 2012-03-29 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6306686B1 (en) Method of fabricating an electronic package with interconnected chips
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US6853058B2 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US7015072B2 (en) Method of manufacturing an enhanced thermal dissipation integrated circuit package
US5705851A (en) Thermal ball lead integrated package
JP2914242B2 (ja) マルチチップモジュール及びその製造方法
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
JPH05183280A (ja) マルチチップ・モジュール
JPH0758276A (ja) マルチチップ・モジュール
TW200403822A (en) Package for integrated circuit with thermal vias and method thereof
US4292647A (en) Semiconductor package and electronic array having improved heat dissipation
JPH01272140A (ja) 半導体装置
JP2865496B2 (ja) マルチチップモジュール
JPH08162575A (ja) 半導体装置およびその製造方法
JPS61168926A (ja) 樹脂基板
JPH05198708A (ja) 半導体集積回路装置
JPH0878616A (ja) マルチチップ・モジュール
JPH04144162A (ja) 半導体装置
JP2531125B2 (ja) Ｉｃチップキャリアモジュ―ル
JPS6211014Y2 (ja)
KR100264644B1 (ko) 모듈 패키지
JPH08274225A (ja) 半導体部品
TW503555B (en) Semiconductor package with stacked flip chip and wire bonded upper die
JPH09283696A (ja) 半導体混載実装方法