JPH01268060A - Thin film transistor - Google Patents
Thin film transistorInfo
- Publication number
- JPH01268060A JPH01268060A JP9540688A JP9540688A JPH01268060A JP H01268060 A JPH01268060 A JP H01268060A JP 9540688 A JP9540688 A JP 9540688A JP 9540688 A JP9540688 A JP 9540688A JP H01268060 A JPH01268060 A JP H01268060A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- silicon oxynitride
- amorphous semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 151
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 abstract description 3
- 125000004430 oxygen atom Chemical group O* 0.000 abstract 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 2
- -1 silicon oxide nitride Chemical class 0.000 abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000005424 photoluminescence Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000002772 conduction electron Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N nitrous oxide Inorganic materials [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概 要〕
アクティブマトリクス型液晶表示装置の駆動用等に使用
される薄膜トランジスタに係り、特にはそのゲート絶縁
膜の改良に関し、
閾値電圧のシフトを低減して、安定したスイッチング特
性を得ることを目的とし、
非晶質半導体膜の一方の面にゲート絶縁膜を介してゲー
ト電極が設けられ、前記非晶質半導体膜の他方の面にソ
ース及びドレイン電極が設けられてなる薄膜トランジス
タにおいて、前記ゲート絶縁膜の少なくとも前記非晶質
半導体膜に隣接する部分が酸窒化シリコン膜からなり、
核酸窒化シリコン膜中の窒素に対する酸素の原子数比が
０．２以上１以下であるように構成する。[Detailed Description of the Invention] [Summary] This invention relates to thin film transistors used for driving active matrix liquid crystal display devices, etc., and particularly relates to the improvement of gate insulating films thereof. For the purpose of obtaining switching characteristics, a gate electrode is provided on one surface of the amorphous semiconductor film via a gate insulating film, and source and drain electrodes are provided on the other surface of the amorphous semiconductor film. In the thin film transistor, at least a portion of the gate insulating film adjacent to the amorphous semiconductor film is made of a silicon oxynitride film,
The atomic ratio of oxygen to nitrogen in the silicon oxynitride film is configured to be 0.2 or more and 1 or less.
本発明は、アクティブマトリクス型液晶表示装置の駆動
用等に使用される薄膜トランジスタに係り、特にはその
ゲート絶縁膜の改良に関する。The present invention relates to thin film transistors used for driving active matrix liquid crystal display devices, and more particularly to improvements in gate insulating films thereof.
従来の薄膜トランジスタとしては、一般に逆スタガ型の
ものが多く用いられている。これは、絶縁性の基板上に
ゲート電極を設け、その上をゲート絶縁膜及び非晶質半
導体膜で順次覆い、更にその上に、上記ゲート電極の上
方領域を両側から挟むようにソース及びドレイン電極を
設けた構成である。そして、上記ゲート絶縁膜としては
二酸化シリコン膜や窒化シリコン膜が使用され、また非
晶質半導体膜としてはアモルファスシリコン膜が使用さ
れている。As a conventional thin film transistor, an inverted staggered type is generally used. In this method, a gate electrode is provided on an insulating substrate, a gate insulating film and an amorphous semiconductor film are sequentially covered on the gate electrode, and a source and a drain are placed on top of the gate electrode so as to sandwich the upper region of the gate electrode from both sides. This is a configuration in which electrodes are provided. A silicon dioxide film or a silicon nitride film is used as the gate insulating film, and an amorphous silicon film is used as the amorphous semiconductor film.
上記従来の薄膜トランジスタでは、上述したようにゲー
ト絶縁膜として二酸化シリコン膜や窒化シリコン膜が使
用されていることから、それぞれ以下のような問題点が
生じる。In the above-mentioned conventional thin film transistor, since a silicon dioxide film or a silicon nitride film is used as a gate insulating film as described above, the following problems arise respectively.
二酸化シリコン膜を使用すると、電界効果移動度が例え
ば０，０５ｃＪ ／ ｓｅｃ ・■と小さいため、オ
ン電流が小さくなるという問題点がある。よって、この
ような薄膜トランジスタが液晶表示装置の駆動用に使用
された場合、書き込み速度が遅（なってしまう。When a silicon dioxide film is used, the field effect mobility is as small as, for example, 0.05 cJ/sec.■, so there is a problem that the on-current is small. Therefore, when such a thin film transistor is used for driving a liquid crystal display device, the writing speed becomes slow.
一方、窒化シリコン膜を使用すると、製造当初はオン電
流が十分に大きく、よってこのような薄膜トランジスタ
が液晶表示装置の駆動用に使用された場合、十分に速い
書き込み速度が得られる。On the other hand, when a silicon nitride film is used, the on-current is sufficiently large at the beginning of manufacture, and therefore, when such a thin film transistor is used for driving a liquid crystal display device, a sufficiently high writing speed can be obtained.
ところが、使用とともにオン電流が経時変化を起こして
小さくなり、闇値電圧が正バイアス側にシフトしてしま
うという問題点がある。そのため、このような薄膜トラ
ンジスタが液晶表示装置の駆動用に使用された場合、階
調が時間の経過とともに変化することになり、よって適
切な階調表示が困難になってしまう。However, there is a problem in that the on-current changes over time and becomes smaller with use, and the dark value voltage shifts to the positive bias side. Therefore, when such a thin film transistor is used to drive a liquid crystal display device, the gradation changes over time, making it difficult to display appropriate gradation.
本発明は、上記問題点に鑑み、闇値電圧のシフトを低減
して、安定したスイッチング特性を得ることができるよ
うにすることを目的とする。SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to reduce the shift of the dark value voltage, thereby making it possible to obtain stable switching characteristics.
非晶質半導体膜の一方の面に、ゲート絶η膜を介してゲ
ート電極を設ける。また、上記半導体膜の他方の面に、
ソース及びドレイン電極を設ける。A gate electrode is provided on one surface of the amorphous semiconductor film with a gate insulation film interposed therebetween. Further, on the other surface of the semiconductor film,
Provide source and drain electrodes.
そして、上記ゲート絶縁膜の少なくとも上記半導体膜に
隣接する部分に酸窒化シリコン膜（ＳｉＯＮ）を使用し
、この酸窒化シリコン膜における窒素に対する酸素の原
子数比（０／Ｎ）を以下のように設定する。Then, a silicon oxynitride film (SiON) is used at least in a portion of the gate insulating film adjacent to the semiconductor film, and the atomic ratio (0/N) of oxygen to nitrogen in this silicon oxynitride film is set as follows. Set.
０．２≦Ｏ／Ｎ≦１
〔作 用〕
窒化シリコン膜をゲート絶縁膜とする従来の薄膜トラン
ジスタでは、例えば第２図に示すように、ゲート電圧ス
トレス印加後にスイッチング特性（すなわちドレイン電
流■。−ゲート電圧Ｖ、特性）がドリフトすることが知
られている。これは、ゲート絶縁膜中の捕獲準位及び格
子歪により生ずる欠陥準位に、それぞれ非晶質半導体膜
（アモルファスシリコンＩＩＩ）中の伝導電子が捕獲さ
れ、これにより闇値電圧がシフトしてしまうためである
（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉ
ｃｓ、 ６２（１９Ｂ？）２１２９参照）。なお、この
参考文献中において、ゲート絶縁膜中の捕獲準位は、フ
ォトルミネッセンス（ＰＬ）測定から得られるＰＬピー
クエネルギ位置との相関があることも報告されている。0.2≦O/N≦1 [Function] In a conventional thin film transistor using a silicon nitride film as a gate insulating film, for example, as shown in FIG. 2, the switching characteristics (i.e., drain current ■.- It is known that the gate voltage V (characteristics) drifts. This is because conduction electrons in the amorphous semiconductor film (amorphous silicon III) are captured by trap levels in the gate insulating film and defect levels caused by lattice strain, respectively, and this shifts the dark value voltage. Journal of Applied Physi
cs, 62 (19B?) 2129). It is also reported in this reference that the trap level in the gate insulating film has a correlation with the PL peak energy position obtained from photoluminescence (PL) measurement.
一方、酸窒化シリコン膜は、一般に、上述した窒化シリ
コン膜に比べて禁制帯幅が広（、かつ内部応力も小さい
ことから、ゲート絶縁膜として使用された場合に膜中の
捕獲電子の低減が期待される。ところが、膜中の酸素濃
度の増大に伴い、これに隣接する非晶質半導体膜との界
面近傍に欠陥準位が形成され、これにより電界効果移動
度が劣化するという事実も知られていた。このような欠
陥準位が形成されるのは、酸窒化シリコン膜中に酸素空
孔が生じ、それに応じてシリコンの不対電子が形成され
るためと言われている。このことから、窒素原子に結合
している過剰水素がシリコンの不対電子をターミネート
するように、酸窒化シリコン膜の化学的組成（特に、窒
素に対する酸素の原子数比０／Ｎ）を決定すれば、上記
の欠陥準位を低減することが可能になる。On the other hand, silicon oxynitride films generally have a wider forbidden band width (and lower internal stress) than the silicon nitride films mentioned above, so when used as a gate insulating film, it is possible to reduce trapped electrons in the film. However, it is also known that as the oxygen concentration in the film increases, defect levels are formed near the interface with the adjacent amorphous semiconductor film, which deteriorates the field effect mobility. It is said that such defect levels are formed because oxygen vacancies are generated in the silicon oxynitride film, and unpaired silicon electrons are formed accordingly. Therefore, if the chemical composition of the silicon oxynitride film (in particular, the atomic ratio of oxygen to nitrogen of 0/N) is determined so that the excess hydrogen bonded to the nitrogen atoms terminates the unpaired electrons of silicon, It becomes possible to reduce the above-mentioned defect levels.
そこで、まず酸窒化シ１ｉコン膜の光学ギャップエネル
ギＥｇ及びフォ・トルミネッセンス（Ｐ Ｌ）ピークエ
ネルギＥＰＬと、酸窒化シリコン膜形成時のガス流量比
Ｒ（＝Ｎｔ Ｏ／ （Ｎｚ Ｏ＋ＮＨ！ ）１との関係
を測定してみた。その測定結果を第３図に示す。すると
、同図により、光学ギヤツブエネルギＥ、は、ガス流量
比Ｒの増大（すなわち酸素濃度の増大）に伴って大きく
なるが、ＰＬピークエネルギＥＰＬはＲ＝０．２５付近
で最大値を持つことが明らかになった。ここで、ＰＬピ
ークエネルギＥユが大きいほど、膜中の捕獲準位の密度
が小さいという関係が知られている。これらのことから
、ガス流量比Ｒ＝０．２５もしくはその近傍とすること
により、非晶質半導体膜の伝導電子が酸窒化シリコン膜
中の捕獲準位に捕獲される確率を最も低減できることに
なる。Therefore, first, the optical gap energy Eg and photoluminescence (PL) peak energy EPL of the silicon oxynitride film and the gas flow rate ratio R (=NtO/ (NzO+NH!)1) during the formation of the silicon oxynitride film are calculated. The measurement results are shown in Figure 3.The figure shows that the optical gear tube energy E increases as the gas flow rate ratio R increases (that is, the oxygen concentration increases). However, it became clear that the PL peak energy EPL has a maximum value around R = 0.25.Here, the relationship is that the larger the PL peak energy E, the smaller the density of trap levels in the film. From these facts, by setting the gas flow rate ratio R = 0.25 or around it, the probability that conduction electrons in the amorphous semiconductor film are captured by the trap level in the silicon oxynitride film is increased. can be reduced the most.
また、酸窒化シリコン（ＳｉＯＮ）とアモルファスシリ
コン（ａ−３ｉ）からなる二層膜の内部応力と、上述し
たガス流量比Ｒ（＝Ｎｚ Ｏ／（Ｎ２０＋ＮＨｚ ））
との関係を測定してみた。In addition, the internal stress of the two-layer film made of silicon oxynitride (SiON) and amorphous silicon (a-3i) and the gas flow rate ratio R (=NzO/(N20+NHz)) mentioned above
I tried to measure the relationship between
その測定結果を第４図に示す。なお、ａ−３ｉ膜自身の
内部応力は約６ Ｘ １０’ ｄｙｎ ／ ａｉの圧縮
応力である。すると、同図により、ガス流量比Ｒの増大
（すなわち酸窒化シリコン膜中の酸素濃度の増大）に伴
って、二層膜の内部応力が引張り応力から圧縮応力へと
単調に変化し、Ｒ＝０．２５付近でほぼゼロになること
が明らかになった。このことから、ガス流量比Ｒ＝０．
２５もしくはその近傍とすることにより、酸窒化シリコ
ン膜とアモルファスシリコン膜との内部応力の差を極め
て小さくでき、よってこれら２つの膜の界面近傍に格子
歪により生じる欠陥準位の密度を大きく低減できること
になる。The measurement results are shown in FIG. Note that the internal stress of the a-3i film itself is a compressive stress of about 6 x 10' dyn/ai. Then, as shown in the figure, as the gas flow rate ratio R increases (that is, the oxygen concentration in the silicon oxynitride film increases), the internal stress of the two-layer film changes monotonically from tensile stress to compressive stress, and R= It became clear that it becomes almost zero at around 0.25. From this, the gas flow rate ratio R=0.
25 or its vicinity, the difference in internal stress between the silicon oxynitride film and the amorphous silicon film can be made extremely small, and the density of defect levels generated near the interface between these two films due to lattice strain can be greatly reduced. become.
そこで今度は、酸窒化シリコン膜をゲート絶縁膜として
用いた薄膜トランジスタにおいて、アモルファスシリコ
ン表面電界強度Ｆｓ ”６．８ ｘｔｏ’Ｖ／ｃ＋ａな
るゲートストレス電圧を印加した場合の、酸窒化シリコ
ン膜中に捕獲される電荷密度（以下、捕獲電荷密度と称
す）Ｑ２と、酸窒化シリコン膜の原子数比０／Ｎとの関
係を測定した。その゛測定結果を第５図に示す。なお、
上記の表面電界強度Ｆ、は、ゲートストレス電圧ｖＧか
ら次のように定義される。Therefore, this time, in a thin film transistor using a silicon oxynitride film as a gate insulating film, when a gate stress voltage of an amorphous silicon surface electric field strength Fs of 6.8 The relationship between the captured charge density (hereinafter referred to as trapped charge density) Q2 and the atomic ratio 0/N of the silicon oxynitride film was measured. The measurement results are shown in FIG. 5.
The above surface electric field strength F is defined from the gate stress voltage vG as follows.
ここで、ｔｌは酸窒化シリコン膜の比誘電率、ε３はア
モルファスシリコン膜の比誘電率、ｄ。Here, tl is the dielectric constant of the silicon oxynitride film, ε3 is the dielectric constant of the amorphous silicon film, and d.
は酸窒化シリコン膜厚である。すると、第５図により、
原子数比０／Ｎが０．２≦Ｏ／Ｎ≦１の範囲内で、捕獲
電荷密度Ｑｔがｌ ×１ＱＩＩｃ、−２以下に低減され
ることが明らかになった。また、第２図に示した■。−
■、特性のシフト量に応じた闇値電圧シフトをΔＶｔｈ
と定義すると、上記の捕獲電荷密度 Ｑｔは次の式で与
えられる。is the silicon oxynitride film thickness. Then, according to Figure 5,
It has been revealed that when the atomic ratio 0/N is within the range of 0.2≦O/N≦1, the trapped charge density Qt is reduced to 1×1QIIc, −2 or less. Also, ■ shown in Figure 2. −
■, ΔVth is the dark value voltage shift according to the characteristic shift amount.
Then, the above trapped charge density Qt is given by the following formula.
ここで、ε。は真空の誘電率、ｑは電気素量である。、
この式より、捕獲電荷密度Ｑｔと閾値電圧シフトΔＶｔ
ｋとは比例関係にあることがわかる。Here, ε. is the permittivity of vacuum, and q is the elementary charge. ,
From this equation, the captured charge density Qt and the threshold voltage shift ΔVt
It can be seen that there is a proportional relationship with k.
よって、第５図及び上記の式（２）から、０．２≦０／
Ｎ≦１とすることにより、捕獲電荷密度Ｑ。Therefore, from FIG. 5 and the above equation (2), 0.2≦0/
By setting N≦1, the trapped charge density Q.
の低減（即ち、閾値電圧シフトΔＶいの低減）が可能に
なり、よって安定したスイッチング特性を実現できるこ
とになる。これは、０．２≦Ｏ／Ｎ≦１なる酸窒化シリ
コン膜を形成する際のガス流量比Ｒ（” Ｎｚ Ｏ／
（Ｎｚ Ｏ＋ Ｎ Ｈ＊ ） ）がほぼ０．２５もしく
はその近傍であることから、第３図において述べたよう
に酸窒化シリコン膜中の捕獲準位密度が減少し、それと
同時に、第４図において述べたように酸窒化シリコン膜
と非晶質半導体膜の界面近傍の欠陥準位密度が減少する
ためである。It becomes possible to reduce the threshold voltage shift ΔV (that is, reduce the threshold voltage shift ΔV), and thus it becomes possible to realize stable switching characteristics. This is the gas flow rate ratio R ("Nz O/
Since (Nz O+ NH*)) is approximately 0.25 or around 0.25, the trap level density in the silicon oxynitride film decreases as described in Fig. 3, and at the same time, as shown in Fig. 4. As mentioned above, this is because the density of defect levels near the interface between the silicon oxynitride film and the amorphous semiconductor film decreases.
以下、本発明の実施例について、図面を参照しながら説
明する。Embodiments of the present invention will be described below with reference to the drawings.
第１図は、本発明の一実施例の断面図である。FIG. 1 is a sectional view of one embodiment of the present invention.
ここには−例として、逆スタガ型の薄膜トランジスタを
示した。An inverted staggered thin film transistor is shown here as an example.
同図において、ガラス等でできた絶縁性の基板１上にゲ
ート電極′２が設けられ、更にその上を覆って、酸窒化
シリコン（Ｓ ｉ ＯＮ）膜からなるゲー） 絶縁１１
１３ 及びアモルファスシリコン（ａ −３ｉ）膜から
なる半導体膜４が順次形成されている。特に、ゲート絶
縁膜（酸窒化シリコン膜）３における窒素に対する酸素
の原子数比０／Ｎは、０．２≦Ｏ／Ｎ≦１となるように
設定されている。In the figure, a gate electrode '2 is provided on an insulating substrate 1 made of glass or the like, and further covered with a gate electrode '2 made of a silicon oxynitride (S i ON) film.
13 and a semiconductor film 4 made of an amorphous silicon (a-3i) film are successively formed. In particular, the atomic ratio 0/N of oxygen to nitrogen in the gate insulating film (silicon oxynitride film) 3 is set so that 0.2≦O/N≦1.
半導体膜４上には、ゲート電極２の上方領域を両側から
挟むように、高不純物濃度のアモルファスシリコン膜か
らなるオーミックコンタクト膜５゜６が設けられ、この
上にはそれぞれソース電極７とドレイン電極８が形成さ
れている。更に、半導体膜４上のソース、ドレイン電極
７，８間の領域は、二酸化シリコン膜等からなる保護膜
９によって覆われている。On the semiconductor film 4, ohmic contact films 5 and 6 made of an amorphous silicon film with a high impurity concentration are provided so as to sandwich the upper region of the gate electrode 2 from both sides, and a source electrode 7 and a drain electrode are formed on the ohmic contact films 5 and 6, respectively. 8 is formed. Furthermore, the region between the source and drain electrodes 7 and 8 on the semiconductor film 4 is covered with a protective film 9 made of a silicon dioxide film or the like.
次に、上記構成からなる薄膜トランジスタの製造方法を
説明する。Next, a method for manufacturing a thin film transistor having the above structure will be described.
まず、ガラス等でできた絶縁性の基板１上にクロムやモ
リブデン等からなる金属膜をスパッタ法もしくは真空蒸
着法等により厚さ５００〜１０００人程度に形成し、こ
れをフォトリソグラフィ法等によりバターニングしてゲ
ート電極２を形成する。First, a metal film made of chromium, molybdenum, etc. is formed on an insulating substrate 1 made of glass or the like to a thickness of about 500 to 1000 by sputtering or vacuum evaporation. The gate electrode 2 is formed by etching.
続いて、ゲート電極２上を含む基板１上に、プラズマ気
相成長法により酸窒化シリコン膜を厚さ１０００〜５０
００人程度に成膜して、ゲート絶縁膜３を形成する。こ
の際、パワー密度を０．１ Ｗ／ｃｉ、成長温度を３０
０℃、圧力を０，２ Ｔｏｒｒ 、 シランガス（Ｓ
ｉＩ（４）を５０３ＣＣＭ、亜酸化窒素（ＮｚＯ）とア
ンモニア（ＮＨ：＋）の流量比Ｒ（＝Ｎ２０／（Ｎｚ
Ｏ＋ Ｎ Ｈ３） ）を０．２５もしくはその近傍（例
えば０．１〜０．５）とすることにより、窒素に対する
酸素の原子数比０／Ｎが０．２≦Ｏ／Ｎ≦１なる酸窒化
シリコン膜を得ることができた。Subsequently, a silicon oxynitride film is formed on the substrate 1 including the gate electrode 2 to a thickness of 1000 to 50 nm by plasma vapor deposition.
The gate insulating film 3 is formed by depositing about 0.00 people. At this time, the power density was set to 0.1 W/ci, and the growth temperature was set to 30
0°C, pressure 0.2 Torr, silane gas (S
iI(4) is 503 CCM, the flow rate ratio R of nitrous oxide (NzO) and ammonia (NH:+) (=N20/(Nz
Oxynitriding in which the atomic ratio of oxygen to nitrogen is 0/N is 0.2≦O/N≦1 by setting O+ N H3) to 0.25 or its vicinity (for example, 0.1 to 0.5). A silicon film was obtained.
その後、ゲート絶縁膜（酸窒化シリコンｌ！り ３上に
、真空を破ることなく、プラズマ気相成長法によりアモ
ルファスシリコン膜ヲ厚さ３００〜３０００人程度に成
膜して、半導体膜４を形成する。この際、例えば、パワ
ー密度を０．ＯＩＷ／ＣＪ、成長温度を３００℃、圧力
をＩ Ｔｏｒｒ 、シランガス（ＳｉＨ４）を２００Ｓ
ＣＣＭとする。After that, an amorphous silicon film is formed to a thickness of about 300 to 3000 on the gate insulating film (silicon oxynitride film 3) by plasma vapor deposition without breaking the vacuum, thereby forming the semiconductor film 4. At this time, for example, the power density is 0.OIW/CJ, the growth temperature is 300°C, the pressure is I Torr, and the silane gas (SiH4) is 200S.
CCM.
次に、半導体膜４上にオーミックコンタクト用のリンド
ープアモルファスシリコン膜（ｎ”ａ−３ｉ）をプラズ
マ気相成長法により厚さ３００人程 ′度に形成
し、その上にソース及びドレイン電極用の金属膜を厚（
蒸着形成する。この金属膜としては、チタン（Ｔｉ）、
クロム（Ｃｒ）、アルミニウム（Ａ＃）、モリブデン（
ＭＯ）等の単層膜、あるいはこれらの多層膜を使用でき
る。その後、上記ｎ”ａ−３ｔ膜及びその上の金属膜か
らなる二層膜をフォトリソグラフィ法によりパターニン
グすることにより、ゲート電極２の上方領域を両側から
挟むような位置に、オーミックコンタクト膜（ｎ”ａ−
８ｉ膜）５．６を介してソース、ドレイン電極７．８を
形成する。最後に、ソース電極７からドレイン電極８に
かけて、半導体膜４上を覆って保護膜９を形成する。こ
の保護膜９としては、二酸化シリコン膜（Ｓ ｉ Ｏｇ
） 、窒化シリコン膜（Ｓ ｉ、 Ｎａ ） 、酸窒
化シリコン膜（ＳｉＯＮ）、ポリイミド膜等を使用でき
る。Next, a phosphorus-doped amorphous silicon film (n"a-3i) for ohmic contact is formed on the semiconductor film 4 to a thickness of about 300 cm by plasma vapor deposition, and on top of that a phosphorus-doped amorphous silicon film (n"a-3i) for source and drain electrodes is formed. Thick metal film (
Form by vapor deposition. This metal film includes titanium (Ti),
Chromium (Cr), aluminum (A#), molybdenum (
A single layer film such as MO) or a multilayer film thereof can be used. Thereafter, by patterning the two-layer film consisting of the n''a-3T film and the metal film thereon by photolithography, an ohmic contact film (n "a-
Source and drain electrodes 7.8 are formed via the 8i film) 5.6. Finally, a protective film 9 is formed covering the semiconductor film 4 from the source electrode 7 to the drain electrode 8. As this protective film 9, a silicon dioxide film (S i Og
), silicon nitride film (S i, Na ), silicon oxynitride film (SiON), polyimide film, etc. can be used.
以上のようにして得られた本実施例の薄膜トランジスタ
では、ゲート絶縁膜３として０．２≦０／Ｎ≦１なる酸
窒化シリコン膜を用いたことにより、次のような効果が
得られる。まず、先に第３図に基づいて述べたように、
ゲート絶縁膜３のＰＬピークエネルギＥＰＬを大きくで
きることから、半導体膜４の伝導電子がゲート絶縁膜３
中の捕獲準位に捕獲される確率を著しく低減できる。例
えば、従来の窒化シリコン膜に比べ、上記伝導電子がゲ
ート絶縁膜３中に注入される際のトンネル障壁の高さを
約５０ｍｅ Ｖ増加させることができ、この分だけ注入
確率を低減させることができる。また、先に第４図に基
づいて述べたように、ゲート絶縁膜３と半導体膜４との
内部応力の差を極めて小さくできることから、これら２
つの膜の界面近傍の欠陥準位密度を大きく低減できる。In the thin film transistor of this example obtained as described above, the following effects can be obtained by using a silicon oxynitride film satisfying 0.2≦0/N≦1 as the gate insulating film 3. First, as mentioned earlier based on Figure 3,
Since the PL peak energy EPL of the gate insulating film 3 can be increased, the conduction electrons of the semiconductor film 4 are transferred to the gate insulating film 3.
The probability of being captured by the trap level inside can be significantly reduced. For example, compared to a conventional silicon nitride film, the height of the tunnel barrier when the conduction electrons are injected into the gate insulating film 3 can be increased by about 50 meV, and the probability of injection can be reduced by this amount. can. Furthermore, as described above based on FIG. 4, since the difference in internal stress between the gate insulating film 3 and the semiconductor film 4 can be made extremely small, these two
The density of defect levels near the interface between the two films can be greatly reduced.
例えば、上記界面近傍の内部応力を従来の窒化シリコン
膜よりも３０％低減でき、その分だけ欠陥準位密度を低
減できる。以上の結果、先に第５図に基づいて述べたよ
うに、捕獲電荷密度Ｑ１を低減でき、闇値電圧シフトの
小さな安定したスイッチング特性を得ることができる。For example, the internal stress near the interface can be reduced by 30% compared to the conventional silicon nitride film, and the defect level density can be reduced by that amount. As a result of the above, as described above with reference to FIG. 5, the trapped charge density Q1 can be reduced, and stable switching characteristics with small dark value voltage shift can be obtained.
例えば、アモルファスシリコン膜の表面電界強度ｌＸ１
０ｂＶ／ａｍのゲートストレス電圧に対し、捕獲電荷密
度ＱＬを従来の窒化シリコン膜よりも２５％低減できる
。For example, the surface electric field strength lX1 of an amorphous silicon film
For a gate stress voltage of 0 bV/am, the trapped charge density QL can be reduced by 25% compared to the conventional silicon nitride film.
なお、上記実施例ではゲート絶縁膜の全体を酸窒化シリ
コン膜としたが、少なくとも半導体膜に隣接する部分が
酸窒化シリコン膜であれば、上記と同様な効果が得られ
る。例えば、上記の隣接部分だけを酸窒化シリコン膜と
し、その他の部分を窒化シリコン膜、あるいは酸窒化シ
リコン膜と窒化シリコン膜との多層膜としてもよい７゜
また、上記実施例は逆スタガ型に構成したが、スタガ型
としてもよいことは勿論である。Note that in the above embodiment, the entire gate insulating film is made of a silicon oxynitride film, but the same effect as described above can be obtained if at least the portion adjacent to the semiconductor film is a silicon oxynitride film. For example, only the above-mentioned adjacent portions may be made of a silicon oxynitride film, and the other portions may be made of a silicon nitride film, or a multilayer film of a silicon oxynitride film and a silicon nitride film. However, it goes without saying that it may be of a staggered type.
以上説明したように、本発明によれば、ドレイン電流−
ゲート電圧特性のドリフトの原因であるゲート絶縁膜中
の捕獲準位及び欠陥準位の密度を低減させて、闇値電圧
シフトの小さい安定したスイッチング特性を得ることが
できる。このことから、本発明の薄膜トランジスタを液
晶表示装置の駆動用に使用した場合、長時間にわたって
安定した速い書き込み速度を維持することができ、しか
も長時間にわたり高い信転性をもって正確な階調表示を
行うことができる。As explained above, according to the present invention, the drain current -
By reducing the density of trap levels and defect levels in the gate insulating film, which are the cause of drift in gate voltage characteristics, stable switching characteristics with a small dark voltage shift can be obtained. From this, when the thin film transistor of the present invention is used to drive a liquid crystal display device, it is possible to maintain a stable and fast writing speed over a long period of time, and also to display accurate gradations with high reliability over a long period of time. It can be carried out.
第１図は本発明の薄膜トランジスタの一実施例の断面図
、
第２図は薄膜トランジスタにおけるドレイン電流■、と
ゲート電圧Ｖ、との関係を示す図、第３図は酸窒化シリ
コン膜における光学ギャップエネルギＥ、及びフォトル
ミネッセンスピークエネルギＥｆｔとガス流量比Ｒとの
関係を示す図、第４図は酸窒化シリコン膜及びアモルフ
ァスシリコン膜からなる二層膜における内部応力とガス
流量比Ｒとの関係を示す図、
第５図は酸窒化シリコン膜を用いた薄膜トランジスタに
おける捕獲電荷密度Ｑｔと酸窒化シリコン膜の原子数比
０／Ｎとの関係を示す図である。
１・・・基板、
２・・・ゲート電極、・
３・・・ゲート絶“縁膜（酸窒化シリコン膜）、４・・
・半４体膜（アモルファスシリコン膜）、５．６・・・
オーミックコンタクト膜、７・・・ソース電極、
８・・・ドレイン電極、
９・・・保護膜。FIG. 1 is a cross-sectional view of one embodiment of a thin film transistor of the present invention, FIG. 2 is a diagram showing the relationship between drain current (2) and gate voltage V in the thin film transistor, and FIG. 3 is a diagram showing the optical gap energy in a silicon oxynitride film. Figure 4 shows the relationship between internal stress and gas flow rate ratio R in a two-layer film consisting of a silicon oxynitride film and an amorphous silicon film. FIG. 5 is a diagram showing the relationship between the trapped charge density Qt and the atomic ratio 0/N of the silicon oxynitride film in a thin film transistor using a silicon oxynitride film. DESCRIPTION OF SYMBOLS 1... Substrate, 2... Gate electrode, 3... Gate insulating film (silicon oxynitride film), 4...
・Semi-4 body membrane (amorphous silicon membrane), 5.6...
Ohmic contact film, 7...source electrode, 8...drain electrode, 9...protective film.
Claims (1)
）を介してゲート電極（２）が設けられ、前記非晶質半
導体膜の他方の面にソース及びドレイン電極（７、８）
が設けられてなる薄膜トランジスタにおいて、 前記ゲート絶縁膜（３）の少なくとも前記非晶質半導体
膜（４）に隣接する部分が酸窒化シリコン膜からなり、
該酸窒化シリコン膜中の窒素に対する酸素の原子数比が
０．２以上１以下であることを特徴とする薄膜トランジ
スタ。[Claims] A gate insulating film (3) is provided on one surface of the amorphous semiconductor film (4).
), and source and drain electrodes (7, 8) are provided on the other surface of the amorphous semiconductor film.
In a thin film transistor provided with a thin film transistor, at least a portion of the gate insulating film (3) adjacent to the amorphous semiconductor film (4) is made of a silicon oxynitride film,
A thin film transistor characterized in that the atomic ratio of oxygen to nitrogen in the silicon oxynitride film is 0.2 or more and 1 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9540688A JPH01268060A (en) | 1988-04-20 | 1988-04-20 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9540688A JPH01268060A (en) | 1988-04-20 | 1988-04-20 | Thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268060A true JPH01268060A (en) | 1989-10-25 |
Family
ID=14136792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9540688A Pending JPH01268060A (en) | 1988-04-20 | 1988-04-20 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268060A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500380A (en) * | 1993-04-16 | 1996-03-19 | Goldstar Co., Ltd. | Method for fabricating thin film transistor |
| US6461899B1 (en) * | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| JP2007189083A (en) * | 2006-01-13 | 2007-07-26 | Toppan Printing Co Ltd | Composition evaluating method and physical property evaluating method of nitriding silicon oxide film |
| JP2009075542A (en) * | 2007-04-05 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2011049572A (en) * | 1999-01-14 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| JP2014013948A (en) * | 2013-10-25 | 2014-01-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2015233159A (en) * | 2010-03-05 | 2015-12-24 | 株式会社半導体エネルギー研究所 | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273770A (en) * | 1985-09-27 | 1987-04-04 | Fujitsu Ltd | Semiconductor device |
-
1988
- 1988-04-20 JP JP9540688A patent/JPH01268060A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273770A (en) * | 1985-09-27 | 1987-04-04 | Fujitsu Ltd | Semiconductor device |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500380A (en) * | 1993-04-16 | 1996-03-19 | Goldstar Co., Ltd. | Method for fabricating thin film transistor |
| JP2011101029A (en) * | 1999-01-14 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2011049572A (en) * | 1999-01-14 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
| US7456474B2 (en) | 1999-04-30 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating film |
| US7855416B2 (en) | 1999-04-30 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6940124B2 (en) | 1999-04-30 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6461899B1 (en) * | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| JP2007189083A (en) * | 2006-01-13 | 2007-07-26 | Toppan Printing Co Ltd | Composition evaluating method and physical property evaluating method of nitriding silicon oxide film |
| JP2009075542A (en) * | 2007-04-05 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | Display device |
| US8552948B2 (en) | 2007-04-05 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising threshold control circuit |
| TWI485676B (en) * | 2007-04-05 | 2015-05-21 | Semiconductor Energy Lab | Display device |
| JP2015233159A (en) * | 2010-03-05 | 2015-12-24 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9496404B2 (en) | 2010-03-05 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20170040181A1 (en) | 2010-03-05 | 2017-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10388538B2 (en) | 2010-03-05 | 2019-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014013948A (en) * | 2013-10-25 | 2014-01-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7129551B2 (en) | Electronic component having a praseodymium oxide layer and process for fabricating same | |
| US3502950A (en) | Gate structure for insulated gate field effect transistor | |
| US4051273A (en) | Field effect transistor structure and method of making same | |
| KR20040021758A (en) | Method for fabricating of a poly-Si TFT | |
| JP3103385B2 (en) | Polysilicon thin film semiconductor device | |
| JPH01268060A (en) | Thin film transistor | |
| US5144391A (en) | Semiconductor device which relieves internal stress and prevents cracking | |
| JPS59141271A (en) | Thin-film transistor | |
| JPS6251264A (en) | Manufcture of thin film transistor | |
| JPH01309378A (en) | Thin-film semiconductor element | |
| JP2631476B2 (en) | Method for manufacturing thin film transistor | |
| JPS59189676A (en) | Semiconductor device | |
| JPH0423834B2 (en) | ||
| JPH0227771A (en) | Thin film semiconductor element | |
| JPS58148458A (en) | Thin film transistor | |
| JPH04221854A (en) | Thin film semiconductor device | |
| Kim et al. | Amorphous silicon thin‐film transistors with two‐layer gate insulator | |
| JPS6226861A (en) | Amorphous silicon thin film transistor | |
| JPS6215857A (en) | Active element | |
| JPH02244676A (en) | Thin film transistor | |
| JPH0367350B2 (en) | ||
| JPH01106470A (en) | Thin film transistor | |
| JPH0444274A (en) | Thin film semiconductor device and manufacture thereof | |
| JPH02114568A (en) | Manufacture of nonvolatile storage device | |
| JPH04268734A (en) | Thin film transistor and manufacture thereof |