JPH01256212A - Two-way buffer circuit - Google Patents
Two-way buffer circuitInfo
- Publication number
- JPH01256212A JPH01256212A JP63084713A JP8471388A JPH01256212A JP H01256212 A JPH01256212 A JP H01256212A JP 63084713 A JP63084713 A JP 63084713A JP 8471388 A JP8471388 A JP 8471388A JP H01256212 A JPH01256212 A JP H01256212A
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- input
- level
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- 230000002457 bidirectional effect Effects 0.000 claims description 22
- 238000004891 communication Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタル信号通信路に使用する双方向バッフ
ァ回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a bidirectional buffer circuit used in a digital signal communication path.
従来の技術
第２図は従来の双方向バッファ回路を使用したマイクロ
コンピュータ間のディジタル信号通信路の構成であり、
１は従来の双方向バッファ回路、２は入出力切換端子、
３はディジタル信号通信を行うマイクロコンピュータ、
４はマイクロコンピュータ３の入出力端子、５はマイク
ロコンピュータ３とディジタル信号通信を行うマイクロ
コンピュータ、６はマイクロコンピュータ５の入出力端
子、７はディジタル信号通信の方向を指示するため入出
力切換端子２への制御信号を出力する方向切換信号出力
端子である。BACKGROUND ART FIG. 2 shows the configuration of a digital signal communication path between microcomputers using a conventional bidirectional buffer circuit.
1 is a conventional bidirectional buffer circuit, 2 is an input/output switching terminal,
3 is a microcomputer that performs digital signal communication;
4 is an input/output terminal of the microcomputer 3, 5 is a microcomputer that performs digital signal communication with the microcomputer 3, 6 is an input/output terminal of the microcomputer 5, and 7 is an input/output switching terminal 2 for instructing the direction of digital signal communication. This is a direction switching signal output terminal that outputs a control signal to the
上記構成において、マイクロコンピュータ３がディジタ
ル信号を出力し、マイクロコンピュータ５がディジタル
信号を入力する場合、方向切換信号出力端子７よりハイ
（“Ｈ”）レベルの信号を出力し、マイクロコンピュー
タ５がディジタル信号を出力し、マイクロコンピュータ
３がディジタル信号を入力する場合、方向切換信号出力
端子７よりロウ（“Ｌ”）レベルの信号を出力して双方
向バッファ回路１を制御する。In the above configuration, when the microcomputer 3 outputs a digital signal and the microcomputer 5 inputs a digital signal, a high (“H”) level signal is output from the direction switching signal output terminal 7, and the microcomputer 5 outputs a digital signal. When the microcomputer 3 outputs a signal and inputs a digital signal, the bidirectional buffer circuit 1 is controlled by outputting a low (“L”) level signal from the direction switching signal output terminal 7.
発明が解決しようとする課題
上記従来の回路では、双方向バッファ回路１を制御する
ためのマイクロコンピュータ５のプログラムや、制御信
号線路が必要であるため、双方向バッファ回路を後がら
追加することは、極めて困難であった。本発明は、この
問題を解決するためになされたもので、外部からの方向
切換信号のいらない双方向バッファ回路を提供すること
を目的とする。Problems to be Solved by the Invention The above conventional circuit requires a program for the microcomputer 5 and a control signal line to control the bidirectional buffer circuit 1, so it is not possible to add the bidirectional buffer circuit later. , it was extremely difficult. The present invention was made to solve this problem, and an object of the present invention is to provide a bidirectional buffer circuit that does not require an external direction switching signal.
課題を解決するための手段
この目的を達成するために、本発明の双方向バッファ回
路はバッファ回路の双方向結合部に抵抗を直列に接続し
、この抵抗の両端に発生する電位差を検出するアナログ
コンパレータで検出し、その出力で双方向バッファ回路
の入出力切換端子の制御を行う構成を有する。Means for Solving the Problems In order to achieve this object, the bidirectional buffer circuit of the present invention connects a resistor in series to the bidirectional coupling part of the buffer circuit, and uses an analog method to detect the potential difference generated across the resistor. It has a configuration in which detection is performed by a comparator and the output thereof controls the input/output switching terminal of the bidirectional buffer circuit.
作用
この構成によって、双方向バッファ回路の入出力切換端
子への信号を外部から印加する必要がな（なるため、双
方向バッファ回路を単純に配置及び増設することができ
る。Effect: With this configuration, there is no need to externally apply a signal to the input/output switching terminal of the bidirectional buffer circuit (therefore, the bidirectional buffer circuit can be simply arranged and expanded).
実施例
第１図は本発明の双方向バッファ回路を使用したマイク
ロコンピュータ間のディジタル信号通信の一実施例を示
すブロック図である。Embodiment FIG. 1 is a block diagram showing an embodiment of digital signal communication between microcomputers using the bidirectional buffer circuit of the present invention.
第１図において、１０は本発明の双方向バッファ回路の
ブロック図、１１と１２はバッファ回路、１８はバッフ
ァ回路１２とディジタル信号通信路の間に、直列に配置
される抵抗、１９は抵抗１８の両端に発生する電位差を
検出すると、入出力切換端子１３に“Ｈ”レベルを出力
するアナログコンパレータ、２０はバッファ回路１２の
出力がハイインピーダンスになったとき、“Ｈ”レベル
にするためのプルアップ抵抗、なお、１３は入出力切換
端子、１４はマイクロコンピュータ、１５は入出力端子
、１６はマイクロコンピュータ、１７は入出力端子で、
これらは、従来例の構成と同じである。また、本実施例
では、ディジタル信号通信を行っていない場合は、１５
と１７の入出力端子は“Ｈ”レベルになっている。In FIG. 1, 10 is a block diagram of the bidirectional buffer circuit of the present invention, 11 and 12 are buffer circuits, 18 is a resistor arranged in series between the buffer circuit 12 and the digital signal communication path, and 19 is a resistor 18. 20 is an analog comparator that outputs an "H" level to the input/output switching terminal 13 when it detects a potential difference occurring across the terminal, and 20 is a puller that outputs an "H" level when the output of the buffer circuit 12 becomes high impedance. 13 is an input/output switching terminal, 14 is a microcomputer, 15 is an input/output terminal, 16 is a microcomputer, 17 is an input/output terminal,
These are the same as the configuration of the conventional example. In addition, in this embodiment, when digital signal communication is not performed, 15
The input/output terminals of and 17 are at the "H" level.
まず、ディジタル信号通信を行っていない場合、通信路
は“Ｈ”レベルであり、抵抗１８の両端は同電位になり
、アナログコンパレータ１９は、“Ｌ”レベルを出力し
、バッファ回路１１はオフ、バッファ回路１２はオンの
状態となる。この双方向バッファ回路の状態は、入出力
端子１７が出力状態、入出力端子１５が入力状態の時と
同じである。次にマイクロコンピュータ１４がディジタ
ル信号を出力し、マイクロコンピュータ１６がディジタ
ル信号を入力する場合について説明する。入出力端子１
５が“Ｈ”レベルを出力すると、もともと通信路が“Ｈ
”レベルであるため、抵抗１８の両端には電位差が発生
せず、双方向バッファ回路１０は、何も変化しない。こ
れは、−゛見通信が行われていないように思えるが、通
信路、すなわち、入出力端子１７は、“Ｈ”レベルにな
っているため、等価的に“Ｈ”レベルの信号を通信して
いることになり、問題はない。入出力端子１５が“Ｌ”
レベルを出力すると、バッファ回路１２は“Ｈ”レベル
を出力しているため、抵抗１８の両端に電位差が発 ・
生ずる。アナログコンパレータ１９がこの電位差を検出
すると、入出力切換端子１３に“Ｈ”レベルを出力して
、バッファ回路１１をオン、バッファ回路１２をオフに
し、“Ｌ”レベルの信号を入出力端子１７に通信する。First, when digital signal communication is not performed, the communication path is at the "H" level, both ends of the resistor 18 are at the same potential, the analog comparator 19 outputs the "L" level, and the buffer circuit 11 is turned off. The buffer circuit 12 is turned on. The state of this bidirectional buffer circuit is the same as when the input/output terminal 17 is in the output state and the input/output terminal 15 is in the input state. Next, a case will be described in which the microcomputer 14 outputs a digital signal and the microcomputer 16 inputs a digital signal. Input/output terminal 1
5 outputs “H” level, the communication channel is originally “H” level.
"level, so no potential difference occurs across the resistor 18, and nothing changes in the bidirectional buffer circuit 10. This may seem like no communication is taking place, but the communication channel That is, since the input/output terminal 17 is at the "H" level, it means that a signal at the "H" level is equivalently being communicated, so there is no problem.When the input/output terminal 15 is at the "L" level,
When the level is output, the buffer circuit 12 is outputting the "H" level, so a potential difference is generated across the resistor 18.
arise. When the analog comparator 19 detects this potential difference, it outputs "H" level to the input/output switching terminal 13, turns on the buffer circuit 11, turns off the buffer circuit 12, and sends a "L" level signal to the input/output terminal 17. connect.
この時、バッファ回路１２の出力には、プルアップ抵抗
２０が付加されているため、バッファ回路１２が、オフ
した状態でも入出力端子１５が“Ｌ”レベルを出力して
いる間は、抵抗１８の両端には、電位差が発生し続ける
。この後に入出力端子１５が“Ｈ”レベルを出力すると
、抵抗１８の両端の電位差がな（なり、アナログコンパ
レータ１９が入出力切換端子１３に“Ｌ”レベルを出力
して、バッファ回路１１をオフ、バッファ回路１２をオ
ンし上記のディジタル信号通信を行っていない場合の状
態になる。At this time, since a pull-up resistor 20 is added to the output of the buffer circuit 12, even when the buffer circuit 12 is off, the resistor 18 A potential difference continues to occur between both ends. After this, when the input/output terminal 15 outputs the "H" level, the potential difference between both ends of the resistor 18 becomes zero, and the analog comparator 19 outputs the "L" level to the input/output switching terminal 13, turning off the buffer circuit 11. , the buffer circuit 12 is turned on and the above digital signal communication is not performed.
発明の効果
本発明による双方向バッファ回路を用いることにより、
ディジタル回路網の設計及びバッファ回路の追加が行な
える。Effects of the Invention By using the bidirectional buffer circuit according to the present invention,
Design digital circuit networks and add buffer circuits.
第１図は本発明の実施例双方向バッファ回路を含む装置
のブロック図、第２図は従来の双方向バッファ回路の使
用例ブロック図である。
１１・・・・・・双方向バッファ回路、１１．１２・・
・・・・バッファ回路、１３・・・・・・入出力切換端
子、１４゜１６・・・・・・マイクロコンピュータ、１
５．１７・・・・・・入出力端子、１８・・・・・・抵
抗、１９・・・・・・アナログコンパレータ、２０・・
・・・・プルアップ抵抗。
代理人の氏名 弁理士 中尾敏男 ほか１名グ０−−−
本馴ζ月の乃に釘笥ノ（ツファ′＠路メ１ ）２−−
−バッファ百じ参
１３−−−入出力牒縞子
グ４．Ｉ６ ・−マイクコゴ〉ピユータ１５、 ｌ’
７ ・・−人出力地子
１８−−−抵抗
／９ ・・−アテログコΣペレータ
２ｏ−−−プルアツブ抵抗、
第１図FIG. 1 is a block diagram of a device including a bidirectional buffer circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram of an example of the use of a conventional bidirectional buffer circuit. 11... Bidirectional buffer circuit, 11.12...
...Buffer circuit, 13...Input/output switching terminal, 14゜16...Microcomputer, 1
5.17... Input/output terminal, 18... Resistor, 19... Analog comparator, 20...
...Pull-up resistor. Name of agent: Patent attorney Toshio Nakao and one other person
Honkai ζ month no ni kugisu no (tsufa'@rome 1) 2--
-Buffer 13 - Input/output grid 4. I6 ・-Mikekogo〉Pyuta15, l'
7...-Human output ground 18--Resistance/9...-Aterogco Σpelator 2o---Pull-fit resistor, Fig. 1
Claims (1)
抗に発生する電位差をアナログコンパレータによって検
出して、前記バッファ回路の入出力切換端子をリアルタ
イムに制御することを特徴とする双方向バッファ回路。A bidirectional buffer circuit, characterized in that a resistor is disposed in a bidirectional coupling part of the buffer circuit, and a potential difference generated in the resistor is detected by an analog comparator to control an input/output switching terminal of the buffer circuit in real time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084713A JPH01256212A (en) | 1988-04-06 | 1988-04-06 | Two-way buffer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084713A JPH01256212A (en) | 1988-04-06 | 1988-04-06 | Two-way buffer circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01256212A true JPH01256212A (en) | 1989-10-12 |
Family
ID=13838308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63084713A Pending JPH01256212A (en) | 1988-04-06 | 1988-04-06 | Two-way buffer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01256212A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04242387A (en) * | 1991-01-17 | 1992-08-31 | Mitsubishi Electric Corp | Signal input output device |
| JPH0738399A (en) * | 1993-06-29 | 1995-02-07 | Nec Corp | Bidirectional buffer circuit |
| US5418933A (en) * | 1990-02-20 | 1995-05-23 | Sharp Kabushiki Kaisha | Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit |
| EP0651513B1 (en) * | 1993-10-29 | 1997-08-06 | STMicroelectronics S.r.l. | Integrated circuit with bidirectional pin |
| JP2015211068A (en) * | 2014-04-24 | 2015-11-24 | ローム株式会社 | Semiconductor device |
-
1988
- 1988-04-06 JP JP63084713A patent/JPH01256212A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418933A (en) * | 1990-02-20 | 1995-05-23 | Sharp Kabushiki Kaisha | Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit |
| JPH04242387A (en) * | 1991-01-17 | 1992-08-31 | Mitsubishi Electric Corp | Signal input output device |
| JPH0738399A (en) * | 1993-06-29 | 1995-02-07 | Nec Corp | Bidirectional buffer circuit |
| EP0651513B1 (en) * | 1993-10-29 | 1997-08-06 | STMicroelectronics S.r.l. | Integrated circuit with bidirectional pin |
| JP2015211068A (en) * | 2014-04-24 | 2015-11-24 | ローム株式会社 | Semiconductor device |
| US10008284B2 (en) | 2014-04-24 | 2018-06-26 | Rohm Co., Ltd. | Semiconductor device including an interface arranged to perform external data communications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01256212A (en) | Two-way buffer circuit | |
| JPS62131628A (en) | Interface circuit | |
| JPH0294812A (en) | Switch circuit | |
| JPS61182156A (en) | Programmable interface | |
| JPH0324609A (en) | Buffer ic for input/output | |
| JPH0377406A (en) | Oscillation control circuit | |
| JPH02224413A (en) | 2-1 selector circuit | |
| JP2887511B2 (en) | Switching circuit of multi-pole switch | |
| JPS5827219A (en) | Feeding device | |
| JPH05153102A (en) | Clock disconnection detecting circuit | |
| JP2881788B2 (en) | Video signal switching device | |
| JP2754700B2 (en) | I / O device | |
| JPH03136120A (en) | Input/output circuit of microcontroller | |
| JPH03101308A (en) | Pulse signal switching circuit | |
| JPS61120523A (en) | Digital input and output circuit | |
| JPH01186017A (en) | Input control circuit | |
| JP2004200953A (en) | Attenuation apparatus | |
| JPH05130651A (en) | Pole reversing switch controller | |
| JPH04123117A (en) | Clock switching circuit | |
| JPS6155727A (en) | Controller of switch | |
| JPH01308064A (en) | Integrated circuit | |
| JPH0360052A (en) | Semiconductor integrated circuit device | |
| JPS63191418A (en) | Muting circuit | |
| JPH03226879A (en) | Input/output port control register | |
| JPH0258946A (en) | Folding test control system for transmission line |