JPH01251719A - 表面処理方法 - Google Patents

表面処理方法

Info

Publication number
JPH01251719A
JPH01251719A JP7897488A JP7897488A JPH01251719A JP H01251719 A JPH01251719 A JP H01251719A JP 7897488 A JP7897488 A JP 7897488A JP 7897488 A JP7897488 A JP 7897488A JP H01251719 A JPH01251719 A JP H01251719A
Authority
JP
Japan
Prior art keywords
substrate
etching
gas
inert
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7897488A
Other languages
English (en)
Inventor
Hirotake Nishino
弘剛 西野
Keiji Horioka
啓治 堀岡
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7897488A priority Critical patent/JPH01251719A/ja
Publication of JPH01251719A publication Critical patent/JPH01251719A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の目的〕 (産業上の利用分野) 本発明は、半導体製造工程における表面処理方法に係り
、特に凹凸や段差の角度を丸めたり、凹凸表面を平坦化
する表面処理方法に関する。
(従来の技術) 近年、MOSダイナミックメモリのキャパシタ容量を増
大する方法として、半導体基板の表面に溝を掘り、この
溝内にキャパシタを形成する、所謂トレンチキャパシタ
技術が注目されている。
この技術では、素子の占有面積を増大することなくキャ
パシタ容量を大きくできるので、微細化。
高集積化に極めて有効である。
ところが、トレンチ溝を反応性イオンエツチング(RI
E)等により形成すると、一般に溝の上部や底部の角の
曲率半径は極めて小さくなる。このような溝を熱酸化す
ると、熱酸化は体積が膨張する反応であるから、急峻な
角部ではストレスが集中し平坦部より酸化が進行せず、
得られるゲート酸化膜は角度での膜厚が薄いものとなる
。酸化膜が薄いと電界強度が大きくなるため、キャパシ
タを形成し動作させると角部で絶縁破壊が起き易くなっ
たり、リーク電流が増大して性能が低下す′る等の問題
が生じていた。
上記問題を解決する手段として高温の熱酸化、いわゆる
犠牲酸化が多く用いられている。これは、ストレスが十
分低くなる高温で熱酸化を行うもので、酸化剤の供給が
溝の上の角部では平坦部より多く下の角部では少いため
、酸化が上の角部では速く下の角部では遅く進行して、
角部は丸められと言うものである。しかし、高温処理を
行うと表面に付着した汚染物が基板中に拡散する等の問
題が生じる。
急峻な角部は、他にも多くの素子の製造工程で問題とな
る。例えば、スタックドキャパシタは、多結晶シリコン
薄膜等の電極を他の素子や素子分離領域の上に積み重ね
てその表面を酸化した後、さらにもう一方の電極を形成
してキャパシタとするものであるが、RIE等により加
工された下段の電極では、上部の角の曲率半径が小さく
、これをそのまま酸化するとトレンチキャパシタと同様
に角部での酸化膜厚が薄くなって絶縁耐圧が低くなり、
リーク電流が増大する。
また、Ag配線においては、ストレスマイグレーション
と称される応力に起因する配線不良が重大な問題となっ
ている。これは、Apの熱膨張係数がパッシベーション
膜(SiO2)の約50倍であり、パッシベーション膜
の堆積後、温度が堆積温度から室温に下がると1に大き
な引張り応力が働き、断線等の不良を起こすものである
。不良を起こした配線を観察するとノ・ソチが角部から
成長していることが多い。即ち、引張り応力は角部に集
中しやすく、曲率半径が小さい程応力が集中して不良を
起こし易くなる。
また、RIE等の異方性エツチングで基板81上の絶縁
膜82にコンタクトホールを形成すると、第8図(a)
に示す如くコンタクトホール83の側壁が垂直になる。
このため、スバ・ツタ等で配線材料84を埋込む際、第
8図(b)に示すようにコンタクトホール83の内部が
完全に埋め込まれず、空洞85を生じることがある。こ
れは、コンタクトホール83の内部は立体角が小さく、
到達する埋積物が少いためである。従って、埋込みを容
易′にするためには開孔部を広くする必要がある。そこ
で従来、ダウンフロータイブのプラズマエ・ソチング等
の等方的エツチングにより、第8図(e)に示すように
絶縁膜82の上部を、マスク86より広くエツチングし
た後、同図(d)に示すようにRIE等の異方性エツチ
ングにより絶縁膜82を完全にエツチングしたものが用
いられている。しかし、このようなコンタクトホールは
形成工程が複雑である上に急峻な角部を有しているため
、電界集中による断線等の不良を起こし易いという問題
がある。
また、先に述べたトレンチキャパシタやスタ・ソクドキ
ャパシタでは、電極を酸化してゲート酸化膜を形成する
が、その際電極表面の平坦性が問題になる。まず、トレ
ンチキャパシタでは°、トレンチ溝をRIHによって形
成すると、側壁に微小な表面荒れが観察されることがあ
る。この原因は、はっきりしていないがイオン前撃等が
寄与していると考えられる。スタックドキャパシタでは
、電極に多結晶Si薄膜を用いるため表面には多数の結
晶面や粒界が現れている。このように電極表面に凹凸が
あると、ゲート酸化膜と電極との間の界面で、表面準位
の密度が高くなりリーク電流が増大する虞れがある。
また、最近では集積度を上げるために多層配線が益々用
いられるようになっている。その際、下層配線を絶縁膜
で被覆した後に上層配線を形成するが、絶縁膜は下地を
反映して凹凸を生じるため、上層配線を形成する前に絶
縁膜を平坦化する必要がある。平坦化のために種々の方
法が考察されているが、その1つに絶縁膜を厚く形成し
ておき、エツチングにより平坦化するエツチングバック
法がある。しかし、単にエツチングしただけでは平坦に
ならないため、通常レジストを塗布して表面を平坦にし
、レジスト及び絶縁膜を同時にエツチングする方法がと
られている。このため、工程数が増え、多大な時間がか
かる問題がある。
(発明が解決しようとする課題) このように従来、RIE等の異方性エツチングによりト
レンチ溝やコンタクトホール或いは配線等の段差部を形
成した場合、角部の曲率半径が極めて小さくなり、この
急峻な角部が素子の性能を低下させる要因となっていた
。また、トレンチキャパシタ製造の際、RIEにより溝
を形成すると、内壁に微小な凹凸が生じ、リーク電流の
原因となっていた。これは、スタッドキャパシタの電極
であるPo1y S i薄膜表面でも同じである。また
、多層配線形成の際、下層配線を絶縁膜で被覆後絶縁膜
を平坦化するが、−度しシストを塗布した後エツチング
する必要があり、その工程が煩雑であった。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、凹凸や段差の角部を簡易に丸めるこ
とができ、且つ凹凸表面を簡易に平坦化することができ
、トレンチ溝、コンタクトホール及び配線等の形成の後
処理に適した表面処理本発明の骨子は、被処理基体の表
面をエツチング種に対して不活性な液体で覆いながらド
ライエツチングを行うことにより、被処理基体表面に形
成された段差部の急峻な角部を丸めたり、微小な凹凸や
段差が生じた被処理基体表面を平坦化することにある。
即ち本発明は、表面に凹凸又は段差が形成された被処理
基体を真空容器内に配置した後、該容器内にエツチング
ガスと共に該エツチングガスから生じるエツチング種に
対して不活性なガスを同時に導入し、被処理基体の温度
を不活性なガスが真空容器内の圧力で液化する温度に保
ち、被処理基体の表面をエツチング種に対して不活性な
液体で覆いながらドライエツチングを行うようにした表
面処理方法である。
そして、この処理により、単結晶シリコン基板に掘った
トレンチ溝、多結晶シリコン薄膜の電極、金属薄膜の配
線或いは絶縁膜に開孔したコンタクトホール等の段差部
の急峻な角部に丸みをつけたり、ドライエツチング工程
等を経て微小な凹凸や段差等の荒れが生じた単結晶シリ
コンの表面、多結晶シリコン薄膜の表面或いは配線層を
被覆した絶縁膜の表面を平坦化するようにした方法であ
る。
(作 用) 本発明によれば、ドライエツチングを行う際、エツング
種に対して不活性な液体が凹の角部では平坦部より厚く
、凸の角部では平坦部より薄く表面を被覆しており、こ
の液体はエツチングを抑制するため、凹の角部では平坦
部よりエツチングが遅く、凸の角部では速く進み、その
結果急峻な角部が丸められる。このようにして角部が丸
められたSi基板の溝や多結晶シリコン薄膜の表面にゲ
ート酸化膜等の絶縁膜を形成してキャパシタを作製する
と、絶縁膜の厚さは均一であるから、従来角部に生じて
いた電界集中も緩和され絶縁破壊耐圧等の特性が向上す
る。
また、金属配線を絶縁膜で被覆すると、絶縁膜と配線で
は熱膨張率に差があり応力が生じるが、従来ではこの応
力が角部に集中し断線等を引き起こしていた。ところが
上記方法で、角部を丸めると、応力の集中が緩和される
ため断線等の配線不良を生じなくなる。
また、絶縁膜を開孔してコンタクトホールを形成する際
、RIE等の異方性エツチングにより生じる急峻な角部
を丸めることができ、断線不良が少くなる。さらに、R
IEの際に上記の様に不活性な液体を表面に形成すると
側壁はテーパ状になるため、1度のエツチングで配線材
料の埋め込みが容易なコンタクトホールを形成すること
ができる。
また本発明によれば、ドライエツチングを行う際、表面
の凹部は、エツチング種に対して不活性な液体により厚
く被覆されているのに対し、凸部は殆ど彼覆されていな
いため、凸部が選択的にエツチングされその結果凹凸が
次第になくなって表面が平坦化される。
上記方法を用いて、単結晶シリコンや多結晶シリコン薄
膜の表面を平坦化した後、ゲート酸化膜等の絶縁膜を形
成してキャパシタを作製すると、表面準位の密度が小さ
いためリーク電流の小さいキャパシタが得られる。また
、多層配線では、下の配線層を絶縁膜で被覆した後、絶
縁膜上に再び′配線層を形成するが、通常絶縁膜の表面
は下地を反映して凹凸を生じており上の配線層を形成す
る前にこの凹凸を平坦化する必要がある。上記方法を用
いることによりこの凹凸を平坦化することができ多層配
線の形成が容易になる。
(実施例) まず、実施例を説明する前に本発明の基本原理について
第1図乃至第3図を参照して説明する。
第1図(a)及び第2図(a)に、RIE等の異方性エ
ツチングにより形成された単結晶シリコンの溝や、多結
晶シリコン、金属、金属珪化物薄膜の配線又は段差部等
の急峻な角部を示す。第1図(a)は凸の角部11、第
2図(a)は凹の角部21である。このような角部11
,21を表面に有する試料を真空容器中に載置した後、
エツチングガスとエツチング種に対して不活性なガスを
導入し、試料温度を不活性なガスが液体になる温度に保
つと、液体と基板表面の濡れが良い場合、凹凸の角部は
それぞれ第1図(b)、第2図(b)に示すように液体
12.22によって被覆される。
即ち、濡れが悪い場合は液体分子同志の凝集力により液
体は集まって液滴状になるが、液体と表面の付着力が大
きく濡れが良い場合は液体は表面に広がり、角部では表
面張力のため凹では厚く、凸では薄く形成される。この
状態でドライエツチングを行うと表面に形成されている
液体が厚いほど試料表面に到達するエツチング分子が減
り、またエツチング生成物の脱離が抑えられてエツチン
グは遅くなる。従って、液体で厚く被覆された凹の角部
ではエツチングは平坦部より遅く、薄く被覆された凸の
角部ては速くエツチングが進み、その結果第1図(C)
、第2図(C)に示すように凹。
凸の角部11.21は共に丸められる。
次に、第3図(a)に、RIE等によってエツチングさ
れ荒れが生じた単結晶シリコン、多結晶シリコン薄膜の
表面や、配線層を彼覆し段差が生じた絶縁膜表面等の凹
凸31を示す。この様な凹凸31のある表面を有する試
料を真空容器中に載置した後、エツチングガスとエツチ
ング種に対して不活性なガスを導入し試料温度を不活性
なガスが液体になる温度に保ちながらドライエツチング
を行うと、上の説明と同じ原理で、第3図(b)のよう
に液体32によって凹部は厚く凸部は薄く被覆される。
このため、凸部が選択的にエツチングされて第3図(C
)のように凹凸が小さくなり、最終的に同図(d)のよ
うに平坦化される。
以下、本発明の実施例を図面を参照して説明する。
第4図は本発明の実施例方法に使用したドライエツチン
グ装置を示す概略構成図である。図中41は真空容器で
あり、この容器41内には平行平板78t!lI!42
 a、 42 bが収納されている。被処理基体43を
載置した下部電極42b側に、高周波電源44からの高
周波電力を印加し、反応ガスをガス導入口45 b、 
45 cより供給することにより、反応性イオンエツチ
ングを行うことができる。また、ガス導入口45aには
マイクロ波電源46にカップリングされた放電管47の
一端が接続されており、放電により生じたラジカルを容
器41内へ導入しエツチングを行うこともできる。
容器41内へ導入されたガスは、ガス排出口48から排
出される。また、図中49は冷却装置であり、被処理基
体の温度を一150℃まで下げることができるようにな
っている。
次に、本発明の第1の実施例としてトレンチキャパシタ
の製造方法について述べる。第5図にその製造工程の概
略図を示す。
まず、第5図(a)に示す如く、シリコン基板51上に
厚さ6000人の酸化膜52を形成し、この酸化膜52
をRIEにより加工した後、さらに酸化膜52をマスク
にしてRIEを行い間口1μm。
深さ3μmの溝53を形成した。なお、RIEには前記
第4図に示す装置を用いた。この後、弗酸弗化アンモニ
ウム緩衝液によりウェハを処理し、溝53の内壁の自然
酸化膜とマスク酸化852を除去した。
次いで、前記第4図に示した装置を用いて、CF 4を
ガス導入口35aから50atl C13/分、CCf
1F3をガス導入口35cから50atl1cm’ /
分導入し、真空容器41内の圧力5Torr、基板温度
−140℃の条件で、400vのマイクロ波を放電管に
印加して基板表面を約500人エツチングした。
その結果、第5図(b)に示す如く、溝53の上下の角
は共にに丸められた。曲率半径は上の角部が500人、
下の角部が1000人であった。また、RIE直後に内
壁に観察された微小な表面荒れやすじがなくなり、滑ら
かになっていた。
次いで、第5図(c)に示す如く、溝53の内壁にAs
を拡散し、濃度5 X 102°c〔3,深さ2000
人のn型拡散層54を形成した。さらに、第5図(1」
)に示す如く、このn型拡散層54の表面を熱酸化し、
厚さ 150人のゲート酸化膜55を形成した後、リン
添加多結晶シリコン56を溝53内に埋込み、電極を形
成した。
以上の工程で形成されたトレンチキャパシタを用いゲー
ト酸化膜の絶縁破壊耐圧を調べた。その結果、90%が
真性破壊耐圧である8 MY/ ell1以上の絶縁耐
圧を示した。ところが、上記のcF47CCIF、を用
いたドライエツチングを行わすにキャパシタを形成した
ものは、僅か30%しか真性破壊耐圧を示さなかった。
即ち、上述の表面処理で上下の角部が丸まり、また内壁
表面が平滑化されてゲート酸化膜の絶縁破壊耐圧が向上
した。
次に、本発明の第2の実施例としてAg合金配線の製造
方法について述べる。第6図にその製造工程の断面図を
示す。
まず、第6図(a)に示す如く、単結晶シリコン61上
に酸化シリコン膜62を形成した後、スパッタにより膜
厚8000人のAfi合金膜63を堆積させ、さらにそ
の上に1μmのパターンをもつレジストマスク64を形
成した。次いで、上記試料を前記第4図に示す装置に載
置し、ガス導入口45aからCN2を75SCCM、 
 B C1l 3を25SCCMを導入してRIEを行
い、第6図(b)に示す如くAfI合金膜63を選択エ
ツチングして、配線を形成した。その後、酸素を110
05CCを導入してレジストマスク64を除去した。
次いで、ガス導入口45aからArガスを導入して放電
し、Aρ合金膜63の表面の酸化膜を除去した。その後
、C(IFIを503CC)I導入し容器内の圧力を5
 Torrに保ち、試料温度を一100℃に下げてC1
!F3を試料表面で液化させた。続いて、C(lF3に
加えてCD 2508CCMを導入し、へg合金膜63
をエツチングした。その結果、第6図(C)に示す如く
配線の角部が丸められた。さらに、第6図(d)に示す
如くパッシベーション膜(SiO2)65を堆積させた
以上の工程で形成されたA、17配線のノツチの発生を
光学顕微鏡で調べた。その結果、ノツチ発生率は角部を
丸めることにより約1710に低減することが判った。
即ち1、AfI合金配線の上下の酸化膜とA1合金の熱
膨張率の差により生じる引張応力は、配線の角部に集中
しノツチ不良を引き起こすが、角部を丸めることにより
応力を分散させノツチ不良等の配線不良を減らすことが
できた。
次に、本発明の第3の実施例として多層配線を形成する
例について、第7図を用いて説明する。
まず、第7図(a)に示す如く、単結晶シリコン基板7
1上に酸化シリコン等の絶縁膜72を堆積した後、リン
添加多結晶シリコン、モリブデンシリサイド又はタング
ステン等の配線層73を堆積する。次いで、第7図(b
)に示す如く配線層73をRIEによりパターンニング
し、その後同図(C)に示す如(BPSG (ボロン、
リン添加シリコンガラス)膜74で配線層73を覆った
次いで、上記試料を前記第4図に示す装置に載置し、ガ
ス導入口35aからCF 450SCCM。
CCΩ2F 250SCCMを導入して容器内の圧力を
5Torrに保った。さらに、試料温度を一100℃に
下げたところ、第7図(d)に示す如<CCR2F2が
液化し、凹の部分はCCfI2F2の液体75で厚く被
覆された。この状態で放電管47を放電し、生じたF原
子を真空容器に導いてB P S Gll!i74をエ
ツチングした。その結果、第7図(e)に示す如く次第
に凹凸が少くなり、最終的には同図(r)に示す如(B
PSG膜74の表面は平坦化された。
かくして本実施例方法によれば、凹凸を有する絶縁膜を
単一プロセスで平坦化することができる。
従って、レジストを塗布してエッチバックする従来方法
に比べ、その工程が大幅に簡略化され、多′層配線の形
成が容易になる利点がある。
なお、本発明は上述した実施例に限定されるものではな
い。エツチングガスとしては、通常のドライエツチング
で用いられるガスを用いることができ、エツチング処理
する材料に応じて適宜選択すればよい。同様に、不活性
なガスは用いるエツチングガスに応じて適宜選択すれば
よく、例えばCF4.CCΩF、、CCΩ2F2.CC
Ω3F。
C2F6.C2F5 CN、C2F4 Cl12゜CC
(Ia、SFb等を用いることができる。また、本発明
方法に使用するドライエツチング装置としては、プラズ
マエツチング、反応性イオンエツチング、反応性イオン
ビームエツチング、ダウンフロータイブのプラズマエツ
チング又は光励起エツチング等を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て応用することができる。
[発明の効果] 本発明によれば、単結晶シリコン基板の溝や多結晶シリ
コン膜厚の電極、金属配線、コンタクトホール等の段差
部の急峻な角部を、エツチング種に対して不活性な液体
で表面を覆いながらドライエツチングを行うことにより
、角部を丸めて絶縁破壊耐圧を向上させ、断線等の配線
不良を減らすことにかできる。
また本発明によれば、多結晶シリコン薄膜の表面やドラ
イエツチング工程等を経て荒れが生じた単結晶シリコン
基板の表面等の微小な凹凸が生じた表面、或いは配線層
を被覆した絶縁膜等の段差が生じた表面を平坦化し、キ
ャパシタのリーク電流を減らしたり、多層配線の形成を
容易にすることができる。
【図面の簡単な説明】
第1図乃至第3図はそれぞれ本発明の詳細な説明するた
めの断面図、第4図は本発明の実施例に用いたドライエ
ツチング装置を示す概略構成図、第5図はトレンチキャ
パシタの形成工程を示す断面図、第6図はAΩ合金配線
の形成工程を示す断面図、第7図は多層配線の形成工程
を示す断面図、第8図は従来方法の問題点を説明するた
めのもの′でコンタクトホールの形成工程を示す断面図
である。 11.21・・・角部、12,22.32・・・液体、
31・・・凹凸表面、41・・・真空容器、42a。 42b・・・平行平板電極、43・・・被処理基体、4
4・・・高周波電源、45a、〜、45b・・・ガス導
入口、46・・・マイクロ波電源、47・・・放電管、
48・・・ガス排気口、49・・・試料台。 出願人代理人 弁理士 鈴江武彦 (b)(b) (c)(c) 第1図    第2図 (a) (b) (c) 第 3 図 第4図 (c)            (d)第5図

Claims (4)

    【特許請求の範囲】
  1. (1)表面に凹凸又は段差が形成された被処理基体を真
    空容器内に配置し、該容器内にエッチングガスと共に該
    エッチングガスに対して不活性なガスを導入し、被処理
    基体を不活性ガスの分圧下で該不活性ガスが液化する範
    囲の温度に保持し、被処理基体の表面を不活性な液体で
    覆いながら被処理基体表面をエッチングすることを特徴
    とする表面処理方法。
  2. (2)表面にトレンチ溝が形成された半導体基板を真空
    容器内に配置し、該容器内にエッチングガスと共に該エ
    ッチングガスに対して不活性なガスを導入し、半導体基
    板を不活性ガスの分圧下で該不活性ガスが液化する範囲
    の温度に保持し、半導体基板の表面を不活性な液体で覆
    いながら該基板表面をエッチングすることにより、前記
    トレンチ溝の角部を丸めることを特徴とする表面処理方
    法。
  3. (3)表面に配線パターンが形成された被処理基体を真
    空容器内に配置し、該容器内にエッチングガスと共に該
    エッチングガスに対して不活性なガスを導入し、被処理
    基体を不活性ガスの分圧下で該不活性ガスが液化する範
    囲の温度に保持し、被処理基体の表面を不活性な液体で
    覆いながら該基体表面をエッチングすることにより、前
    記配線パターンの角部を丸めることを特徴とする表面処
    理方法。
  4. (4)表面に凹凸を有する被処理基体を真空容器内に配
    置し、該容器内にエッチングガスと共に該エッチングガ
    スに対して不活性なガスを導入し、被処理基体を不活性
    ガスの分圧下で該不活性ガスが液化する範囲の温度に保
    持し、被処理基体の表面を前記不活性な液体で覆いなが
    ら被処理基体表面をエッチングすることにより、前記凹
    凸を有する表面を平坦化することを特徴とする表面処理
    方法。
JP7897488A 1988-03-31 1988-03-31 表面処理方法 Pending JPH01251719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7897488A JPH01251719A (ja) 1988-03-31 1988-03-31 表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7897488A JPH01251719A (ja) 1988-03-31 1988-03-31 表面処理方法

Publications (1)

Publication Number Publication Date
JPH01251719A true JPH01251719A (ja) 1989-10-06

Family

ID=13676874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7897488A Pending JPH01251719A (ja) 1988-03-31 1988-03-31 表面処理方法

Country Status (1)

Country Link
JP (1) JPH01251719A (ja)

Similar Documents

Publication Publication Date Title
JPH0251232A (ja) 半導体装置の製造方法
JP2913918B2 (ja) 半導体装置の製造方法
US5966611A (en) Semiconductor processing for forming capacitors by etching polysilicon and coating layer formed over the polysilicon
US20030219948A1 (en) Method of manufacturing a semiconductor device
JP3324730B2 (ja) Tft基板およびその製造方法
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JP2020096184A (ja) 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法
JPH01251719A (ja) 表面処理方法
JP2943728B2 (ja) 半導体装置の製造方法
JP2002033381A (ja) 素子分離絶縁膜の形成方法及び、半導体装置の製造方法
JP3296551B2 (ja) 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用
KR100253578B1 (ko) 반도체 장치의 평탄화층 제조방법
US20020105018A1 (en) Semiconductor device and process for manufacturing the same
JPH0642510B2 (ja) 半導体構造の形成方法
JPS59191354A (ja) 半導体装置の製造方法
JPH0273652A (ja) 半導体装置の製造方法
JPH0621016A (ja) 半導体装置の製造方法
JPS61232636A (ja) 半導体装置の製造方法
KR100332130B1 (ko) 반도체소자의전하저장전극형성방법
JP2674654B2 (ja) 半導体装置の製造方法
JPH0336727A (ja) 半導体装置の製造方法
KR100317716B1 (ko) 트랜치를 이용한 소자분리 방법
JP2000150642A (ja) ドライエッチング方法
JPH0294521A (ja) 表面平滑化処理方法
JPH09162162A (ja) 半導体装置の製造方法