JPH01251682A - Optical semiconductor element driving circuit - Google Patents
Optical semiconductor element driving circuitInfo
- Publication number
- JPH01251682A JPH01251682A JP63076490A JP7649088A JPH01251682A JP H01251682 A JPH01251682 A JP H01251682A JP 63076490 A JP63076490 A JP 63076490A JP 7649088 A JP7649088 A JP 7649088A JP H01251682 A JPH01251682 A JP H01251682A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bias voltage
- temperature
- gate
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract 1
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 10
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 102220513482 Rab-interacting lysosomal protein_D33S_mutation Human genes 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06804—Stabilisation of laser output parameters by monitoring an external parameter, e.g. temperature
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
電界効果トランジスタを用いて発光ダイオード、半導体
レーザ等の光半導体発光素子を駆動する光半導体素子駆
動回路に関し、
電界効果トランジスタ等に特性のバラツキが存在しても
、光半導体素子の光出力を一定にするための入力信号の
電圧振幅変化の温度特性の安定化を図ることを目的とし
、
前記電界効果トランジスタの入力側のバイアス電圧を、
温度変化に応じて該電界効果トランジスタのピンチオフ
電圧の温度特性に追従するように変化させる温度補償回
路を有するように構成する。[Detailed Description of the Invention] [Summary] Regarding an optical semiconductor element drive circuit that uses field effect transistors to drive optical semiconductor light emitting elements such as light emitting diodes and semiconductor lasers, it is noted that there are variations in characteristics of field effect transistors, etc. The purpose of this invention is to stabilize the temperature characteristics of the voltage amplitude change of the input signal in order to keep the optical output of the optical semiconductor element constant, and the bias voltage on the input side of the field effect transistor is set to
The device is configured to include a temperature compensation circuit that changes the pinch-off voltage of the field effect transistor so as to follow the temperature characteristics according to temperature changes.
また、前記温度補償回路は、前記バイアス電圧を設定す
るバイアス電圧設定回路の温度特性に対する＋Ｆｒ （
Ｍを併せて行うように構成する。The temperature compensation circuit also includes +Fr (
It is configured to perform M at the same time.
本発明は、電界効果トランジスタを用いて発光ダイオー
ド、半導体レーザ等の光半導体発光素子を駆動する光半
導体素子駆動回路に関する。The present invention relates to an optical semiconductor device driving circuit that uses field effect transistors to drive optical semiconductor light emitting devices such as light emitting diodes and semiconductor lasers.
超高速光通信又は大電流が必要な光半導体素子を駆動す
る回路として、ガリウム・ヒ素（ＧａＡｓ）を材料とす
る電界効果トランジスタ（ＦＥＴ、以下同じ）を用いた
第７図に示すような駆動回路が従来提案されている。As a circuit for driving an optical semiconductor device that requires ultra-high speed optical communication or a large current, a drive circuit as shown in Fig. 7 using a field effect transistor (FET, hereinafter the same) made of gallium arsenide (GaAs) is used. has been proposed so far.
第７図において、ＦＥＴ２のドレイン（図中Ｄ）側には
、例えば光出力１６を出力する半導体レーザ（ＬＤ、以
下同じ）１の一端が接続され、他端は接地される。また
、ドレイン側にはＬＤＩにバイアス電流Ｉ、を流すため
のコイル８が接続される。In FIG. 7, one end of a semiconductor laser (LD, hereinafter the same) 1 that outputs, for example, an optical output 16 is connected to the drain (D in the figure) side of the FET 2, and the other end is grounded. Further, a coil 8 for passing a bias current I through the LDI is connected to the drain side.
Ｆ Ｅ ’Ｆ２のゲート（図中Ｇ）側には、ＡＣ結合を
行うための容量４を介して端子１０から入力信号Ｖ、が
入力し、また、クランプ回路３が接続される。クランプ
回路３は、ダイオード５、容量６及び抵抗７によって構
成され、ダイオード５のカソード側はＦＥＴ２のゲート
側に接続され、アノード側は他端が接地されている容量
６に接続される。ダイオード５と容量６の接続部分には
、端子１１を介してクランプ電圧■ｃ （負電圧）が人
力する。抵抗７の一端はＦＥＴ２のゲート側に接続され
、他端には電圧■、１（負電圧）が印加される。An input signal V is input from a terminal 10 via a capacitor 4 for performing AC coupling to the gate (G in the figure) side of F E 'F2, and a clamp circuit 3 is also connected. The clamp circuit 3 includes a diode 5, a capacitor 6, and a resistor 7. The cathode side of the diode 5 is connected to the gate side of the FET 2, and the anode side is connected to the capacitor 6 whose other end is grounded. A clamp voltage (negative voltage) is applied via a terminal 11 to the connecting portion between the diode 5 and the capacitor 6. One end of the resistor 7 is connected to the gate side of the FET 2, and a voltage 1 (negative voltage) is applied to the other end.
上記クランプ回路３により、ＦＥＴ２のゲートバイアス
電圧ＶＧは、クランプ電圧■。より若干低い負電圧にク
ランプされる。The clamp circuit 3 causes the gate bias voltage VG of the FET 2 to be the clamp voltage ■. clamped to a slightly lower negative voltage.
一方、ＦＦ、Ｔ２のソース（図中Ｓ）側には、端子１２
からソースバイアス電圧Ｖｓが入力すると共に、他端が
接地された容量９が接続される。On the other hand, there is a terminal 12 on the source (S in the figure) side of FF, T2.
A source bias voltage Vs is input from the capacitor 9, and a capacitor 9 whose other end is grounded is connected.
第７図に示した駆動回路によって駆動されるＬＤｌの電
流に対する光パワーの特性（一般にＩ−Ｌ特性と呼ばれ
る）を第８図に示す。今、例えば温度２５℃のときの特
性１４に注目すると、電流が所定の闇値のところまでは
光パワーはほとんどなく、そこから先の電流値が大きい
領域から、光パワーが急激に直線的に増加する。従って
、第７図のコイル８に特には図示しない回路により第８
図に示すようなバイアス電流Ｉ１１□５（２５°Ｃにお
けるＩａ）を流しておき、それから更に、ＬＤＩに電流
Ｌ−１（２５°Ｃにおける第７図のｆｐ）を流すことに
より、第８図に示す光出力１６が得られる。FIG. 8 shows the optical power characteristics (generally referred to as IL characteristics) with respect to the current of the LDl driven by the drive circuit shown in FIG. 7. Now, for example, if we pay attention to characteristic 14 when the temperature is 25°C, there is almost no optical power until the current reaches a predetermined dark value, and from there onwards, from the region where the current value is large, the optical power suddenly increases linearly. To increase. Therefore, the coil 8 in FIG.
By flowing a bias current I11□5 (Ia at 25°C) as shown in the figure, and then flowing a current L-1 (fp in Fig. 7 at 25°C) to the LDI, as shown in Fig. 8. A light output 16 shown in is obtained.
次に、温度が５℃の場合には第８図１３に示すように、
バイアス電流ｒｓｓを２５℃の場合の特性１４に対する
バイアス電流Ｉ８□、より小さくする必要がある。また
、特性１３の傾きは特性１４の傾きより急になるため、
第８図の光出力１６を得るために必要なＬＤＩに流す電
流ｉｐｓを、２５℃の場合の電流ｉ、２．より小さくす
る必要がある。Next, when the temperature is 5°C, as shown in Figure 8 13,
It is necessary to make the bias current rss smaller than the bias current I8□ for characteristic 14 at 25°C. Also, since the slope of characteristic 13 is steeper than that of characteristic 14,
The current ips required to flow through the LDI to obtain the optical output 16 shown in FIG. 8 is defined as the current i at 25° C., 2. Need to be smaller.
逆に、温度が５０℃の場合には第８図１５に示すように
、バイアス電流１１５０を■８□、より大きくする必要
がある。また、特性１５の傾きは特性１４の傾きより緩
やかになるため、第８図の光出力１６を得るために必要
なＬＤＩに流す電流ｉｐｓ。On the other hand, when the temperature is 50° C., the bias current 1150 needs to be increased by 8□, as shown in FIG. 8 and 15. Also, since the slope of characteristic 15 is gentler than the slope of characteristic 14, the current ips flowing through the LDI is necessary to obtain the optical output 16 shown in FIG.
を、ｉ Ｐ２Ｓより大きくする必要がある。needs to be larger than iP2S.
以上のように、温度が変化しても一定の光出力１６を得
るためには、バイアス電流ｒｅとＦＥＴ２によって制御
される電流ｉ、の両方を、温度変化に応じて制御する必
要がある。このような制御を自動光出力制御Ａ、 Ｐ
Ｃと呼ぶ。As described above, in order to obtain a constant optical output 16 even when the temperature changes, it is necessary to control both the bias current re and the current i controlled by the FET 2 in accordance with the temperature change. This kind of control is called automatic light output control A, P.
Call it C.
バイアス電流Ｉｎを温度変化に応じて制御するためには
、第７図のコイル８に特には図示しない温度補償回路を
接続し、温度が例えば５℃、２５°Ｃ１５０℃と変化す
るのに応じて、バイアス電流■、が１８５１ １１Ｉ□
、＋ ！＋５０と増大するように制御を行え■
ばよい。In order to control the bias current In according to temperature changes, a temperature compensation circuit (not particularly shown) is connected to the coil 8 in FIG. , bias current ■, is 1851 11I□
,+! All you have to do is control it so that it increases to +50.
一方、電流ｉ、はＦＥＴ２によって制御されるため、Ｆ
ＥＴ２の各温度毎の人出力特性を検討する必要がある。On the other hand, since the current i is controlled by FET2, F
It is necessary to study the human output characteristics for each temperature of ET2.
第９図（ｂ）は、ＦＥＴ２のゲート・ソース間電圧ＶＣ
Ｓとドレイン・ソース間電流Ｉ。。FIG. 9(b) shows the gate-source voltage VC of FET2.
S and drain-source current I. .
の関係を示す静特性図である（同図（ａｌは後述する）
。It is a static characteristic diagram showing the relationship (the figure (al will be described later)
.
同図よりわかるように、例えば温度が５℃、２５℃、５
０℃と変化するに従って、各特性１９，２０．２１の傾
き（相互コンダクタンスｇ＋ｎ）が緩やかになる。これ
に従って、飽和ドレイン電流１０ｓｓ５．１ ｏｓｓｔ
６、Ｉ ｏｓｓｓｏ （Ｖｃｓ＝ Ｏのときのドレイ
ン・ソース間電流Ｉ０の最大値）は小さくなる。また、
ピンチオフ電圧ＶＰＳＩ ＶＰＺＳ ＋ Ｖｐｓ。As can be seen from the figure, for example, the temperature is 5℃, 25℃, 5℃.
As the temperature changes to 0° C., the slope of each characteristic 19, 20.21 (mutual conductance g+n) becomes gentler. According to this, the saturated drain current 10ss5.1 osst
6. I ossso (maximum value of drain-source current I0 when Vcs=O) becomes smaller. Also,
Pinch-off voltage VPSI VPZS + Vps.
（■。。(■..
−〇のときのゲート・ソース間電圧■。、の値）は、負
側の方向にその絶対値が大きくなる。Gate-source voltage when −〇. , the absolute value increases in the negative direction.
上記の各特性より、各温度においてＬＤＩの光出力１６
を一定にするために、ＬＤＩに流す電流Ｌｓ〈Ｌｚｓ
＜ Ｌｓ。を得るためには、第９図（ｂｌの各温度の特
性１９，２０．２１をたどることにより、同図ｖ、５．
ｖ１ｚ５．ｖ１５８に示すような入力信号Ｖ］を端子１
０（第８図）から与えればよい。ここで、同図Ｖ０は、
第８図のソースバイアス電圧■、とクランプ回路３で設
定されるゲートバイアス電圧■。との差として与えられ
るゲート・ソース間バイアス電圧であり、各温度のピン
チオフ電圧付近に固定して設定されている。From the above characteristics, the optical output of LDI is 16 at each temperature.
In order to keep constant, the current Ls<Lzs
<Ls. In order to obtain the temperature characteristics 19, 20, 21 of FIG. 9 (bl),
v1z5. input signal V] as shown in v158 to terminal 1.
It may be given from 0 (Figure 8). Here, V0 in the same figure is
The source bias voltage ■ in FIG. 8 and the gate bias voltage ■ set by the clamp circuit 3. This is the gate-source bias voltage given as the difference between
第９図（ｂｌの関係より、ＬＤＩに流す電流ｉ１．くｉ
ＰＺＳ ＜ ｉ ｐｓｏを得るためには、入力信号ｖ
１Ｂ＜ｖ、２．くｖ、、。を与えればよい。従って、
第８図の端子１０に、温度が増加するに従って人力信号
Ｖ、の電圧値が大きくなるような特には図示しない温度
補償回路を接続すれば、ＬＤＩの光出力１６を一定にで
きる。Figure 9 (From the relationship of bl, the current i1.kui flowing through the LDI
In order to obtain PZS < i pso, the input signal v
1B<v, 2. Kuv... All you have to do is give. Therefore,
If a temperature compensation circuit (not shown) is connected to the terminal 10 in FIG. 8 so that the voltage value of the human input signal V increases as the temperature increases, the optical output 16 of the LDI can be kept constant.
しかし、第７図のような従来の駆動回路において、ＦＥ
Ｔ２の静特性はバラツキが大きく、前記第９図（ｂ）の
ような特性ではなく、第９図（ａｌのような特性のＦＥ
Ｔ２もある。この場合、温度が５℃、２５°Ｃ１５０°
Ｃと変化するに従って、各特性１６，１７．１８の傾き
は第９図（ｂｌと同様に緩かになる。However, in the conventional drive circuit as shown in FIG.
The static characteristics of T2 vary widely, and are not as shown in FIG. 9(b), but as shown in FIG.
There is also T2. In this case, the temperature is 5℃, 25℃150℃
As the value C changes, the slope of each characteristic 16, 17, and 18 becomes gentler as in FIG. 9 (bl).
ところが、各飽和ドレイン電流Ｉ ＤＳＳＳ＋ Ｉ
ｌｌ５Ｓ２Ｓ ＋Ｉ Ｄ３３Ｓ。が第９図（ｂ）の場合
より大きく、各ピンチオフ電圧■Ｐ２．”ＰＺＳ ＋
ＶＰＳ。の絶対値は第９図ｆｂ）の場合より小さ（な
っている。従って、各温度においてＬＤＩ Ｃ第８図
）に流す電流ｉＰＳ＋ Ｉ Ｐ２Ｓ＋Ｌｓ。を得るた
めの入力信号Ｖｉの大小関係が、第９図（ａ）に示すよ
うにｖ（Ｓ 〉ｖｉｔｓ 〉■＋５゜となり、第９図（
ｂｌの場合と逆になってしまう。なお、ゲート・ソース
間バイアス電圧■。は、第９図（ａｌ、（ｂ）とも一定
の固定値である。However, each saturated drain current I DSSS+ I
ll5S2S +I D33S. is larger than the case in FIG. 9(b), and each pinch-off voltage ■P2. “PZS+
VPS. The absolute value of is smaller than that in the case of FIG. 9 fb). Therefore, the current iPS+I P2S+Ls flowing through the LDI C at each temperature (FIG. 8). The magnitude relationship of the input signal Vi to obtain is v(S 〉vits 〉■+5° as shown in Fig. 9(a), and Fig. 9(
The situation is opposite to that of bl. Note that the gate-source bias voltage ■. is a constant fixed value in both FIGS. 9(al) and (b).
以上に示したように、ＦＥＴ２における飽和ドレイン電
流Ｉ Ｄｉ３及びピンチオフ電圧ＶＰのバラツキにより
、ＬＤＩの光出力１６を一定にするために、第８図の端
子１０に入力すべき人力信号Ｖ、の温度特性が逆転して
しまうことが起こりうる。As shown above, due to variations in the saturation drain current IDi3 and pinch-off voltage VP in the FET2, the temperature of the human input signal V to be input to the terminal 10 in FIG. 8 in order to keep the optical output 16 of the LDI constant It is possible that the characteristics may be reversed.
そして、従来、このような温度特性の逆転に対処しうる
ような端子１０に接続すべき温度補償回路は構成するの
が不可能であり、ＬＤＩにおける自動光出力側′４ＢＡ
ＰＣを行うことができな（なってしまうという問題点を
有していた。Conventionally, it has been impossible to configure a temperature compensation circuit to be connected to the terminal 10 that can cope with such a reversal of temperature characteristics, and it has been impossible to configure a temperature compensation circuit to be connected to the terminal 10 that can cope with such an inversion of temperature characteristics.
There was a problem that the PC could not be used.
これに加え、第７図のクランプ回路３のダイオード５も
温度特性をもっているため、ゲートバイアス電圧■６、
即ち、ゲート・ソース間バイアス電圧Ｖ、（第９図参照
）自体もバラツキが発生し、上記と同様の問題点を有し
ていた。In addition, since the diode 5 of the clamp circuit 3 in FIG. 7 also has temperature characteristics, the gate bias voltage 6,
In other words, the gate-source bias voltage V (see FIG. 9) itself also varies, resulting in the same problem as above.
本発明は、電界効果トランジスタ等に特性のバラツキが
存在しても、光半導体素子の光出力を一定にするための
入力信号の電圧振幅変化の温度特性の安定化を図ること
を目的とする。An object of the present invention is to stabilize the temperature characteristics of voltage amplitude changes of an input signal in order to keep the optical output of an optical semiconductor element constant even if there are variations in characteristics of field effect transistors and the like.
本発明は、入力信号の電圧振幅変化に応じて出力電流を
変化させるような電界効果トランジスタ（ＦＥＴ、以下
同じ）を用い、その出力電流によって例えば半導体レー
ザ等の光半導体素子の光出力の駆動制御を行う光半導体
素子駆動回路に適用される。The present invention uses a field effect transistor (FET, hereinafter the same) that changes its output current according to a change in the voltage amplitude of an input signal, and uses the output current to control the optical output of an optical semiconductor device such as a semiconductor laser. It is applied to an optical semiconductor element drive circuit that performs the following.
そして、ＦＥＴにおける入力側のバイアス電圧（例えば
デート・ソース間バイアス電圧）を、温度変化に応じて
前記ＦＥＴのピンチオフ電圧の温度特性に追従するよう
に変化させる温度補償回路を有する。また、同回路は、
例えばクランプ回路等のバイアス電圧設定回路の温度特
性に対する補償をも併せて行う。The device also includes a temperature compensation circuit that changes the bias voltage (for example, date-source bias voltage) on the input side of the FET in accordance with temperature changes so as to follow the temperature characteristics of the pinch-off voltage of the FET. In addition, the same circuit is
For example, compensation for the temperature characteristics of a bias voltage setting circuit such as a clamp circuit is also performed.
上記各動作実現のため、前記温度補償回路は、例えば電
源電圧を温度変化に応じた電圧値で電圧降下させ、前記
バイアス電圧設定回路に供給する少なくとも１つの温度
特性を有するダイオードによって構成される。In order to realize each of the above operations, the temperature compensation circuit is constituted by, for example, a diode having at least one temperature characteristic that reduces the power supply voltage by a voltage value corresponding to temperature change and supplies the voltage to the bias voltage setting circuit.
上記手段により、ＦＥＴの特性にバラツキが生じ、その
ピンチオフ電圧の温度特性が各ＦＥＴ毎に異なったとし
ても、温度補償回路において、ＦＥＴにおける入力側の
バイアス電圧が温度変化に応じて上記各温度特性に追従
するように設定することにより、光半導体素子の光出力
を一定にするための入力信号の電圧振幅変化の温度特性
を常に一定の特性に保つことができる。With the above means, even if variations occur in the FET characteristics and the temperature characteristics of the pinch-off voltage differ for each FET, in the temperature compensation circuit, the bias voltage on the input side of the FET is adjusted according to the temperature change. By setting so as to follow , the temperature characteristics of the voltage amplitude change of the input signal for making the optical output of the optical semiconductor element constant can be kept constant at all times.
これにより、入力端に一定の特性の自動光出力制御回路
を接続することが可能になり、安定した光出力を得るこ
とができる。This makes it possible to connect an automatic light output control circuit with fixed characteristics to the input end, and to obtain stable light output.
なお、前記温度補償回路は、バイアス電圧設定回路自身
の温度特性に対する補償も行うことにより、より安定し
た温度補償が可能となる。Note that the temperature compensation circuit also compensates for the temperature characteristics of the bias voltage setting circuit itself, thereby enabling more stable temperature compensation.
〔実 施 例〕 以下、本発明の実施例につき詳細に説明を行う。〔Example〕 Hereinafter, embodiments of the present invention will be described in detail.
第１図は、本発明の第１の実施例の構成図である。同図
の基本的な部分は第７図の従来例と同様であり、それに
加え、クランプ回路３の端子１１に本実施例の特徴であ
る抵抗３１．３５及び３つのダイオード３２，３３．３
４からなるクランプ電圧ｖｃの設定用の回路を有する。FIG. 1 is a block diagram of a first embodiment of the present invention. The basic parts of this figure are the same as those of the conventional example shown in FIG. 7, and in addition, a resistor 31.35 and three diodes 32, 33.
It has a circuit for setting the clamp voltage vc consisting of 4 circuits.
また、第７図では省略したが、端子１２にソースバイア
ス電圧Ｖｓの設定用の定電圧回路２２を有する。同回路
２２において、端子１２にはトランジスタ２４のエミッ
タ側及び抵抗２３の一端が接続され、抵抗２３の他端は
オペアンプ２５の反転入力端子及び抵抗２６の一端に接
続される。抵抗２６の他端はオペアンプ２５の出力及び
抵抗２７の一端に接続される。抵抗２７の他端はトラン
ジスタ２４のベース側に接続される。トランジスタ２４
のコレクク側には負電圧ＶＥＥが印加される。Although not shown in FIG. 7, the terminal 12 includes a constant voltage circuit 22 for setting the source bias voltage Vs. In the circuit 22, the emitter side of a transistor 24 and one end of a resistor 23 are connected to the terminal 12, and the other end of the resistor 23 is connected to an inverting input terminal of an operational amplifier 25 and one end of a resistor 26. The other end of the resistor 26 is connected to the output of the operational amplifier 25 and one end of the resistor 27. The other end of the resistor 27 is connected to the base side of the transistor 24. transistor 24
A negative voltage VEE is applied to the collector side of.
また、オペアンプ２５の出力には、他端が接地された容
量２８が接続される。一方、オペアンプ２５の非反転入
力端子には、抵抗２９を介して、アース電位と負電圧Ｖ
ＥＥを分圧する可変抵抗３０の出力が接続される。Further, the output of the operational amplifier 25 is connected to a capacitor 28 whose other end is grounded. On the other hand, the non-inverting input terminal of the operational amplifier 25 is connected to the ground potential and the negative voltage V through the resistor 29.
The output of a variable resistor 30 that divides EE is connected.
以上の構成の第１の実施例の動作について、以下に説明
を行う。The operation of the first embodiment having the above configuration will be explained below.
まず、ＬＤＩの電流に対する光パワーの特性は、従来例
の項で説明した第８図と同じである。従って、ＬＤＩに
おいて温度が変化しても一定の光出力１６を得るために
は、第８図に示すように、温度が例えば５℃、２５℃、
５０℃と高くなるに従って、コイル８を介してＬＤＩに
流すバイアス電流■おとＦＥＴ２によって制御される電
流ｉ、の両方を、ｌｌｌ５〈ｌ５ｚｓ ＜ ｌＢ５０
ｓかつｉ ｐｓ ＜ ｉ ｒｔｓ ＜ ｉ ＰＳ６とな
るように制御する必要がある。First, the characteristics of the optical power with respect to the current of the LDI are the same as those shown in FIG. 8 explained in the section of the conventional example. Therefore, in order to obtain a constant optical output 16 even when the temperature changes in the LDI, as shown in FIG.
As the temperature increases to 50 degrees Celsius, both the bias current flowing through the coil 8 to the LDI and the current i controlled by the FET 2 are reduced to lll5<l5zs<lB50
It is necessary to perform control so that s and ips < irts < i PS6.
バイアス電流Ｉ、を温度変化に応じて制御するためには
、第７図の従来例の場合と同様に、第１図のコイル８に
特には図示しない温度補償回路を接続すればよい。In order to control the bias current I in accordance with temperature changes, a temperature compensation circuit (not shown) may be connected to the coil 8 in FIG. 1, as in the conventional example shown in FIG.
一方、電流ｉ、はＦＥＴ２によって制御されるため、本
実施例においても、第７図の従来例においてＦＥＴ２に
おけるゲート・ソース間電圧■。。On the other hand, since the current i is controlled by the FET 2, in this embodiment as well, the gate-source voltage in the FET 2 in the conventional example shown in FIG. .
とゲート・ソース間電流１０３の静特性図（第９図）を
用いて検討を加えたのと同様の検討を加える。A study similar to that made using the static characteristic diagram (FIG. 9) of the gate-source current 103 will be added.
第２図は第９図と同じ特性図であり、同図（ａｌと（ｂ
）は第１図のＦＥＴ２にバラツキがある場合の個体差を
表している。そして、第２図ｆａ）又は中）を用いるこ
とにより、前記’ＦＳ＋ １Ｐｕｓ ＋ ’Ｐａ。Figure 2 is the same characteristic diagram as Figure 9.
) represents individual differences when there is variation in FET2 in FIG. Then, by using Fig. 2 fa) or middle), the above 'FS + 1Pus + 'Pa.
に対応する入力信号ｖｉｓ＋ ｖｉｔｓ ＊ ｖ１
５０を求めるが、本実施例では第７図の従来例と異なり
、定電圧回路２２で設定されるソースバイアス電圧■８
とクランプ回路３で設定されるゲートバイアス電圧ｖＧ
との差として与えられるゲート・ソース間バイアス電圧
■。を、第２図（ａｌ又は（ｂ）の各温度毎のピンチオ
フ電圧ＶＰＳＩ ＶＰ２Ｓ 、Ｖｐ５゜に追従させる
べく、ＶＱＳ＋ Ｖｏｔｓ＋ Ｖｏｓ。というように
変化させており、これが本実施例の大きな特徴である。The input signal corresponding to vis+vits*v1
However, in this embodiment, unlike the conventional example shown in FIG. 7, the source bias voltage set by the constant voltage circuit 22 is
and gate bias voltage vG set by clamp circuit 3
The gate-source bias voltage given as the difference between . is changed as VQS+Vots+Vos in order to follow the pinch-off voltage VPSI VP2S, Vp5° at each temperature in FIG. 2 (al or (b)), and this is a major feature of this embodiment.
上記のように、ゲート・ソース間バイアス電圧Ｖ０を温
度変化に応じて変化させるようにすることにより、各温
度毎のピンチオフ電圧Ｖ Ｐｌ＋ Ｖ ＰＸ３−■ＰＳ
Ｏ１又は飽和ドレイン電流Ｉ ＤＳＳ５＋ Ｉ ＋）
５３２５ ＋ｒ ＤＳＳＳＯが、ＦＥＴ２ （第１図）
の個体差により第２図（ａ）と（ｂ）というようにバラ
ツキが生じたとしても、ＬＤＩ （第１図）における
光出力１６を一定にするためにＬＤＩに流す電流ＩＰＳ
＜ １ｐｔｓ ＜Ｌｓ。を得るための入力信号Ｖｉの大
小関係は、第２図（ａ）及び（ｂｌに示すように常にｖ
ｉｓ＜Ｖ ｉｔｓ ＜ｖｉｓ。とすることができる。こ
れにより、第１図の端子１０に、温度が増加するに従っ
て人力信号Ｖ４の電圧値が大きくなるような特には図示
しない温度補償回路を接続することにより、ＬＤＩの光
出力１６を一定に制御することができ、上記入力信号Ｖ
ｉの大小関係は、第７図の従来例の場合と異なり、ＦＥ
Ｔ２の個体差によって影響を受けることはなくなる。As mentioned above, by changing the gate-source bias voltage V0 according to temperature changes, the pinch-off voltage V Pl+ V PX3- PS
O1 or saturated drain current I DSS5+ I +)
5325 +r DSSSO is FET2 (Figure 1)
Even if variations occur as shown in Figures 2 (a) and (b) due to individual differences in the current, the current IPS flowing through the LDI (Figure 1) is
<1pts <Ls. The magnitude relationship of the input signal Vi to obtain V is always v as shown in FIG.
is<Vits<vis. It can be done. As a result, the optical output 16 of the LDI is controlled to be constant by connecting a temperature compensation circuit (not shown) to the terminal 10 in FIG. 1, which increases the voltage value of the human input signal V4 as the temperature increases. and the above input signal V
The magnitude relationship of i is different from that of the conventional example shown in FIG.
It is no longer affected by individual differences in T2.
上記のように、ゲート・ソース間バイアス電圧■。を温
度変化に応じて変化させるための第１図の動作を以下に
説明する。As mentioned above, the gate-source bias voltage ■. The operation shown in FIG. 1 for changing the temperature according to temperature changes will be explained below.
ゲート・ソース間バイアス電圧Ｖ０は、前記のようにソ
ースバイアス電圧■、とゲートバイアス電圧ｖＧとの差
として与えられる。そこで、第１図の第１の実施例では
、ソースバイアス電圧Ｖ。As described above, the gate-source bias voltage V0 is given as the difference between the source bias voltage (2) and the gate bias voltage vG. Therefore, in the first embodiment shown in FIG. 1, the source bias voltage V.
は常に定電圧とし、ゲートバイアス電圧ｖＧの方を温度
変化に応じて変化させることにより、ゲート・ソース間
バイアス電圧■。に温度特性を持たせている。is always kept at a constant voltage, and by changing the gate bias voltage vG according to temperature changes, the gate-source bias voltage ■. has temperature characteristics.
即ち、まず、ソースバイアス電圧Ｖ、を一定にするため
、端子１２に定電圧回路２２が接続される。この回路は
一般的な定電圧回路であるため、概略動作についてのみ
説明を加えておく。That is, first, a constant voltage circuit 22 is connected to the terminal 12 in order to keep the source bias voltage V constant. Since this circuit is a general constant voltage circuit, only the general operation will be explained.
始めに、可変抵抗３０を調整することにより、オペアン
プ２５の非反転入力の電位が定まり、これにより、抵抗
２３を介して端子１２のソースバイアス電圧■、が定ま
る。First, by adjusting the variable resistor 30, the potential of the non-inverting input of the operational amplifier 25 is determined, and thereby, the source bias voltage (2) of the terminal 12 via the resistor 23 is determined.
次に、動作中にソースバイアス電圧■、が何らかの原因
で変化しようとすると、それがオペアンプ２５の反転入
力端子に伝わり、オペアンプ２５の出力を介してトラン
ジスタ２４が上記Ｖ、の変化を抑制するように働く。こ
れにより、ソースバイアス電圧■３が定電圧に保たれる
。Next, if the source bias voltage V changes for some reason during operation, this will be transmitted to the inverting input terminal of the operational amplifier 25, and the transistor 24 will suppress the change in V through the output of the operational amplifier 25. to work. As a result, the source bias voltage (3) is maintained at a constant voltage.
尚、容量２８は、電源投入時にＦＥＴ２のソースバイア
ス電圧■１がゲートバイアス電圧■６より遅く立ち上が
るようにするための素子である。Incidentally, the capacitor 28 is an element for causing the source bias voltage (1) of the FET 2 to rise later than the gate bias voltage (6) when the power is turned on.
即ち、容量２８がないとすると、電源投入直後にｖ６と
Ｖ、が共に０ボルトとなる瞬間があり、これによりゲー
ト・ソース間バイアス電圧■。が０ボルトとなると、第
２図（ａ）又は（ｂｌの静特性図より、ＦＥＴ２に最大
電流値である飽和ドレイン電流■。、３が流れてしまい
、ＦＥＴ２を破壊してしまう可能性がある。従って、こ
れを防止するために容１２８を挿入し、■、と■、が同
電位にならないようにしている。That is, assuming that there is no capacitor 28, there is a moment when both v6 and V become 0 volts immediately after the power is turned on, and this causes the gate-source bias voltage ■. When becomes 0 volts, from the static characteristic diagram in Figure 2 (a) or (bl), the maximum current value, saturated drain current . Therefore, in order to prevent this, a capacitor 128 is inserted to prevent (1) and (2) from being at the same potential.
以上の動作により、一定の電位のソースバイアス電圧ｖ
３が設定される。By the above operation, the source bias voltage v at a constant potential is
3 is set.
次に、ゲートバイアス電圧■６は、第７図の従来例でも
説明したように、クランプ回路３によって設定される。Next, the gate bias voltage (6) is set by the clamp circuit 3, as explained in the conventional example shown in FIG.
このとき、■。は端子１１に印加されるクランプ電圧■
、より若干低い負電圧となる。そこで、クランプ電圧■
。に温度特性を持たせることにより、ＶＧに温度特性を
持たせる。At this time, ■. is the clamp voltage applied to terminal 11■
, resulting in a slightly lower negative voltage. Therefore, the clamp voltage
. By giving temperature characteristics to VG, VG has temperature characteristics.
即ち、アース電位と一定の負電圧ＶＥＥを抵抗３１と３
５で分圧し、更に、その間に３つのダイオード３２，３
３．３４を挿入して■。を得ている。That is, the ground potential and a constant negative voltage VEE are connected to the resistors 31 and 3.
5, and furthermore, three diodes 32, 3 are connected between them.
3. Insert 34■. I am getting .
このとき、ダイオード３２．３３．３４は各々例えば１
．５ｍＶ／’Ｃの温度傾斜を有するため、結局クランプ
電圧ｖｃは４．５ ｍ Ｖ ／ ”Ｃの温度特性を有す
る。At this time, the diodes 32, 33, 34 each have, for example, 1
．． Since it has a temperature gradient of 5 mV/'C, the clamp voltage vc has a temperature characteristic of 4.5 mV/'C.
上記動作により、ゲートバイアス電圧ｖＧ、ひいてはゲ
ート・ソース間バイアス電圧■。が、４、５ ｍ Ｖ
／ ’ｃの温度特性を有することになる。Due to the above operation, the gate bias voltage vG, and thus the gate-source bias voltage ■. However, 4.5 mV
/ 'c.
一方、第２図（ａ）又は（ｂ）に示したＦＥＴ２のピン
チオフ電圧”ＰＳ＋ ｖｒｚｓ ｌ ＶＰＳ（１等の
温度特性（傾斜）は、例えば３ ｍ Ｖ ／ ”Ｃであ
り、また、クランプ回路３内のダイオード５自身も例え
ば１．５ｍ Ｖ ／ ”Ｃの温度特性を有する。On the other hand, the pinch-off voltage of the FET 2 shown in FIG. The diode 5 itself also has a temperature characteristic of, for example, 1.5 mV/''C.
従って、これらの合計である４、 ５ ｍ Ｖ ／ ”
Ｃの温度特性を、３つのダイオード３２．３３．３４の
温度特性で補償することができ、第２図（ａｌ又は（ｂ
ｌに示すように、各ピンチオフ電圧Ｖ□＋ ７１２％
＋ｖｐｓ。によく追従するゲート・ソース間バイアス
電圧Ｖ０．．Ｖ。２６．■。、。を得ることができる。Therefore, the sum of these is 4,5 mV/”
The temperature characteristics of C can be compensated by the temperature characteristics of the three diodes 32, 33, 34, and
As shown in l, each pinch-off voltage V□+712%
+vps. The gate-source bias voltage V0. ．． V. 26. ■. ,. can be obtained.
上記の関係を第３図に示す。例えば各温度５℃。The above relationship is shown in FIG. For example, each temperature is 5°C.
２５℃、５０℃毎に、クランプ電圧ｖｃをＶ Ｃ５＋
Ｖ Ｃ２Ｓ＋ｖｅｓ。というように変化させることによ
り、ゲートバイアス電圧■。がＶ ＧＳ＋ Ｖ Ｇａ
ｓ Ｖ Ｇ５゜と変化し、これにより一定のソースバイ
アス電圧■、との差として与えられるゲート・ソース間
バイアス電圧■。を、■。Ｓ＋ Ｖ。２％ ＋ ｖ
ＱＳ。というように変化させることができる。そして、
各ゲートバイアス電圧ｖＧＳ＋ ７６２％ ｒ Ｖ
Ｇ’Ａ６を基準にして各入力信号’／ ｉｓ＜Ｖ ｉｔ
ｓ 〈■ｔｓ。を与えることにより、第２図ｆ８）又は
（ｂ）に示すようにＦＥＴ２の出力として電流１ｐｓ＜
１ｒｚｓ ＜ ｉ□０が得られ、第８図の関係より、
ＬＤＩ （第１図）の光出力１６として一定の光出力
を得るができる。At every 25℃ and 50℃, set the clamp voltage VC to V C5+
V C2S+ves. By changing the gate bias voltage ■. is V GS+ V Ga
The gate-source bias voltage ■ is given as the difference between the constant source bias voltage ■ and the constant source bias voltage ■. ■. S+V. 2% + v
Q.S. It can be changed as follows. and,
Each gate bias voltage vGS+ 762% r V
Each input signal'/is<V it with G'A6 as a reference
s〈■ts. As shown in Fig. 2 f8) or (b), the current 1ps<
1rzs < i□0 is obtained, and from the relationship in Figure 8,
A constant light output can be obtained as the light output 16 of the LDI (FIG. 1).
なお、ＦＥＴ２およびダイオード５の温度特性には変動
があるため、それに応じてダイオード３２．３３．３４
の個数を増減させればよい。Note that since the temperature characteristics of FET2 and diode 5 vary, the diode 32, 33, 34
All you have to do is increase or decrease the number of .
次に、第４図は本発明の第２の実施例の構成図である。Next, FIG. 4 is a block diagram of a second embodiment of the present invention.
本実施例においても第１図の第１の実施例と同様に、定
電圧回路２２で設定されるソースバイアス電圧Ｖ、とク
ランプ回路３で設定されるゲートバイアス電圧■。との
差として与えられるゲート・ソース間バイアス電圧Ｖ０
を、第２図Ｆａｔ又は（ｂｌの各温度毎のピンチオフ電
圧ＶＦＳ＋ ＶＰＺ５ ＋Ｖ ＰＳＯに追従させて、
ＶＯ５＋ ＶＱ２Ｓ ＋ ”０５Ｇというように変
化せている。In this embodiment as well, as in the first embodiment shown in FIG. The gate-source bias voltage V0 given as the difference between
follows the pinch-off voltage VFS + VPZ5 +V PSO at each temperature in Figure 2 Fat or (bl),
It is changed like VO5+VQ2S+”05G.
ただし、第１図の第１の実施例では、ソース・バイアス
電圧Ｖ、を一定にし、ゲートバイアス電圧■６に温度特
性をもたせることにより、ゲート・ソース間バイアス電
圧■。に温度特性をもたせたが、第４図の第２の実施例
では、逆に、■。を一定にし、■、の方に温度特性をも
たせることにより、■。に温度特性をもたせている。However, in the first embodiment shown in FIG. 1, the source bias voltage V is kept constant and the gate bias voltage (6) is made to have temperature characteristics, thereby increasing the gate-source bias voltage (2). However, in the second embodiment shown in FIG. 4, on the contrary, ■. By keeping constant and giving temperature characteristics to ■, ■. has temperature characteristics.
そのために、第４図の端子１１に印加するクランプ電圧
ＶＣは、第７図の従来例と同様に一定電圧とし、定電圧
回路２２において、アース電位と一定負電圧ＶＥ！を分
圧する可変抵抗３０に直列にダイオード３６．３７．３
８を接続している。このダイオードは、第１図のダイオ
ード３２．３３゜３４と全く同じ働きをする。従って、
オペアンプ２５の非反転入力の電位が前記と同様に４．
５ ｍ Ｖ／℃の温度特性を有することになり、これに
対応して、ソースバイアス電圧Ｖ、も同様の温度特性を
有する。For this purpose, the clamp voltage VC applied to the terminal 11 in FIG. 4 is a constant voltage as in the conventional example shown in FIG. 7, and in the constant voltage circuit 22, the ground potential and the constant negative voltage VE! A diode 36.37.3 is connected in series with the variable resistor 30 that divides the voltage.
8 is connected. This diode performs exactly the same function as the diode 32.33.34 of FIG. Therefore,
The potential of the non-inverting input of the operational amplifier 25 is 4.
It has a temperature characteristic of 5 mV/°C, and correspondingly, the source bias voltage V also has a similar temperature characteristic.
上記の関係を第５図に示す。例えば各温度５℃。The above relationship is shown in FIG. For example, each temperature is 5°C.
２５°Ｃ１５０°Ｃ毎に、ソースバイアス電圧■、を■
１．。For every 25°C and 150°C, change the source bias voltage
1. .
Ｖ ！＋２５ Ｖ ｓｓ。というように変化させること
により、一定のクランプ電圧■。で定まる一定のゲート
バイアス電圧■Ｇとの差として与えられるゲート・ソー
ス間バイアス電圧ｖ０を＋ Ｖ ＱＳ＋ Ｖ ０２２．
Ｖ Ｑａ。V! +25V ss. ■ A constant clamp voltage by varying it as follows. The gate-source bias voltage v0 given as the difference from the constant gate bias voltage ■G determined by +V QS+V 022.
V Qa.
というように変化させることがでる。そして、ゲートバ
イアス電圧■。を基準にして、各入力信号Ｖ ｉｓ 〈
Ｖ ｉｔｓ 〈■ｉｓ。を与えることにより、第２図（
ａ）又は（ｂ）に示すようにＦＥＴ２の出力として電流
ｉｐＳ＜ｉ□Ｓ＜ＩＤＳ。が得られ、第８図の関係より
、ＬＤＩの光出力１６として一定の光出力を得ることが
できる。You can change it like this. And gate bias voltage ■. Each input signal V is 〈
Vits 〈■is. By giving
As shown in a) or (b), the output of FET2 is current ipS<i□S<IDS. From the relationship shown in FIG. 8, a constant optical output can be obtained as the optical output 16 of the LDI.
なお、ダイオード３６，３７．３８の個数は、第１図の
場合と同様に、ＦＥＴ２及びダイオード５の温度特性に
併せて定めればよい。Note that the number of diodes 36, 37, and 38 may be determined in accordance with the temperature characteristics of the FET 2 and the diode 5, as in the case of FIG.
第６図は本発明の第３の実施例の構成図である。FIG. 6 is a block diagram of a third embodiment of the present invention.
本実施例では第４図の第２の実施例と同様に、ゲートバ
イアス電圧■。を一定にし、ソースバイアス電圧Ｖ、の
方に温度特性をもたせることにより、ゲート・ソース間
バイアス電圧Ｖ、に、温度特性をもたせ、第２図の動作
を実現するが、この場合にソースバイアス電圧■３に温
度特性もたせる手段として、端子４１から与えられる一
定電圧Ｖ３とＦＥＴ２のソース側との間に、抵抗４０を
介して温度特性を有するツェナーダイオードを挿入して
いる。これが、第４図のダイオード３６゜３７．３８と
同様の働きをすることにより、第１図及び第４図の第１
、第２の実施例と同様の動作を行う。なお、端子４１に
与えられる一定電圧■。In this embodiment, as in the second embodiment shown in FIG. 4, the gate bias voltage is set to ■. By keeping V constant and giving a temperature characteristic to the source bias voltage V, the gate-source bias voltage V can be made to have a temperature characteristic, and the operation shown in Fig. 2 can be realized. (2) As a means for imparting temperature characteristics to 3, a Zener diode having temperature characteristics is inserted through a resistor 40 between the constant voltage V3 applied from the terminal 41 and the source side of the FET 2. This works in the same way as the diode 36°37.38 in Fig. 4, so that the diode 1 in Figs.
, performs the same operation as the second embodiment. Note that a constant voltage ■ is applied to the terminal 41.
は、特には図示していないが、第１図の定電圧回路２２
と同様の回路から供給される。Although not specifically shown, is the constant voltage circuit 22 in FIG.
is supplied from a similar circuit.
本発明によれば、温度補償回路によってＦＥＴ（７）Ａ
’イアス電圧に温度特性をもたせることにより、光半導
体素子の光出力を一定にするための入力信号の電圧振幅
変化の温度特性を、ＦＥＴの特性の個体差によらず常に
一定の１頃向に保つことができる。これにより、入力側
に一定の特性の自動光制御回路を接続することが可能に
なり、安定した光出力を得ることができる。According to the present invention, the temperature compensation circuit allows FET (7)A
'By giving a temperature characteristic to the IA voltage, the temperature characteristic of the voltage amplitude change of the input signal to keep the optical output of the optical semiconductor element constant can be kept always at a constant value of 1, regardless of individual differences in the characteristics of the FET. can be kept. This makes it possible to connect an automatic light control circuit with certain characteristics to the input side, and to obtain stable light output.
また、温度補償回路によってクランプ回路等のバイアス
電圧設定回路内の温度特性（例えばダイオードの温度特
性）も併せて補償することにより、より安定した温度補
償が可能となる。Further, by also compensating for the temperature characteristics (for example, the temperature characteristics of a diode) in a bias voltage setting circuit such as a clamp circuit using the temperature compensation circuit, more stable temperature compensation becomes possible.
この場合、温度補償回路は数個の温度特性を有するダイ
オード等で簡単に構成できるため、低いコストで実現で
きる。In this case, the temperature compensation circuit can be easily constructed from several diodes having temperature characteristics, and therefore can be realized at low cost.
第１図は第１の実施例の構成図、
第２図（ａｌ、 ｆｂ）は第１、第２の実施例の動作特
性図、
第３図は第１の実施例の動作説明図、
第４図は第２の実施例の構成図、
第５図は第２の実施例の動作説明図、
第６図は第３の実施例の構成図、
第７図は従来例の構成図、
第８図は光半導体素子の特性図、
第９図（ａ）、 （ｂ）は従来例の動作特性図である。
１・・・半導体レーザ（ＬＤ）、
２・・・電界効果トランジスタ（ＦＥＴ）、３・・・ク
ランプ回路、
２２・・・定電圧回路、
３２〜３８・ ・ ・ダイオード、
３９・・・ツェナーダイオード。Fig. 1 is a configuration diagram of the first embodiment, Fig. 2 (al, fb) is an operation characteristic diagram of the first and second embodiments, Fig. 3 is an explanatory diagram of the operation of the first embodiment, 4 is a configuration diagram of the second embodiment, FIG. 5 is an operation explanatory diagram of the second embodiment, FIG. 6 is a configuration diagram of the third embodiment, FIG. 7 is a configuration diagram of the conventional example, FIG. 8 is a characteristic diagram of an optical semiconductor element, and FIGS. 9(a) and (b) are operational characteristic diagrams of a conventional example. DESCRIPTION OF SYMBOLS 1... Semiconductor laser (LD), 2... Field effect transistor (FET), 3... Clamp circuit, 22... Constant voltage circuit, 32-38... Diode, 39... Zener diode .
Claims (1)
せることより、光半導体素子の光出力の駆動制御を行う
電界効果トランジスタを有する光半導体素子駆動回路に
おいて、 前記電界効果トランジスタの入力側のバイアス電圧を、
温度変化に応じて該電界効果トランジスタのピンチオフ
電圧の温度特性に追従するように変化させる温度補償回
路を有することを特徴とする光半導体素子駆動回路。 ２）前記温度補償回路は、前記バイアス電圧を設定する
バイアス電圧設定回路の温度特性に対する補償を併せて
行うことを特徴とする請求項１記載の光半導体素子駆動
回路。 ３）前記温度補償回路は、電源電圧を温度変化に応じた
電圧値で電圧降下させ、前記バイアス電なくとも１つの
温度特性を有するダイオードによって構成されることを
特徴とする請求項１又は２記載の光半導体素子駆動回路
。[Scope of Claims] 1) In an optical semiconductor element drive circuit having a field effect transistor that controls the drive of optical output of an optical semiconductor element by changing an output current according to a change in voltage amplitude of an input signal, the electric field The bias voltage on the input side of the effect transistor is
1. An optical semiconductor element drive circuit comprising a temperature compensation circuit that changes the pinch-off voltage of the field effect transistor so as to follow the temperature characteristics of the field effect transistor according to temperature changes. 2) The optical semiconductor element drive circuit according to claim 1, wherein the temperature compensation circuit also compensates for the temperature characteristics of a bias voltage setting circuit that sets the bias voltage. 3) The temperature compensation circuit lowers the power supply voltage by a voltage value corresponding to a temperature change, and the bias voltage is constituted by a diode having at least one temperature characteristic. optical semiconductor device drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7649088A JPH084168B2 (en) | 1988-03-31 | 1988-03-31 | Optical semiconductor element drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7649088A JPH084168B2 (en) | 1988-03-31 | 1988-03-31 | Optical semiconductor element drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251682A true JPH01251682A (en) | 1989-10-06 |
| JPH084168B2 JPH084168B2 (en) | 1996-01-17 |
Family
ID=13606660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7649088A Expired - Fee Related JPH084168B2 (en) | 1988-03-31 | 1988-03-31 | Optical semiconductor element drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084168B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270279A (en) * | 1990-03-20 | 1991-12-02 | Nec Corp | Drive circuit for light emitting diode |
| JPH04150081A (en) * | 1990-10-15 | 1992-05-22 | Nec Corp | Semiconductor laser drive circuit |
| JP2006237087A (en) * | 2005-02-22 | 2006-09-07 | Canon Inc | Laser diode driving circuit and driving method thereof |
| JP2009272321A (en) * | 2008-04-30 | 2009-11-19 | Sumitomo Electric Ind Ltd | Semiconductor laser drive circuit |
-
1988
- 1988-03-31 JP JP7649088A patent/JPH084168B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270279A (en) * | 1990-03-20 | 1991-12-02 | Nec Corp | Drive circuit for light emitting diode |
| JPH04150081A (en) * | 1990-10-15 | 1992-05-22 | Nec Corp | Semiconductor laser drive circuit |
| JP2006237087A (en) * | 2005-02-22 | 2006-09-07 | Canon Inc | Laser diode driving circuit and driving method thereof |
| JP2009272321A (en) * | 2008-04-30 | 2009-11-19 | Sumitomo Electric Ind Ltd | Semiconductor laser drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084168B2 (en) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100700406B1 (en) | Voltage Regulator | |
| US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
| US6225857B1 (en) | Non-inverting driver circuit for low-dropout voltage regulator | |
| US5212458A (en) | Current mirror compensation circuit | |
| US5084668A (en) | System for sensing and/or controlling the level of current in a transistor | |
| US4933625A (en) | Driving circuit for controlling output voltage to be applied to a load in accordance with load resistance | |
| US10915124B2 (en) | Voltage regulator having a phase compensation circuit | |
| EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
| JPH11272346A (en) | Current source | |
| US4879524A (en) | Constant current drive circuit with reduced transient recovery time | |
| EP0268345B1 (en) | Matching current source | |
| US7245165B2 (en) | Turn-on bus transmitter with controlled slew rate | |
| US5801584A (en) | Constant-current circuit using field-effect transistor | |
| JPH088456B2 (en) | Driver circuit | |
| JPH01251682A (en) | Optical semiconductor element driving circuit | |
| US4808909A (en) | Bias voltage and constant current supply circuit | |
| KR900005872B1 (en) | Amplifier | |
| KR20080000542A (en) | Switching regulator | |
| US5334950A (en) | Class-AB push-pull drive circuit | |
| US5065043A (en) | Biasing circuits for field effect transistors using GaAs FETS | |
| US6879608B1 (en) | High compliance laser driver | |
| WO2007135139A1 (en) | Circuit for limiting the output swing of an amplifier | |
| KR20010106448A (en) | Driver circuit | |
| KR100332508B1 (en) | Stabilized Current Mirror Circuit | |
| US5973565A (en) | DC bias feedback circuit for MESFET bias stability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |