JPH01238338A - Signal processing circuit - Google Patents
Signal processing circuitInfo
- Publication number
- JPH01238338A JPH01238338A JP63066617A JP6661788A JPH01238338A JP H01238338 A JPH01238338 A JP H01238338A JP 63066617 A JP63066617 A JP 63066617A JP 6661788 A JP6661788 A JP 6661788A JP H01238338 A JPH01238338 A JP H01238338A
- Authority
- JP
- Japan
- Prior art keywords
- data
- detection circuit
- signal
- input
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 239000000203 mixture Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101100260825 Mus musculus Tm9sf3 gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、1本の信号ライン上で複数種の伝送ビットレ
ートのデータ伝送を行う通信方式を必要とする通信分野
で利用される信号処理回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a signal processing circuit used in the field of communication that requires a communication method for transmitting data at a plurality of transmission bit rates on one signal line. It is something.
従来の技術
従来、例えば2種類の伝送ビットレートのデータを送受
信する場合には、伝送路を2本用意するか、もしくは1
本の伝送路でデータ授受をする場合にデータ送受前に伝
送レートを送受間で逐次確認し合ってからデータ伝送を
行なう必要がある。Conventional technology In the past, for example, when transmitting and receiving data at two different transmission bit rates, two transmission lines were prepared, or one
When transmitting and receiving data over a real transmission path, it is necessary to confirm the transmission rate between the transmitter and the receiver before transmitting the data.
発明が解決しようとする課題
しかし上記いずれの構成を採用しても複雑な構成となり
システム構築上大きな問題となるものであった。そこで
本発明は、1本の伝送路で送られた伝送ビットレートの
異なったデータから、それぞれの伝送ビットレートに相
当するデータを簡単なる方法で選択抽出することを目的
とするものである。Problems to be Solved by the Invention However, no matter which of the above configurations is adopted, the configuration becomes complicated and poses a major problem in system construction. SUMMARY OF THE INVENTION Therefore, an object of the present invention is to selectively extract data corresponding to each transmission bit rate from data having different transmission bit rates sent through a single transmission path using a simple method.
課題を解決するための手段 そこで本発明は次の構成をとったものである。Means to solve problems Therefore, the present invention has the following configuration.
つまり、伝送ビットレートの異なる入力データを1本の
信号ラインで供給を受け、前記入力データよシ1種のデ
ータ入力区間を検出する第1のデータ区間検出回路と、
前記第1のデータ区間検出回路での検出信号よシも91
種の入力データのデータ入力区間を検出する第2のデー
タ区間検出回路と、前記第1のデータ区間検出回路の出
力と第2のデータ区間検出回路の出力および前記入力デ
ータの供給を受け1種のデータを選択出力する第1のゲ
ート回路と、前記第2のデータ区間検出回路の出力と前
記入力データおよび外部よりのクロックの供給を受け、
第2のデータ区間検出回路の出力区間の入力データをク
ロックでサンプリングし、カウント信号を送出するカウ
ント回路と、前記第2のデータ区間検出回路の出力とカ
ウント回路のカウント信号と第1のデータ区間検出回路
の出力と入力データの供給を受け、もう1種のデータを
選択出力するゲート回路とから構成したものである0
作用
本発明は、伝送ビットレートの異なる入力データに対し
、2種のデータ区間検出回路を設け、それぞれのデータ
転送区間を設定し、入力データと上記区間をゲートする
ことで1種のデータを抽出する。もう1種のデータに対
しては、上記区間内における伝送ビットレートをカウン
ト回路により監視し、所定の伝送ビットレートと判断す
れば、入力データとゲートすることでデータを抽出する
様に作用する。That is, a first data interval detection circuit receives input data having different transmission bit rates through one signal line and detects one type of data input interval from the input data;
The detection signal in the first data interval detection circuit is also 91
a second data interval detection circuit that detects a data input interval of input data of a type; and a second data interval detection circuit that receives the output of the first data interval detection circuit, the output of the second data interval detection circuit, and the input data; a first gate circuit for selectively outputting data; receiving the output of the second data interval detection circuit, the input data and an external clock;
a count circuit that samples input data in the output section of the second data section detection circuit with a clock and sends out a count signal; and a count circuit that samples the input data of the output section of the second data section detection circuit and sends out a count signal; The gate circuit receives the output of the detection circuit and the input data and selectively outputs another type of data. An interval detection circuit is provided, each data transfer interval is set, and one type of data is extracted by gating the input data and the interval. For the other type of data, the transmission bit rate within the above interval is monitored by a counting circuit, and if it is determined that the transmission bit rate is a predetermined transmission bit rate, the data is extracted by gated with the input data.
これにより簡単な構成で2種類の伝送ビットレートのデ
ータを送受信することが可能となるものである。This makes it possible to transmit and receive data at two different transmission bit rates with a simple configuration.
実施例 本発明の具体的実施例を説明する。Example Specific examples of the present invention will be described.
第1図は、本発明の具体的構成例を示す。FIG. 1 shows a specific configuration example of the present invention.
図中、1は第1のデータ区間検出回路で、入力データム
よシ所定の伝送ビットレートに相当する受信区間を検出
し区間信号Bを送出する。In the figure, reference numeral 1 denotes a first data section detection circuit, which detects a reception section corresponding to a predetermined transmission bit rate from an input datum and sends out a section signal B.
2は第1のゲート回路で、区間信号Bにおける入力デー
タ人を選択して第1のデータCを送出する0
3は第2のデータ区間検出回路で、区間信号Bより所定
の伝送ビットレートに相当する受信区間を検出し、区間
信号Eを送出する。2 is a first gate circuit that selects the input data in section signal B and sends out the first data C; 3 is a second data section detection circuit that selects the input data in section signal B and sends out the first data C; The corresponding reception section is detected and the section signal E is sent out.
4はカウント回路で、区間信号Eにおける入力データ人
を外部よシ供給されるクロックDでサンプリングして所
定の伝送ビットレートの受信があったことを検出し区間
信号Fを送出する。Reference numeral 4 denotes a counting circuit which samples the input data in the section signal E using a clock D supplied from the outside, detects that a predetermined transmission bit rate has been received, and sends out the section signal F.
6は第2のゲート回路で、区間信号Fにおける入力デー
タ人を選択して第2のデータGを送出する0
次に具体的動作を説明する。Reference numeral 6 denotes a second gate circuit which selects the input data in the interval signal F and sends out the second data G.Next, the specific operation will be explained.
まず、入力データ人の供給を受けた第1のデータ区間検
出回路1は、例えば入力データの伝送ビットレートが1
MbPsと1.sMbPSの混在で受信した場合におい
て考えると、1MbPSのデータ(もしくは1 MbP
S以上のデータ)を検出し、区間信号Bを送出する。(
この検出方法は、例えば、リトリガブルモノマルチやサ
ンプリングによるカウント検出などが考えられる。)
区間信号Bの供給を受けた第1のゲート回路2は、区間
信号内における入力データを選択し第1のデータOを送
出する。このデータが1MbPSの入力データである。First, the first data section detection circuit 1, which is supplied with input data, detects that the transmission bit rate of the input data is 1, for example.
MbPs and 1. Considering the case where sMbPS is received in a mixed manner, 1MbPS data (or 1MbPS
S or more data) is detected, and section signal B is sent out. (
This detection method may be, for example, count detection using retriggerable monomulti or sampling. ) The first gate circuit 2, which has been supplied with the section signal B, selects input data within the section signal and sends out the first data O. This data is 1 MbPS input data.
次にもう1つの1.sMbPsのデータ抽出について説
明する。区間信号Bの供給を受けた第2のデータ区間検
出回路3は、1MbPS以下のデータであることを確認
し区間信号Rを送出する。(この検出方法は、前記区間
信号Bと同様で可能である。)区間信号Eの供給を受け
たカウント回路4は、入力データ人を外部よシ供給され
るクロックDでサンプリングする。このカウント内容が
1.5MbPSと一致すれば区間信号Fを送出する。つ
まり、入力データ人が1,5MbPSの伝送ビットレー
トで送信されてきたことを示す。このサンプリングによ
るカウント方法(カウント数)を変更してやれば、どの
伝送ビットレートのデータを受信しても簡単に判別する
ことができる。Next is another 1. Data extraction of sMbPs will be explained. The second data section detection circuit 3, which has received the section signal B, confirms that the data is 1 MbPS or less and sends out the section signal R. (This detection method is possible in the same manner as for the section signal B.) The count circuit 4, which has been supplied with the section signal E, samples the input data using the clock D that is supplied from the outside. If this count matches 1.5 MbPS, section signal F is sent out. In other words, the input data is transmitted at a transmission bit rate of 1.5 MbPS. By changing the sampling counting method (count number), it is possible to easily determine which transmission bit rate data is received.
区間信号Fの供給を受けた第2のゲート回路6は、区間
信号E1区間信号Fが検出されている状態および区間信
号Bが非検出の状態における入力データ人(つまり1.
5MbPS)を選択抽出して第2のデータGを送出する
。The second gate circuit 6, which has received the section signal F, receives the input data (i.e., 1.
5MbPS) and sends out the second data G.
以上の説明で明らかな様に、1本の伝送路に混在した複
数の伝送ビットレートのデータを簡単な構成で抽出でき
ることがわかる。As is clear from the above description, it is possible to extract data of a plurality of transmission bit rates mixed on one transmission path with a simple configuration.
発明の効果
以上のごとく本発明は、1本の伝送路に混在して伝送さ
れてくる複数の伝送ビットレートのデータを簡単なる構
成で選択抽出でき、しかも送信側で時分割伝送可能な受
信構成となっておシ伝送路の使用効率の向上が計れる。Effects of the Invention As described above, the present invention provides a receiving configuration that can selectively extract data of multiple transmission bit rates that are mixedly transmitted on one transmission path with a simple configuration, and also allows time-division transmission on the transmitting side. As a result, the efficiency of using the transmission line can be improved.
第1図は、本発明の一実施例のブロック図である0
1・・・・・・第1のデータ区間検出回路、2・・・・
・・第1のゲート回路、3・・・・・・第2のデータ区
間検出回路、4・・・・・・カウント回路、5・・・・
・・第2のゲート回路。FIG. 1 is a block diagram of an embodiment of the present invention. 0 1... First data interval detection circuit, 2...
...First gate circuit, 3...Second data interval detection circuit, 4...Count circuit, 5...
...Second gate circuit.
Claims (1)
ンで供給を受け、前記入力データより1種のデータ入力
区間を検出する第1のデータ区間検出回路と、前記第1
のデータ区間検出回路での検出信号よりもう1種の入力
データのデータ入力区間を検出する第2のデータ区間検
出回路と、前記第1のデータ区間検出回路の出力と第2
のデータ区間検出回路の出力および前記入力データの供
給を受け1種のデータを選択出力する第1のゲート回路
と、前記第2のデータ区間検出回路の出力と前記入力デ
ータおよび外部よりのクロックの供給を受け、第2のデ
ータ区間検出回路の出力区間の入力データをクロックで
サンプリングし、カウント信号を送出するカウント回路
と、前記第2のデータ区間検出回路の出力とカウント回
路のカウント信号と第1のデータ区間検出回路の出力と
入力データの供給を受け、もう1種のデータを選択出力
するゲート回路とから構成した信号処理回路。a first data interval detection circuit that receives input data having different transmission bit rates through one signal line and detects one type of data input interval from the input data;
a second data interval detection circuit that detects a data input interval of another type of input data from the detection signal of the data interval detection circuit;
a first gate circuit that receives the output of the data interval detection circuit and the input data and selects and outputs one type of data; a count circuit that receives the supply, samples input data in the output section of the second data section detection circuit with a clock, and sends out a count signal; A signal processing circuit comprising a gate circuit that receives the output of one data interval detection circuit and input data and selectively outputs another type of data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63066617A JPH01238338A (en) | 1988-03-18 | 1988-03-18 | Signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63066617A JPH01238338A (en) | 1988-03-18 | 1988-03-18 | Signal processing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01238338A true JPH01238338A (en) | 1989-09-22 |
Family
ID=13321037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63066617A Pending JPH01238338A (en) | 1988-03-18 | 1988-03-18 | Signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01238338A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416745A (en) * | 1993-02-26 | 1995-05-16 | Nec Corporation | Parallel data transfer circuit |
KR102225766B1 (en) * | 2019-11-21 | 2021-03-09 | 서울과학기술대학교 산학협력단 | Method and system for backscatter communication based on frequency shift |
-
1988
- 1988-03-18 JP JP63066617A patent/JPH01238338A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416745A (en) * | 1993-02-26 | 1995-05-16 | Nec Corporation | Parallel data transfer circuit |
KR102225766B1 (en) * | 2019-11-21 | 2021-03-09 | 서울과학기술대학교 산학협력단 | Method and system for backscatter communication based on frequency shift |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4918688A (en) | Method and apparatus for coupling computer work stations | |
US5748684A (en) | Resynchronization of a synchronous serial interface | |
US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
JPH01238338A (en) | Signal processing circuit | |
EP0241622B1 (en) | An efficient transmission mechanism integrating data and non coded information | |
US3719930A (en) | One-bit data transmission system | |
CN100364288C (en) | Method of operating a data bus system and a transmitter station | |
CA1282135C (en) | Remote test circuit for channel terminal | |
US7062596B2 (en) | Self-synchronizing half duplex matrix switch | |
US4290135A (en) | Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks | |
JPH0644763B2 (en) | Data transfer method | |
JPH0228938B2 (en) | ||
CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
JP2884713B2 (en) | Data transmission method | |
JPH0522289A (en) | Multiple address communication control system | |
Matteson | Computer Processing for Data Communications | |
JPS6173456A (en) | Information transmission/reception system | |
JPH01147765A (en) | Data transfer controller | |
JPS6074848A (en) | Serial data transfer system | |
JPS58182349A (en) | Automatic setting device of transmission and reception speed of communication controller | |
JPS631129A (en) | Data transfer control system | |
JPH06104954A (en) | Data transfer method | |
JPS6384399A (en) | Key telephone system | |
JPS6264150A (en) | Time division multiplex transmitter | |
JPS5975734A (en) | Transmission line access device |