JPH01234061A - Controlling method for inverter apparatus - Google Patents
Controlling method for inverter apparatusInfo
- Publication number
- JPH01234061A JPH01234061A JP63061205A JP6120588A JPH01234061A JP H01234061 A JPH01234061 A JP H01234061A JP 63061205 A JP63061205 A JP 63061205A JP 6120588 A JP6120588 A JP 6120588A JP H01234061 A JPH01234061 A JP H01234061A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- conversion means
- rectifier
- pulse
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000010304 firing Methods 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 11
- 238000009499 grossing Methods 0.000 abstract description 16
- 239000003990 capacitor Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 235000011468 Albizia julibrissin Nutrition 0.000 description 1
- 240000007185 Albizia julibrissin Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、直流電源とは絶縁された交流を出力するイ
ンパーク装置の制御方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of controlling an impark device that outputs alternating current that is isolated from a direct current power source.
第５図は直流電源とは絶縁された交流を出力するインバ
ータ装置の従来例を示した主回路接続口である。FIG. 5 shows a main circuit connection port of a conventional inverter device that outputs alternating current that is isolated from a direct current power source.
この第５図において、符号１なる交流電源は、電圧変動
と周波数変動とがある程度許容されている商用電源であ
って、この交流電源１からの交流をサイリスタ整流器２
で定電圧の直流に変換し、平滑リアクトル３Ｌと平滑コ
ンデンサ３Ｃとにより、このサイリスク整流器２が出力
する直流を平滑して第１インバータ １０に与える。In FIG. 5, an AC power source designated by reference numeral 1 is a commercial power source in which voltage fluctuations and frequency fluctuations are allowed to some extent.
The smoothing reactor 3L and the smoothing capacitor 3C smooth the direct current output from the Sirisk rectifier 2 and provide it to the first inverter 10.
第１インバータ １０ は、半導体スイッチ素子として
の電界効果トランジスタ（以下ではＦＥＴと略記する）
と、これに逆並列接続されるダイオードとにより形成さ
れるアームを単相ブリッジ接続することで構成されてお
り、各アームを順次オン・オフ動作させることにより、
この第１インバータ１０に入力された直流を交流に変換
して絶縁変圧器４へ供給するのであるが、この第１イン
バータ１０が出力する交流の周波数を高くするほど、絶
縁変圧器４を小形化することができる。The first inverter 10 is a field effect transistor (hereinafter abbreviated as FET) as a semiconductor switching element.
It consists of a single-phase bridge connection of arms formed by a diode connected in antiparallel to this, and by turning each arm on and off sequentially,
The direct current input to the first inverter 10 is converted into alternating current and supplied to the isolation transformer 4.The higher the frequency of the alternating current output from the first inverter 10, the smaller the isolation transformer 4. can do.
この絶縁変圧器４により、直流側とは絶縁された交流は
、ダイオードの単相ブリッジ接続で構成されたダイオー
ド整流器５により、再び直流に変換され、この直流に含
まれているリップル分を平滑リアクトル６Ｌと平滑コン
デンサ６Ｃとで構成されている平滑回路により吸収・除
去したのち、第２インバータ３０により再び交流に変換
し、負荷７にこの交流を供給する。The alternating current that is isolated from the direct current side by the isolation transformer 4 is converted back into direct current by the diode rectifier 5 configured with a single-phase bridge connection of diodes, and the ripple contained in this direct current is smoothed by the smoothing reactor. After being absorbed and removed by a smoothing circuit composed of a smoothing capacitor 6L and a smoothing capacitor 6C, the second inverter 30 converts the current into alternating current again, and supplies this alternating current to the load 7.
ここで第２インバータ３０ は、半導体スイッチ素子と
してのＦＥＴと、二〇ＦＥＴに逆並列接続されたダイオ
ードとでアームを形成し、このアームを単相ブリッジ接
続しているのであるが、たとえばパルス幅変調制御によ
りこれらＦＥＴをオン・オフ動作させることで、負荷７
に与える交流の電圧と周波数とを所望値に制御すること
ができる。Here, the second inverter 30 forms an arm with a FET as a semiconductor switching element and a diode connected anti-parallel to the 20FET, and this arm is connected in a single-phase bridge. By turning these FETs on and off through modulation control, the load 7
It is possible to control the voltage and frequency of the alternating current applied to a desired value.
ところで、第５図に示す従来例回路で構成されて、負荷
へ供給する交流を直流電源側と絶縁するようにしている
インバータ装置は、上述したように、直流電源を交流に
変換したのちに絶縁し、再度直流に変換してから第２イ
ンバータで所望の交流を出力させるようにしていること
がら、絶縁後のダイオード整流器５の出力直流を平滑す
る必要があり、そのために大容量の平滑リアクトル６Ｌ
ならびに平滑コンデンサ６Ｃを設置しなければならず、
装置が大形になる不都合があった。By the way, an inverter device configured with the conventional circuit shown in Fig. 5, which insulates the AC supplied to the load from the DC power supply side, converts the DC power to AC and then insulates it. However, since the desired alternating current is outputted by the second inverter after being converted to direct current again, it is necessary to smooth the output direct current of the diode rectifier 5 after insulation, and for this purpose, a large capacity smoothing reactor 6L is used.
Also, a smoothing capacitor 6C must be installed,
This had the disadvantage of making the device large.
そこでこの発明の目的は、直流電源とは絶縁された交流
を直流に変換する整流器の出力を平滑する回路を不要に
し、その次段に設けたインバータから所望の電圧と周波
数の交流を取出せるよう番こすることにある。Therefore, the purpose of this invention is to eliminate the need for a circuit that smoothes the output of a rectifier that converts alternating current to direct current, which is insulated from the direct current power supply, and to make it possible to obtain alternating current of the desired voltage and frequency from the inverter installed at the next stage. It's all about rubbing.
上記の目的を達成するために、この発明の制御方法は、
半導体スイッチ素子と、これに逆並列接続されたダイオ
ードとで形成されたアームをブリッジ接続することで、
第１変換手段と第２変換手段ならびに第３変換手段を別
個に構成し、前記第１変換手段は各相ごとにその上側ア
ームと下側アームとが同時にオフとなる期間を有し、か
つ各相間の動作に重なり期間がないように点弧パルスを
与えて、当１亥第１変換手段に入力される直流を交流に
変換し、この交流を絶縁変圧器で絶縁して前記第２変換
手段に与え、この第２変換手段は前記第１変換手段への
点弧パルスに同期した点弧パルスにより、絶縁された交
流入力を直流に変換して前記第３変換手段へ出力し、こ
の第３変換手段は前記第１変換手段の点弧パルスに同期
してパルス幅変調された点弧パルスにより、直流入力を
交流に変換して出力するものとする。In order to achieve the above object, the control method of the present invention includes:
By bridge-connecting an arm formed by a semiconductor switch element and a diode connected antiparallel to it,
The first converting means, the second converting means, and the third converting means are configured separately, and the first converting means has a period in which its upper arm and lower arm are simultaneously off for each phase, and An ignition pulse is given so that there is no overlapping period in the operation between the phases, and the direct current input to the first converting means is converted into alternating current, and this alternating current is insulated by an isolation transformer, and the second converting means is insulated. The second converting means converts the insulated AC input into direct current and outputs it to the third converting means by a firing pulse synchronized with the firing pulse sent to the first converting means. The converting means converts the DC input into AC using a pulse width modulated firing pulse in synchronization with the firing pulse of the first converting means and outputs the converted AC.
この発明は、第１インバータが出力する交流を絶縁後に
直流に変換する整流器を、半導体スイッチ素子と、これ
に逆並列接続されたダイオードとでなるアームのブリッ
ジ接続で構成し、この半導体スイッチ素子への点弧パル
ス、ならびに次段の第２インバータを構成している半導
体スイッチ素子への点弧パルスを、第１インバータの半
導体スイッチ素子用点弧、パルスに同期させるようにす
ることで、前記整流器が出力する直流を平滑することな
く第２インバータへ与えるようにして、前記整流器直流
出力用平滑回路を省略できるようにしたものである。ま
た第１インバータは出力電圧発生期間中の有効電力と無
効電力を処理するさいに使用するのであって、環流モー
ドは必要でないことから、この第１インバータの点弧パ
ルスを簡略化している。In this invention, a rectifier that converts alternating current output from a first inverter into direct current after insulation is configured with a bridge connection of an arm consisting of a semiconductor switching element and a diode connected in antiparallel to the semiconductor switching element. By synchronizing the ignition pulse for the semiconductor switch element constituting the second inverter in the next stage with the ignition pulse for the semiconductor switch element of the first inverter, the rectifier The DC output from the rectifier is supplied to the second inverter without being smoothed, so that the smoothing circuit for the rectifier DC output can be omitted. Furthermore, since the first inverter is used to process active power and reactive power during the output voltage generation period, and the free circulation mode is not required, the firing pulse of the first inverter is simplified.
第１図は本発明の実施例を示した主回路接続図であり、
第２図は第１図に示す実施例回路における各変換手段の
動作の実施例をあられしたタイムチャートであり、この
第１図と第２図により、本発明の内容を以下に記載する
。FIG. 1 is a main circuit connection diagram showing an embodiment of the present invention,
FIG. 2 is a time chart showing an example of the operation of each conversion means in the embodiment circuit shown in FIG. 1, and the content of the present invention will be described below with reference to FIG. 1 and FIG. 2.
この第１図において、符号ｌなる交流電源は、電圧変動
と周波数変動とがある程度許容されている商用電源であ
って、この交流電源１からの交流をサイリスク整流器２
で定電圧の直流に変換し、平滑リアクトル３Ｌと平滑コ
ンデンサ３Ｃとにより、このサイリスク整流器２が出力
する直流を平滑して、第１変換手段としての第１インバ
ータ１０へ人力させているのは、第５図において既述の
従来例回路の場合と同じである。In FIG. 1, the AC power supply with the symbol l is a commercial power supply that allows voltage fluctuations and frequency fluctuations to some extent, and the AC power supply from this AC power supply 1 is passed through the Cyrisk rectifier 2.
The DC current output from the SIRIS rectifier 2 is converted into a constant voltage DC by the smoothing reactor 3L and the smoothing capacitor 3C, and then manually supplied to the first inverter 10 as the first conversion means. This is the same as the case of the conventional circuit described above in FIG.
第１インバータ １０ は、半導体スインチ素子として
の４個のＦ Ｅ Ｔ １１．１２．１３．１４ を単相
ブリッジ接続することで構成されているが、これらのＦ
ＥＴ １１．１２．１３．１４ には、それぞれ別個
のダイオードが逆並列接続されている。この第１インバ
ータ ｌＯは直流電源すなわちサイリスク整流器２から
の平滑された直流を入力し、これを高い周波数の交流に
変換して絶縁変圧器４の１次側に印加するので、この絶
縁変圧器４の２次側からは直流電源側とは絶縁された交
流を取出すことができるので、これを第２変換手段とし
てのトランジスタ整流器２０に与えて再び直流に変換す
る。The first inverter 10 is constructed by connecting four FETs 11.12.13.14 as semiconductor switch elements in a single-phase bridge.
ET 11.12.13.14 each have a separate diode connected in antiparallel. This first inverter IO inputs the DC power supply, that is, the smoothed DC from the Sirisk rectifier 2, converts it into high frequency AC, and applies it to the primary side of the isolation transformer 4. Since it is possible to take out an alternating current that is insulated from the direct current power supply side from the secondary side of the converter, it is supplied to a transistor rectifier 20 as a second converting means to convert it back into direct current.
このトランジスタ整流器２０ は、半導体スイッチ素子
としての４個のトランジスタ２１．２２．２３゜２４の
それぞれにダイオードを逆並列接続したものを単相ブリ
ンジ接続することで構成され、このトランジスタ整流器
２０に人力される交流を直流に変換して、この直流を第
３変換手段としての第２インバータ３０に入力させてい
る。This transistor rectifier 20 is constructed by connecting four transistors 21, 22, 23, and 24 as semiconductor switching elements with diodes connected in antiparallel to each other in a single-phase bridge connection. The alternating current is converted into direct current, and this direct current is input to a second inverter 30 as a third converting means.
第２インバータ３０ も、半導体スイッチ素子としての
４個のＦ Ｅ ７３１．３２．３３．３４のそれぞれに
ダイオードを逆並列接続したものを単相ブリッジ接続す
ることで構成され、この第２インバータ３０に入力され
る直流を、所望の電圧と周波数の交流に変換して負荷７
に供給するので、この負荷７には、サイリスク整流器２
が出力する直流とは絶縁された交流を給電できる。ここ
で符号４Ｉ は負荷７へ出力する交流電圧を検出する計
器用変圧器であり、また符号４０は第１インバータ １
０ とトランジスタ整流器２０および第２インバータ３
０へ適切なタイミングで点弧パルスを与えるパルス分配
回路である。The second inverter 30 is also configured by connecting diodes in antiparallel to each of four F E 731.32.33.34 as semiconductor switching elements in a single-phase bridge connection. Converts the input DC to AC of the desired voltage and frequency and connects it to the load 7.
Therefore, this load 7 is supplied with the Sirisk rectifier 2.
It is possible to supply AC power that is isolated from the DC output. Here, the symbol 4I is an instrument transformer that detects the AC voltage output to the load 7, and the symbol 40 is the first inverter 1.
0 and the transistor rectifier 20 and the second inverter 3
This is a pulse distribution circuit that provides ignition pulses to 0 at appropriate timing.
このパルス分配回路４０の働きにより、この第１図に示
すインバータ装置は、第２図のタイムチ十−トに示す動
作をなす。すなわち、第２図（イ）は第１インバータ
ｌＯの出力電圧、第２図（ロ）はトランジスタ整流器２
０の出力電圧、第２図（ハ）は第２インバータ３０の出
力電圧、第２図（ニ）は第２インバータ３０の出力電流
をそれぞれがあられしており、第２図（ホ）は第１イン
バータ １０を構成する４個のＦ ＥＴ １１．１２．
１３および１４の動作、第２１（へ）はトランジスタ整
流器２０を構成する４個のトランジスタ２１．２２．２
３および２４の動作、第２図（ト）は第２インバータ３
０を構成する４個のＦ Ｅ Ｔ ３１．３２．３３およ
び３４の動作をそれぞれがあられしている。Due to the action of this pulse distribution circuit 40, the inverter device shown in FIG. 1 performs the operation shown in the time chart of FIG. 2. In other words, Fig. 2 (a) shows the first inverter.
The output voltage of lO, Figure 2 (b) is the transistor rectifier 2
Figure 2 (C) shows the output voltage of the second inverter 30, Figure 2 (D) shows the output current of the second inverter 30, and Figure 2 (E) shows the output voltage of the second inverter 30. 4 FETs constituting 1 inverter 10 11.12.
13 and 14, the 21st (to) is the operation of the four transistors 21.22.2 constituting the transistor rectifier 20.
3 and 24, FIG. 2 (G) shows the operation of the second inverter 3.
Each of the four FETs 31, 32, 33 and 34 that make up 0 is described.
この第２図であきらかなように、第１インバータ １０
の第１相を構成している上側のＦＥＴＩＩと下側のＦＥ
Ｔ１３ とでは両者が交互にオンとオフとを繰返すので
あるが、この両者が同時にオフとなる期間が存在してい
る。また第２相を構成している上側のＦＥＴ１２ と下
側のＦＥＴ１４についても同様な相対関係で交互にオン
とオフとを繰返す。さらに第１相上側のＦＥＴＩＩ と
第２相下ｌのＦＥＴ１４ とは同時にオンとなり、第２
相上側のＦＥＴ１２と第１相下側のＦＥＴ１３ も両者
同時にオンとなる点弧パルスが与えられるようになって
いる（第２図（ホ）参照）。その結果、第１インバータ
は出力電圧が零となる期間のない高周波数の交流を出力
することとなる （第２図（イ）参照）。As is clear from this Figure 2, the first inverter 10
The upper FET II and the lower FE constitute the first phase of
At T13, both are alternately turned on and off, but there is a period in which both are turned off at the same time. Further, the upper FET 12 and the lower FET 14 constituting the second phase are alternately turned on and off in the same relative relationship. Furthermore, FET II on the upper side of the first phase and FET14 on the lower side of the second phase are turned on simultaneously, and the second
The FET 12 on the upper side of the phase and the FET 13 on the lower side of the first phase are also given an ignition pulse that turns on both at the same time (see FIG. 2 (E)). As a result, the first inverter outputs high-frequency alternating current with no period in which the output voltage is zero (see FIG. 2 (a)).
トランジスタ整流器２０を構成しているトランジスタ２
１．２２．２３．２４への点弧パルスは、絶縁変圧器４
の極性に応じて、換言すれば第１インバータ １０を構
成しているＦ Ｅ Ｔ １１．１２．１３．１４への点
弧パルスに同期して与えられるのであって、これらのト
ランジスタ２１．２２．２３．２４ のオン・オフ動作
は、第１インバータ １０が電圧を出している期間内に
完了する （第２図（へ）参照）。さらに第２インパー
ク３０を構成しているＦＥＴ３１゜３２、３３．３４へ
の点弧パルスも第１インバータ１０を構成しているＦ
Ｅ Ｔ １１．１２．１３．１４ の点弧パルスに同期
しており、この第２インバータ３０の電圧発生区間は、
トランジスタ整流器２０の各トランジスタ２１．２２．
２３．２４ に点弧信号が与えられている間に完了する
。この第２インバータ３０は第２図（ト）に示すように
、ＦＥＴ３１ とＦＥＴ３３ とは基本周波数でのスイ
ッチング動作であるが、ＦＥＴ３２とＦＥＴ３４ とは
パルス幅変調動作となっている。Transistor 2 configuring transistor rectifier 20
The ignition pulse to 1.22.23.24 is applied to isolation transformer 4
In other words, it is applied in synchronization with the firing pulse to the FET 11.12.13.14 constituting the first inverter 10, depending on the polarity of these transistors 21.22. The on/off operations of 23 and 24 are completed within the period in which the first inverter 10 is outputting voltage (see FIG. 2(f)). Furthermore, the ignition pulses to FETs 31, 32, 33, and 34 that make up the second impulse 30 are also applied to the FETs that make up the first inverter 10.
It is synchronized with the ignition pulse of E T 11.12.13.14, and the voltage generation section of this second inverter 30 is
Each transistor 21 . 22 . of transistor rectifier 20 .
Completed while the firing signal is applied at 23.24. In this second inverter 30, as shown in FIG. 2(G), FET31 and FET33 perform switching operation at the fundamental frequency, but FET32 and FET34 perform pulse width modulation operation.
なお、第１図に記載されているスナバコンデンサ５Ｌ
５２は、このインバータ装置が動作するさいに、原理的
には必要のないコンデンサであって、削除しても差支え
ないものであるが、スナバ用として実用されるものであ
る。従ってこのスナバコンデンサ５１．５２が接続され
ている場合、サイリスク整流器２０が出力する直流電圧
は保持されることになる。よって絶縁変圧器４のリセン
トエネルギーは直流電圧側へは行かないものとして第１
インバータ １０の出力電圧を画いている （第２図（
イ）参照）、また、トランジスタ整流器２０の波形は、
絶縁変圧器４の】次側電圧に対応したものとなっている
。In addition, the snubber capacitor 5L shown in Fig. 1
Reference numeral 52 is a capacitor which is not required in principle when this inverter device operates, and may be omitted, but it is actually used as a snubber. Therefore, when the snubber capacitors 51 and 52 are connected, the DC voltage output from the silice rectifier 20 is maintained. Therefore, assuming that the recent energy of the isolation transformer 4 does not go to the DC voltage side, the first
The output voltage of the inverter 10 is drawn (Fig. 2 (
b), and the waveform of the transistor rectifier 20 is
This corresponds to the voltage on the next side of the isolation transformer 4.
第１インバータ１０ とトランジスタ整流器２０および
第２インバータ３ｏが上述の関係を保って動作すること
により、第１インバータ１ｏを回ってトランジスタ整流
器２０の各トランジスタ間の短絡モードは無くなるし、
第２インバータ３ｏが環流モードになってからトランジ
スタ整流器２゜のトランジスタをオフさせるようにして
いるので、このトランジスタのはね上り電圧を小さな値
に抑制することができる。By operating the first inverter 10, the transistor rectifier 20, and the second inverter 3o while maintaining the above-mentioned relationship, the short circuit mode between each transistor of the transistor rectifier 20 around the first inverter 1o is eliminated.
Since the transistor of the transistor rectifier 2.degree. is turned off after the second inverter 3o enters the freewheeling mode, the surge voltage of this transistor can be suppressed to a small value.
第３図は第２図の実施例タイムチャートにおけるＡなる
期間を拡大してあられしたタイムチャートであって、第
３図（イ）は第１インバータ １ｏの出力電圧、第３図
（ロ）はトランジスタ整流２Ｓ２゜の出力電圧、第３図
（ハ）は第２インバータ３ｏの出力電圧、第３図（ニ）
は第１インバータ １０を構成しているＦ ＥＴ １１
．１２．１３．１４の動作、第３図（ホ）はトランジス
タ整流器２０を構成しているトランジスタ２１．２２．
２３．２４ の動作、第３図（へ）は第２インバータ３
ｏを構成しているＦＥＴ３１、３２．３３．３４の動作
をそれぞれがあられしている。FIG. 3 is a time chart obtained by enlarging the period A in the embodiment time chart of FIG. 2, and FIG. 3 (A) shows the output voltage of the first inverter 1o, and FIG. The output voltage of the transistor rectifier 2S2°, Fig. 3 (c) is the output voltage of the second inverter 3o, Fig. 3 (d)
is the FET 11 that constitutes the first inverter 10.
．． 12.13.14 operations, FIG. 3 (e) shows the transistors 21.22.
23.24 The operation of Fig. 3 shows the operation of the second inverter 3.
The operations of the FETs 31, 32, 33, and 34 that make up the FETs 31, 32, 33, and 34, respectively, are shown in FIG.
この第３図であきらかなように、第１インバータ １０
とトランジスタ整流器２０および第２インバータ３０
を構成している各スイッチ素子のオン・オフ動作の速度
、あるいは回路振動などを考慮して、各スイッチ素子間
にτ１〜τ、の時間を確保するようにしている。As is clear from this Fig. 3, the first inverter 10
and a transistor rectifier 20 and a second inverter 30
The time τ1 to τ is ensured between each switching element, taking into consideration the speed of on/off operation of each switching element constituting the switch element, circuit vibration, etc.
第４図は第１図に示す実施例回路における各変換手段の
動作の第２の実施例をあられしたタイムチャートであっ
て、この第４図に示している（イ）。FIG. 4 is a time chart showing a second embodiment of the operation of each conversion means in the embodiment circuit shown in FIG. 1, and is shown in FIG. 4 (A).
（ロ）、（ハ）、（ニ）、（ホ）、（へ）、（ト）は、
前述した第２図で説明済みのものと同じである。(B), (C), (D), (E), (E), (G) are
This is the same as that already explained in FIG. 2 above.
この第４図においては、（ト）に示すように、第２イン
バータ３０を構成しているＦＥＴ３１ とＦＥＴ３３
とは、第１インバータｌＯあるいはトランジスタ整流器
２０ と同期した点弧パルスにより動作しており、ＦＥ
Ｔ３２ とＦＥＴ３４ とがパルス幅変調動作となって
いる。In this FIG. 4, as shown in (G), FET31 and FET33 that constitute the second inverter 30 are
is operated by a firing pulse synchronized with the first inverter lO or the transistor rectifier 20, and the FE
T32 and FET34 perform pulse width modulation operation.
要するに環流モードを構成できるインバータ回路用点弧
パルスを与えて動作させるのであれば、パルス幅変調波
形をどのようにして作成するかについて制限されること
はない、さらにこれら第１インバータ １０ と第２イ
ンバータ３０、およびトランジスタ整流器・２０を構成
する半導体スイッチ素子についても、可制御素子であれ
ばよいことは勿論である。In short, there are no restrictions on how to create a pulse width modulation waveform as long as the inverter circuit is operated by giving a firing pulse that can configure the freewheeling mode. Of course, the semiconductor switching elements constituting the inverter 30 and the transistor rectifier 20 may also be controllable elements.
（発明の効果〕
この発明によれば、直流を交流に変換する第１インバー
タの出力を絶縁したのち、整流器で直流に変換し、第２
インバータでこの直流を再び交流に変換して出力するよ
うにしているインバータ装置において、前記整流器と第
２インバータへの点弧パルスを第１インパークへの点弧
パルスと同期させ、かつこの第１インバータが電圧を出
力している期間中に整流器を構成している半導体スイッ
チ素子はそのオン・オフ動作を完了し、この整流器に点
弧信号が与えられている間に第２インバータは電圧発生
区間を完了するように制ｉＴＱ Ｌでいるので、整流器
の直流出力側に平滑回路を設置する必要がなくなり、当
該インバータ装置を小形軽量化できる効果を得る。さら
に、当該インバータ装置が出力電圧発生朋間中における
有効電力と無効電力の処理は、第２インバータと整流器
、第１インバータおよびこの第１インバータの直流電源
により行われるし、出力電圧を発生していない期間での
電流は、第２インバータにより環流モードが構成される
ので、第１インバータや整流器がスインチング動作した
ときのはね上り電圧を小さく抑制できる効果も合わせて
有する。さらに整′ａ器の直流出力側にスナバ用として
小容量のコンデンサを接続することで、絶縁変圧器駆動
時に生しる回路振動に起因したはね上り電圧も抑制でき
る効果を発揮することとなる。(Effect of the invention) According to this invention, after insulating the output of the first inverter that converts direct current to alternating current, the output of the first inverter that converts direct current to alternating current is converted to direct current by the rectifier, and the output of the second
In an inverter device in which an inverter converts this direct current into alternating current again and outputs the same, the ignition pulse to the rectifier and the second inverter is synchronized with the ignition pulse to the first impulse, and During the period when the inverter is outputting voltage, the semiconductor switching elements forming the rectifier complete their on/off operations, and while the ignition signal is given to this rectifier, the second inverter is activated during the voltage generation period. Since the iTQ L is controlled so as to complete the process, there is no need to install a smoothing circuit on the DC output side of the rectifier, and the inverter device can be made smaller and lighter. Furthermore, while the inverter device is generating an output voltage, processing of active power and reactive power is performed by the second inverter, the rectifier, the first inverter, and the DC power supply of the first inverter. Since the second inverter configures the freewheeling mode for the current during the non-current period, it also has the effect of suppressing the surge voltage when the first inverter or rectifier performs the switching operation. Furthermore, by connecting a small capacity capacitor as a snubber to the DC output side of the regulator, it is possible to suppress the surge voltage caused by circuit vibration that occurs when the isolation transformer is driven. .
第１図は本発明の実施例を示した主回路接続図、第２図
は第１図に示す実施例回路における各変換手段の動作の
実施例をあられしたタイムチャート、第３図は第２図の
実施例タイムチャートにおけるＡなる期間を拡大してあ
られしたタイムチャート、第４図は第１図に示す実施例
回路における各変換手段の動作の第２の実施例をあられ
したタイムチャートであり、第５図は直流電源とは絶縁
された交流を出力するインバータ装置の従来例を示した
主回路接続図である。
１・・・交流電源、２・・・サイリスク整流器、３Ｃ。
６Ｃ・・・平滑コンデンサ、３Ｌ、６Ｌ・・・平滑リア
クトル、４・・・絶縁変圧器、５・・・ダイオード整流
器、７・・・負荷、１０・・・第１変換手段としての第
１インバータ、１１．１２．１３．１４・・・半導体ス
イッチ素子としてのＦＥＴ、２０・・・第２変換手段と
してのトランジスタ整流器、２Ｌ ２２．２３．２４川
半導体スインチ素子としての１−ランリスク、３０・・
・第３変換手段としての第２インバータ、３１．３２．
３３．３４・・・半導体スイッチ素子としてのＦＥＴ、
、４０・・・パルス分配回路、第 ３ 図Fig. 1 is a main circuit connection diagram showing an embodiment of the present invention, Fig. 2 is a time chart showing an example of the operation of each conversion means in the embodiment circuit shown in Fig. 1, and Fig. 3 is a main circuit connection diagram showing an embodiment of the present invention. FIG. 4 is a time chart showing a second example of the operation of each conversion means in the example circuit shown in FIG. 1. , FIG. 5 is a main circuit connection diagram showing a conventional example of an inverter device that outputs alternating current that is isolated from a direct current power supply. 1...AC power supply, 2...Sirisk rectifier, 3C. 6C... Smoothing capacitor, 3L, 6L... Smoothing reactor, 4... Isolation transformer, 5... Diode rectifier, 7... Load, 10... First inverter as first conversion means , 11.12.13.14... FET as semiconductor switch element, 20... Transistor rectifier as second conversion means, 2L 22.23.24 1-run risk as semiconductor switch element, 30.・
- Second inverter as third conversion means, 31.32.
33.34...FET as a semiconductor switch element,
, 40...Pulse distribution circuit, Fig. 3
Claims (1)
イオードとで形成されたアームをブリッジ接続すること
で、第１変換手段と第２変換手段ならびに第３変換手段
を別個に構成し、前記第１変換手段は各相ごとにその上
側アームと下側アームとが同時にオフとなる期間を有し
、かつ各相間の動作に重なり期間がないように点弧パル
スを与えて、当該第１変換手段に入力される直流を交流
に変換し、この交流を絶縁変圧器で絶縁して前記第２変
換手段に与え、この第２変換手段は前記第１変換手段へ
の点弧パルスに同期した点弧パルスにより、絶縁された
交流入力を直流に変換して前記第３変換手段へ出力し、
この第３変換手段は前記第１変換手段の点弧パルスに同
期してパルス幅変調された点弧パルスにより、直流入力
を交流に変換して出力することを特徴とするインバータ
装置の制御方法。1) By bridge-connecting an arm formed by a semiconductor switch element and a diode connected in antiparallel to the semiconductor switch element, the first conversion means, the second conversion means, and the third conversion means are configured separately, and the The first converting means has a period in which its upper arm and lower arm are simultaneously off for each phase, and applies an ignition pulse so that there is no overlapping period in the operation between the phases. converts the DC input into the AC into AC, insulates this AC with an isolation transformer, and supplies it to the second conversion means, the second conversion means igniting in synchronization with the ignition pulse to the first conversion means. Converting the insulated AC input to DC by a pulse and outputting it to the third conversion means,
A method for controlling an inverter device, characterized in that the third converting means converts the DC input into alternating current and outputs the alternating current using a pulse-width-modulated firing pulse in synchronization with the firing pulse of the first converting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63061205A JPH01234061A (en) | 1988-03-15 | 1988-03-15 | Controlling method for inverter apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63061205A JPH01234061A (en) | 1988-03-15 | 1988-03-15 | Controlling method for inverter apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01234061A true JPH01234061A (en) | 1989-09-19 |
Family
ID=13164453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63061205A Pending JPH01234061A (en) | 1988-03-15 | 1988-03-15 | Controlling method for inverter apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01234061A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349734B1 (en) * | 1998-01-30 | 2002-08-22 | 가부시끼가이샤 도시바 | Power supply device for electromotive railcar |
-
1988
- 1988-03-15 JP JP63061205A patent/JPH01234061A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349734B1 (en) * | 1998-01-30 | 2002-08-22 | 가부시끼가이샤 도시바 | Power supply device for electromotive railcar |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694307A (en) | Integrated AC/DC and DC/DC converter | |
| JPS6268068A (en) | Power converter | |
| JPH08228484A (en) | Phase control smr converter | |
| JPH01234061A (en) | Controlling method for inverter apparatus | |
| JPH01238466A (en) | Control of inverter device | |
| JPH0315273A (en) | Inverter | |
| US4247887A (en) | AC--AC Converter device | |
| JPS6035892B2 (en) | power converter | |
| JPH01238464A (en) | Control of inverter device | |
| JPH01238465A (en) | Control of inverter device | |
| JPH08228488A (en) | Method of correcting dead time of high frquency link dc/ac converter | |
| JPH0833355A (en) | Inverter system of carrier frequency modulation by high-frequency transformer coupling | |
| JPS6244073A (en) | Ac power source | |
| RU2269860C2 (en) | Method for frequency conversion | |
| JPH0421363A (en) | Inverter | |
| JPH01126169A (en) | Inverter controlling device | |
| JPH01234062A (en) | Controlling method for ac power supply | |
| JPH074066B2 (en) | Control circuit for 3-phase inverter | |
| RU2137283C1 (en) | Direct-action frequency changer | |
| JPS58218895A (en) | Controller for electric motor | |
| JPH0947041A (en) | Power converter | |
| JP3063830B2 (en) | converter | |
| SU900403A1 (en) | Method of control of power-diode frequency converter with intermediate dc stage | |
| JPH11215824A (en) | Power unit | |
| JPS6244072A (en) | Ac power source |