JPH01232446A - Program development assisting device for computer - Google Patents

Abstract

PURPOSE:To rewrite a monitor program during the execution of an object program by a computer and to develop a program speedily by providing a 1st storage means for storing the object program and a 2nd storage means for storing the monitor program. CONSTITUTION:The 1st storage means M1 which stores the same object program is connected to the computer to be developed as a substitute for the object program storage element MM in the computer MC. Then the computer reads the object program out of the 1st storage means M1 and executes the program. When an address read by the computer MC coincides with a desired monitor address stored in the address storage means M2, a connection switching means M4 connects the 2nd storage means M3 which stores the monitor program to the computer MC as a substitute for the 1st storage means M1. Then, the monitor program is described from the desired monitor address, so the computer MC reads the monitor program out of the 2nd storage means M3 and executes it. Thus, the program is developed speedily.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コンピュータのプログラム開発支援装置に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a computer program development support device.

［従来の技術］ コンピュータのプログラム開発支援装置としては、イン
サーキットエミュレータが用いられているが、この開発
支援装置は、マイクロプロセッサの代行装置を備え複雑
な構成であり、作製コストが高い。[Prior Art] An in-circuit emulator is used as a computer program development support device, but this development support device includes a microprocessor proxy device, has a complicated configuration, and is expensive to manufacture.

そこで、従来より、目的プログラム（コンピュータに所
定の処理を実行させるためのプログラム）が記憶される
記憶素子に置き換えて、そのコンピュータに接続される
プログラム開発支援装置が使用されている。この開発支
援装置は、目的プログラムと監視プログラム（コンピュ
ータに、目的プログラムの実行途中における挙動状態を
監視させるプログラム）とが記憶される記憶手段を、主
要部とした簡単な構成であって、安価で作製でき、手軽
にプログラム開発の支援に用いられるものである。Therefore, conventionally, a program development support device connected to a computer has been used in place of a storage element in which a target program (a program for causing a computer to execute a predetermined process) is stored. This development support device has a simple configuration, mainly consisting of a storage means in which a target program and a monitoring program (a program that causes a computer to monitor the behavior state of the target program during execution) are stored, and is inexpensive. It can be created and easily used to support program development.

［発明が解決しようとする問題点コ しかし、上記の開発支援装置においては、コンピュータ
に接続される記憶手段に、目的プログラムと監視プログ
ラムとが書込まれている。したがって、その両プログラ
ム全体の大きさは、上記コンピュータ内の記憶素子の記
憶容量を越えることはできない。つまり、監視プログラ
ムの大きさは、制限される。加えて、コンピュータが目
的プログラムを実行しているときには、監視プログラム
を書換えることはできない。たとえ一箇所の書換えであ
っても、その監視プログラムを書換える度に、目的プロ
グラムの実行を停止しかけれはならない。[Problems to be Solved by the Invention] However, in the above-mentioned development support apparatus, the object program and the monitoring program are written in a storage means connected to the computer. Therefore, the total size of both programs cannot exceed the storage capacity of the storage element in the computer. In other words, the size of the monitoring program is limited. In addition, the monitoring program cannot be rewritten while the computer is running the target program. Even if only one location is rewritten, execution of the target program must not be stopped every time the monitoring program is rewritten.

したがって、従来の開発支援装置は、上記記憶容量の制
限により目的プログラムの検査機能が低く、かつ無駄時
間が多くて開発に大変手間がかかるという問題を有して
いる。Therefore, the conventional development support apparatus has the problem that the inspection function of the target program is low due to the above-mentioned storage capacity limitation, and there is a lot of wasted time, making development very time-consuming.

本発明は上記問題点を解決し、簡単な構成で作製コスト
がかからず手軽に使用できるとともに迅速にプログラム
を開発てきるコンピュータのプログラム開発支援装置を
提供することを目的としてなされた。The present invention has been made to solve the above-mentioned problems, and to provide a computer program development support device that has a simple configuration, is inexpensive to manufacture, can be easily used, and can quickly develop programs.

［問題点を解決するための手段］ 本発明の要旨とするところは、第１図に示す基本的構成
図に例示するように、 コンピュータ（ＭＣ）内に設けられ該コンピュータに所
定の処理を行わせる目的プログラムを記憶した記憶素子
（ＭＭ）と置換えて、前記コンピュータと接続され、前
記コンピュータによる前記目的プログラムの実行途中に
おける挙動状態を監視するコンピュータのプログラム開
発支援装置において、前記目的プログラムを記・有する
第一の記憶手段（Ｍｌ）と、前記目的プログラムの実行
途中におけるコンピュータの挙動状態の監視を望むアド
レスを記憶するアドレス記憶手段（Ｍ２）と、該アドレ
ス記憶手段の記憶するアドレスから記述され、前記コン
ピュータに自己の挙動状態の監視を行わせるための監視
プログラムを記憶する第二の記憶手段（Ｍ３）と、前記
コンピュータに前記第一・の記憶手段が接続され前記コ
ンピュータが前記目的プログラムの実行を開始したのち
、前記目的プログラムの実行アドレスと前記アドレス記
憶手段の記憶するアドレスとが一致したときに前記第一
の記憶手段に代えて前記第二の記憶手段を前記コンピュ
ータに接続する接続切替手段（Ｍ４）とを備えることを
特徴とするコンピュータのプログラム開発支援装置にあ
る。[Means for Solving the Problems] The gist of the present invention is, as illustrated in the basic configuration diagram shown in FIG. In a program development support device for a computer that is connected to the computer and monitors the behavior state of the target program during execution by the computer, the target program is written in place of a memory element (MM) that stores the target program. a first storage means (Ml) having a first storage means (Ml), an address storage means (M2) for storing an address at which the behavior state of the computer is desired to be monitored during the execution of the target program, and an address stored in the address storage means, a second storage means (M3) for storing a monitoring program for causing the computer to monitor its own behavioral state; and a second storage means (M3) for storing a monitoring program for causing the computer to monitor its own behavioral state; connection switching means for connecting the second storage means to the computer instead of the first storage means when the execution address of the target program matches the address stored in the address storage means after starting the program; (M4) A computer program development support device is provided.

［作用コ 本発明のコンピュータのプログラム開発支援装置は、開
発対象であるコンピュータに対して、そのコンピュータ
内部の目的プログラム記憶用記憶素子に置き換えて、同
じ目的プログラムを記憶している第一の記憶手段を接続
する。これで、上記コンピュータは、第一の記憶手段か
ら、目的プログラムを読出し実行することができる。[Function] The computer program development support device of the present invention provides, for a computer to be developed, a first storage means storing the same target program in place of a target program storage memory element inside the computer. Connect. The computer can now read and execute the target program from the first storage means.

上記コンピュータが読出すアドレスとアドレス記憶手段
に記憶されている監視を望むアドレスとが一致したとき
、接続切替手段は、第一の記憶手段に代えて、監視プロ
グラムを記憶している第二の記憶手段を、上記コンピュ
ータに接続する。すると、監視プログラムは監視を望む
アトしスから記述されているので、上記コンピュータは
、第二の記憶手段から、監視プログラムを読出し実行す
ることができる。When the address read by the computer matches the address desired to be monitored stored in the address storage means, the connection switching means switches the second storage storing the monitoring program to the first storage. A means is connected to the computer. Then, since the monitoring program has been written by the user wishing to monitor, the computer can read and execute the monitoring program from the second storage means.

したがって、本開発支装置は、初めに、上記コンピュー
タに目的プログラムを実行させ、次に、監視を望むアド
レス以降は監視プログラムを実行させることができるの
で、監視を望むアドレスまでに実行された目的プログラ
ムの検査を行うことができる。Therefore, this development support device can first cause the computer to execute the target program, and then execute the monitoring program from the address desired to be monitored, so that the target program executed up to the address desired to be monitored can be can be inspected.

［実施例コ 本発明の一実施例を図面に基づいて説明する。[Example code] An embodiment of the present invention will be described based on the drawings.

コンピュータのプログラム開発支援装置１（以下、開発
支援装置１と呼ぶ）は、第２図に示すように、ホストコ
ンピュータ３とマイクロコンピュータ応用機器５（以下
、マイコン機器５と呼ぶ）とに接続されて、マイコン機
器５制御のためのプログラム開発システムを形成するも
のである。As shown in FIG. 2, a computer program development support device 1 (hereinafter referred to as the development support device 1) is connected to a host computer 3 and a microcomputer application device 5 (hereinafter referred to as the microcomputer device 5). , which forms a program development system for controlling the microcomputer equipment 5.

ホストコンピュータ３は、周知のｃｐｏａｏと、ＲＯＭ
３２と、ＲＡＭ３４と、入出力回路３６とが、バス３日
により相互に接続されて形成されたマイクロコンピュー
タ４０を備えている。そして、バストランシーバ４２と
、入出力回路３日に接続されている外部記憶装置４４、
ＣＲＴデイスプレィ４６およびキーボード４８を備えて
いる。The host computer 3 uses the well-known cpoao and ROM.
32, a RAM 34, and an input/output circuit 36 are connected to each other by a bus 3 to form a microcomputer 40. and an external storage device 44 connected to the bus transceiver 42 and the input/output circuit 3;
It is equipped with a CRT display 46 and a keyboard 48.

外部記憶装置４４には、マイコン機器５に所定の処理を
実行させるための目的プログラムとその実行を監視する
監視プログラムとが記憶され、また、エディタ、コンパ
イラなどのプログラム開発用ソフトウェア−ツールも記
憶されているので目的プログラムおよび監視プログラム
の條正が可能である。The external storage device 44 stores a target program for causing the microcomputer device 5 to execute a predetermined process and a monitoring program for monitoring the execution, and also stores program development software tools such as an editor and a compiler. Therefore, it is possible to control the target program and monitoring program.

つぎに、マイコン機器５は、周知のＣＰＵ５０と、ＲＯ
Ｍ５２と、ＲＡＭ５４と、入出力回路５６とが、バス５
日により相互に接続されて形成されたマイクロコンピュ
ータ６０と、入出力回路５６に接続された外部制御機器
６２とから構成されている。外部制御機器６２は、図示
していないが、表示手段や各種入出力手段などを備えて
いる。なお、ＲＯＭ５２は、通常はＲＯＭソケット５２
ａに差し込まれるが、第２図においては外されている。Next, the microcomputer device 5 includes a well-known CPU 50 and an RO
M52, RAM54, and input/output circuit 56 are connected to bus 5.
It is composed of a microcomputer 60 which is connected to each other, and an external control device 62 which is connected to an input/output circuit 56. Although not shown, the external control device 62 includes a display means, various input/output means, and the like. Note that the ROM 52 is normally installed in the ROM socket 52.
a, but it is removed in Fig. 2.

つぎに、開発支援装置１は、第一の記憶手段としての第
一の随時書換え可能な不揮発性メモリ１０（以下、第１
ＥＥＰＲＯＭＩ　Ｏと呼ぶ）と、第二の記憶手段として
の第二の随時書換え可能な不揮発性メモリ１２（以下、
第２ＲＦＰＲＯＭ１２と呼ぶ）と、アドレス記憶手段と
してのアドレス記憶回路１４と、接続切替手段としての
アドレスコンパレータ１６ならびに第一切替器１８ａお
よび第二切替器１８ｂとを主要部として構成されている
。加えて、二個のバスバッファ２０ａ、２０ｂと、バス
バッファ２０ａ、２０ｂを介してマイコン機器５のＲＯ
Ｍソケット５２ａに接続される第一アドレスバス２２ａ
および第一データバス２２ｂと、ポストコンピュータ３
のパストランシーバ４２に接続される第ニアドレスバス
２４ａおよび第二データバス２４ｂとを備えている。Next, the development support device 1 stores a first rewritable non-volatile memory 10 (hereinafter referred to as a first memory) as a first storage means.
EEPROMI O) and a second non-volatile memory 12 (hereinafter referred to as
The main components include a second RFPROM 12), an address storage circuit 14 as an address storage means, an address comparator 16 as a connection switching means, and a first switch 18a and a second switch 18b. In addition, two bus buffers 20a, 20b and the RO of the microcomputer device 5 are connected via the bus buffers 20a, 20b.
First address bus 22a connected to M socket 52a
and the first data bus 22b, and the post computer 3
A second near address bus 24a and a second data bus 24b are connected to the path transceiver 42.

第１　ＥＥＦＲＯＭＩ　Ｏは、第一アドレスバス２２ａ
に接続されるとき、マイコン機器５の目的プログラム開
始アドレスからメモリ空間を形成するように第一・切替
器１０ａに接続される。The first EEFROMI O is the first address bus 22a.
When connected to the first switch 10a, it is connected to the first switch 10a so as to form a memory space from the target program start address of the microcomputer device 5.

アドレスコンパレータ１６は、アドレス記憶回路１／１
から人力するアドレスデータと第一アドレスバス２２ａ
から人力するアドレスデータとを逐次比較し、一致して
いるときに、第一切替器１８ａおよび第二切替器１８ｂ
にバス切替信号を出力するものである。さらに、バス切
替信号は、信号線２６ａを通じて、ホストコンピュータ
３側へも伝達されている。The address comparator 16 is an address storage circuit 1/1.
Address data manually input from the first address bus 22a
The first switch 18a and the second switch 18b are successively compared with the manually input address data from
This outputs a bus switching signal. Furthermore, the bus switching signal is also transmitted to the host computer 3 side through the signal line 26a.

第一切替器１８ａおよ′び第二切替器１８ｂは、アドレ
スコンパレータ１Ｇからバス切替信号を人力したとき、
および信号線２６ｂを通じてホストコンピュータ３側か
らの接続切替信号を人力したとき作動するものである。When the first switch 18a and the second switch 18b receive a bus switching signal from the address comparator 1G,
It is activated when a connection switching signal is input from the host computer 3 side through the signal line 26b.

すなわち、第一切替器１８ａは、バス切替信号あるいは
接続切替信号を人力すると、第一アドレスバス２２ａお
よび第ニアドレスバス２４ａを、それぞれ排他的に第１
ＥＥＰＲＯＭＩＯあるいは第２ＥＥＰＲＯＭ１２に接続
する。第二切替器１８ｂは、同じくバス切替信号あるい
は接続切替信号を人力すると、第一データバス２２ｂお
よび第二データバス２４ｂをそれぞれ排他的に第１ＥＥ
ＰＲＯＭＩＯあるいは第２ＥＥＰＲＯＭ１２に接続する
。That is, when the first switch 18a receives a bus switching signal or a connection switching signal, the first switch 18a switches the first address bus 22a and the second address bus 24a exclusively to the first
Connect to EEPROMIO or second EEPROM12. Similarly, when a bus switching signal or a connection switching signal is input manually, the second switching device 18b switches the first data bus 22b and the second data bus 24b to the first EE bus exclusively.
Connect to PROMIO or second EEPROM 12.

なお、上記のアドレスコンパレータ１６と第一切替器１
８ａおよび第二切替器１８ｂとは、マイコン機器側３か
ら第一アドレスバス２２ａに、アドレス記憶回路１４に
セットされているアドレスに一致するアドレスデータが
出力されると、高速で作動する。つまり、第１　ＥＥＦ
ＲＯＭＩ　Ｏあるいは第２２ＥＰＲＯＭ１２からデータ
が出力される前にバス切替を完了する。Note that the address comparator 16 and the first switch 1
8a and the second switch 18b operate at high speed when address data matching the address set in the address storage circuit 14 is output from the microcomputer device side 3 to the first address bus 22a. That is, the first EEF
Bus switching is completed before data is output from ROMI O or the 22nd EPROM 12.

次に、第３図に基づいて開発支援装置１の動作と、ホス
トコンピュータ３の動作過程およびマイコン機器５によ
る目的プログラムならびに監視プログラムの実行過程と
について説明する。第３図のＡ欄には開発支援装置１の
動作を示し、同日欄にはホストコンピュータ３のフロー
チャートを示し、同Ｃ欄にはマイコン機器５のフローチ
ャートを示す。Next, the operation of the development support device 1, the operation process of the host computer 3, and the execution process of the target program and the monitoring program by the microcomputer device 5 will be explained based on FIG. Column A in FIG. 3 shows the operation of the development support device 1, column C shows a flowchart of the host computer 3, and column C shows a flowchart of the microcomputer device 5.

ホストコンピュータ３は、まず、マイコン機器１側で第
ニアドレスバス２４ａおよび第二データバス２４ｂと第
１ＥＥＰＲＯＭＩＯとが接続されるように、第一切替器
１８ａおよび第二切替器１日すに接続切替信号を出力す
る（Ｓ　１０）。続いて、外部記憶装置４４から読出し
た目的プログラムを、第１　ＥＥＦＲＯＭＩ　Ｏに゛先
頭アドレスから順次書込む（Ｓ　２０）。次に、開発支
援装置１の第一切替器１８ａおよび第二切替器１８ｂに
接続切替信号を出力する（Ｓ３０）。The host computer 3 first switches the connection to the first switch 18a and the second switch 18a so that the first EEPROMIO is connected to the near address bus 24a and the second data bus 24b on the microcomputer device 1 side. A signal is output (S10). Subsequently, the target program read from the external storage device 44 is sequentially written into the first EEFROMI O from the ``first address'' (S20). Next, a connection switching signal is output to the first switch 18a and the second switch 18b of the development support device 1 (S30).

すると、開発支援装置１においては、第一切替器１８ａ
および第二切替器１８ｂが作動して、第ニアドレスバス
２４ａおよび第二データバス２４ｂと第２ＥＥＰＲＯＭ
１２とが接続される。Then, in the development support device 1, the first changer 18a
and the second switch 18b operates to connect the near address bus 24a and the second data bus 24b to the second EEPROM.
12 are connected.

上記の接続切替後、ホストコンピュータ３は、外部記・
１装置４４から読出した監視プログラムを、第２ＥＥＰ
ＲＯＭ１２に予め定められた監視開始アドレスから順次
書込む（Ｓ４０）。続いて、アドレス記憶回路１４に監
視開始アドレスをセット（Ｓ５０）する。なお、この監
視開始アドレスは、目的プログラムを構成する所定のサ
ブルーチンの先頭アドレスとする。この後、ホストコン
ピュータ３は、アドレスコンパレータ１６からのバス切
替信号の入力待に入る（Ｓ６０）。After the above connection switching, the host computer 3
The monitoring program read from the first device 44 is
The information is sequentially written into the ROM 12 starting from a predetermined monitoring start address (S40). Subsequently, a monitoring start address is set in the address storage circuit 14 (S50). Note that this monitoring start address is the start address of a predetermined subroutine that constitutes the target program. Thereafter, the host computer 3 waits for input of a bus switching signal from the address comparator 16 (S60).

つぎに、マイコン機器５は、起動すると、開発支援装置
１の第１ＥＥＰＲＯＭＩＯより、順次先頭アドレスから
目的プログラムを読出しては命令を実行して行＜（Ｓ１
００）。そして、アドレス記憶回路１４にセットされて
いる監視開始アドレスをアクセスするに至る（Ｓ１１０
）。Next, when the microcomputer device 5 is started, it sequentially reads the target program from the first EEPROMIO of the development support device 1, executes the command, and executes the command in the line <(S1
00). Then, the monitoring start address set in the address storage circuit 14 is accessed (S110
).

このとき、開発支援装置１においては、アドレス記憶回
路１４にセットされたアドレスとマイコン機器５がアク
セスしたアドレスとが一致するので、アドレスコンパレ
ータ１６が、直ちにバス切替信号を第一切替器１８ａお
よび第二切替器１８ｂに出力する。このバス切替信号を
受けて第一切替器１８ａおよび第二切替器１８ｂは、高
速で第一アドレスバス２２ａおよび第一データバス２２
ｂを第２ＥＥＦＲＯＭ１２に、第ニアドレスバス２４ａ
および第二データバス２４ｂを第１ＥＥＰＲＯＭＩＯに
接続する。At this time, in the development support device 1, since the address set in the address storage circuit 14 and the address accessed by the microcomputer device 5 match, the address comparator 16 immediately transfers the bus switching signal to the first switch 18a and the first switch 18a. The signal is output to the second switch 18b. In response to this bus switching signal, the first switch 18a and the second switch 18b switch between the first address bus 22a and the first data bus 22 at high speed.
b to the second EEFROM 12, and the near address bus 24a
and connects the second data bus 24b to the first EEPROMIO.

一方、ホストコンピュータ３は、バス切替信号が人力す
ると（Ｓ７０において肯定判断である場合）、直ちに、
アドレス記憶回路１４しこ監視終了アドレス（Ｓ８０）
をセットして、動作を停止する。なお、監視終了アドレ
スとは、上記サブルーチンの最後、すなわち、メインル
ーチンへの復帰命令が記述されたアドレスである。On the other hand, when the bus switching signal is manually input (in the case of an affirmative determination in S70), the host computer 3 immediately
Address storage circuit 14 monitoring end address (S80)
Set and stop operation. Note that the monitoring end address is the end of the subroutine, ie, the address where the return instruction to the main routine is written.

上記瞬時のバス切替後、マイコン機器５は、開発支援装
置１の第２ＥＥＦＲＯＭ１２の監視開始アドレスから書
込まれている監視プログラムを、順次読出しては実行す
ることが可能となり（Ｓ１２０）、監視プログラムの記
述された最終アドレスである監視終了アドレスをアクセ
スするに至る（５１３０）。After the instantaneous bus switching, the microcomputer device 5 is able to sequentially read and execute the monitoring program written from the monitoring start address of the second EEFROM 12 of the development support device 1 (S120). The monitoring end address, which is the final address described, is accessed (5130).

すると、上記のアクセス時に、開発装置１においては、
記憶回路１６にセットされたアドレスと上記アクセスア
ドレスとが一致するので、アドレスコンパレータ１６が
直ちにバス切替信号を第一切替器１８ａおよび第二切替
器１８ｂに出力する。Then, at the time of the above access, in the development device 1,
Since the address set in the memory circuit 16 and the access address match, the address comparator 16 immediately outputs a bus switching signal to the first switch 18a and the second switch 18b.

この切替信号を受けて第一切替器１８ａおよび第二切替
器１８ｂは高速で、第一アドレスバス２２ａおよび第一
データバス２２ｂを第１　ＥＥＰＲＯＭＩＯに、第ニア
ドレスバス２４ａおよび第二データバス２４ｂを第２Ｅ
ＥＰＲＯＭ１２に接続する。In response to this switching signal, the first switch 18a and the second switch 18b switch the first address bus 22a and the first data bus 22b to the first EEPROMIO, and the second address bus 24a and the second data bus 24b to the first EEPROMIO. 2nd E
Connect to EPROM12.

この再度のバス切替により、マイコン機器５は、目的プ
ログラムを監視終了アドレスから再実行することができ
る（Ｓ　１４０）。This bus switching again allows the microcomputer device 5 to re-execute the target program from the monitoring end address (S140).

上記した監視プログラムは、たとえは、第４図（Ａ）の
フローチャートに示すものであり、第４図（Ｂ）に示す
ように、第２ＥＥＰＲＯＭ１２の空いているメモリ空間
に書込まれている。マイコン機器５は、この監視プログ
ラムを実行することで次のように作動する。The above-mentioned monitoring program is, for example, shown in the flowchart of FIG. 4(A), and is written in an empty memory space of the second EEPROM 12, as shown in FIG. 4(B). The microcomputer device 5 operates as follows by executing this monitoring program.

すなわち、最初の監視開始アドレスには、空き空間に書
込まれている監視プログラムヘジャンプする命令が記述
されているため、マイコン機器５はこの命令を実行して
監視プログラムの記述されているアドレスヘジャンプす
る（Ｓ１２１）。そして、上記した目的プログラムのサ
ブルーチンについて所望の箇所を修正したデバッグルー
チンを実行する（Ｓ　１２２）。続いて、デバッグルー
チンの実行結果を表示するルーチンを実行し、ＣＰＵ５
０の所定レジスタの内容をマイコン機器５の外部制御装
置６２に表示させることで実行結果を出力する（Ｓ　１
２３）。その後監視終了アドレスをアクセスする命令を
実行する（Ｓ１３０）。That is, since an instruction to jump to the monitoring program written in an empty space is written at the first monitoring start address, the microcomputer device 5 executes this instruction and jumps to the address where the monitoring program is written. Jump (S121). Then, a debug routine is executed in which desired parts of the subroutine of the target program are modified (S122). Next, a routine for displaying the execution results of the debug routine is executed, and the CPU 5
The execution result is output by displaying the contents of the predetermined register 0 on the external control device 62 of the microcomputer device 5 (S1
23). Thereafter, an instruction to access the monitoring end address is executed (S130).

上記したような監視プログラムを実行することで、デバ
ッグルーチンの実行結果が、マイコン機器５の外部制御
装置６２を利用して表示される。By executing the monitoring program as described above, the execution results of the debug routine are displayed using the external control device 62 of the microcomputer device 5.

また、−回目の目的プロゲラ１１→監視プログラムの実
行後、ＣＰＵ５０リセツトを行って目的プログラムを最
初から実行すると、１１ＡＭ５４に記憶されている全デ
ータが消去されてしまう。そこで、目的プログラム実行
の進行を一旦中断し所定のアドレスから再開させるため
に、予め目的プログラムの中に、上記サブルーチンの後
に実行される待機ルーチン、たとえば、マイコン機器５
の外部制御装置６２からの人力を待ち人力があれば目的
プログラムの所定アドレスヘジャンブするための待機ル
ーチンを記述しでおく。すると、マイコン機器５は、監
視プログラムを実行し目的プロゲラ１１に戻った後、待
機ルーチンを実行して上記の人力待ちに入る。Moreover, if the CPU 50 is reset and the target program is executed from the beginning after execution of the -th objective programger 11→monitoring program, all data stored in the 11AM 54 will be erased. Therefore, in order to temporarily interrupt the progress of execution of the target program and restart it from a predetermined address, a standby routine to be executed after the above-mentioned subroutine is included in the target program in advance, such as a microcomputer device 5.
A standby routine for waiting for human power from the external control device 62 and jumping to a predetermined address of the target program if there is human power is written in advance. Then, the microcomputer device 5 executes the monitoring program and returns to the target programmer 11, and then executes a standby routine and enters the above-mentioned standby state.

その入力待ちの間に、ホストコンピュータ３は、ホスト
コンピュータ３において監視プログラム中のデバッグル
ーチンを（１正したうえ、監視プログラムを、第２ＥＥ
ＰＲＯＭ１２に書込む。続い′て、アドレス記憶回路１
４に監視開始アドレス記憶回路む。その後、アドレスコ
ンパレータ１６からの切替信号待ちに入る。以後は、−
回目と同様に動作する。一方、マイコン機器５は、外部
制御装置６２から人力があると、再び目的プログラムを
所定アドレスから実行する。その後は、−回目と同様に
して動作する。While waiting for the input, the host computer 3 corrects the debug routine in the monitoring program (1) in the host computer 3, and updates the monitoring program to the second EE.
Write to PROM12. Next, address storage circuit 1
4 includes a monitoring start address storage circuit. Thereafter, the process waits for a switching signal from the address comparator 16. From then on, -
Works the same way as the second time. On the other hand, when the microcomputer device 5 receives human power from the external control device 62, it executes the target program again from the predetermined address. After that, the operation is performed in the same manner as the -th time.

以上が、開発支援装置１によるプログラム開発の過程で
ある。そして、デバッグルーチンが所望の結果を出すま
で再修正再実行を繰り返し、所望の結果が出たところで
、ホストコンピュータ３において目的プログラム内の当
該サブルーチンを修正すれはよい。また、予めデバッグ
ルーチンを複数用意しておけば、監視プロゲラ１１の修
正は、監視開始アドレスに書き込まれたジャンプ命令の
ジャンプ先アドレスを変更するだけでよい。The above is the process of program development by the development support device 1. Then, the debugging routine is repeatedly modified and re-executed until the desired result is obtained, and when the desired result is obtained, the subroutine in the target program can be modified in the host computer 3. Furthermore, if a plurality of debug routines are prepared in advance, the monitoring programmer 11 can be modified by simply changing the jump destination address of the jump instruction written to the monitoring start address.

上記したように本開発支援装置１は、マイコン機器５に
よる目的プログラムの実行中に監視プログラムを書換え
ることができるので、効率良くプログラム開発を進める
ことができる。さらに、電源リセットおよびＣＰ［Ｊ５
０リセットによる再実行ではＲＡＭ５４に記゛障された
データは消去されてしまうが、本開発支援装置１は、上
記データを保持して所定アドレスから目的プログラムを
再実行させることができるので、プログラムの検査が容
易となる。As described above, the present development support device 1 can rewrite the monitoring program while the target program is being executed by the microcomputer device 5, so that program development can be carried out efficiently. In addition, power reset and CP[J5
Although the data written in the RAM 54 will be erased when re-executing by resetting to 0, this development support device 1 can retain the data and re-execute the target program from a predetermined address. Inspection becomes easier.

また、監視プロゲラ１１は、第２ＥＥＦＲＯＭ１２の空
き空間に書込まれので、マイコン機器５のＲＯＭ５２の
記憶容量には制限されない。したがって、コンピュータ
の挙動状態を監視するための多くの機能を、監視プログ
ラムに盛り込むことができる。Moreover, since the monitoring programmer 11 is written in the empty space of the second EEFROM 12, it is not limited to the storage capacity of the ROM 52 of the microcomputer device 5. Therefore, many functions for monitoring the behavioral state of the computer can be incorporated into the monitoring program.

また、本開発支援装置１は、簡単な構成であるとともに
、マイコン機器５のＣＰＵ５０に対して電気的な制御を
一切行っていないため、マイコン機器に使用されるＣＰ
Ｕ５０が他のマイクロプロセッサであっても、そのマイ
クロプロセッサの目的プログラム開発が可能である。In addition, this development support device 1 has a simple configuration and does not perform any electrical control on the CPU 50 of the microcomputer device 5, so the CPU used in the microcomputer device
Even if U50 is another microprocessor, it is possible to develop a target program for that microprocessor.

なお、本開発支援装置１にデータ記憶専用の記憶素子を
増設すれば、本開発支援装置１はマイコン機器５のＲＡ
Ｍ５４に代えて各種データを記憶することもてきる。こ
の場合、ホストコンピュータ３が上記増設記憶素子から
データを読出すことが可能となる。Note that if a storage element dedicated to data storage is added to the development support device 1, the development support device 1 can be used as the RA of the microcomputer device 5.
It is also possible to store various data in place of M54. In this case, the host computer 3 can read data from the additional storage element.

また、本実施例では、第１ＥＥＦＲＯＭＩＯおよび第２
ＥＥＰＲＯＭ１２ならびにその切替に第一切替器１８ａ
および第二切替器１８ｂを使用しているが、この他にバ
ンク切替によるメモリチェンジやデュアルポートメモリ
を使用してもよい。In addition, in this embodiment, the first EEFROMIO and the second EEFROMIO
EEPROM 12 and the first switch 18a for switching it
Although a second switch 18b and a second switch 18b are used, a memory change by bank switching or a dual port memory may also be used.

更に、本実施例ではメモリに随時書換え可能な不揮発性
メモリを使用しているが、これに代えてスタティックＲ
ＡＭやダイナミックＲＡＭを使用することもできる。こ
の場合にはその記憶素子専用の電源を設けて開発支援装
置１の電源が切られてもプしｌダラムを保持できるよう
にするとよい。Furthermore, in this embodiment, a nonvolatile memory that can be rewritten at any time is used as the memory, but instead of this, a static R
AM or dynamic RAM can also be used. In this case, it is preferable to provide a power supply exclusively for the memory element so that the memory element can be retained even if the power to the development support apparatus 1 is turned off.

ダイナミ・ツクＲＡＭを使用するには、リフレッシュ回
路を増設しリフレッシュ時とバス切替時とのタイミング
を調整しなけれはならないが、大きな記憶容量が確保で
きるのでモニタプログラム等を記憶させる場合便利であ
る。To use dynamic RAM, it is necessary to add a refresh circuit and adjust the timing between refresh and bus switching, but it is convenient for storing monitor programs and the like because a large storage capacity can be secured.

［発明の効果］ 本発明のコンピュータのプログラム開発支援装置は、目
的プログラムを記憶する第一の記憶手段と、監視プログ
ラムを記憶する第二の記憶手段とを備えているので、コ
ンピュータによる目的プログラムの実行中に監視プログ
ラムを書換えることができる。また、監視プログラムの
大きさは、上記コンピュータ内の記憶素子の容量に制限
されない。したがって、目的プログラムの検査機能を高
度なものとすることができるとともに迅速にプログラム
の開発を進めることができる。[Effects of the Invention] The computer program development support device of the present invention includes a first storage means for storing an object program and a second storage means for storing a monitoring program, so that the computer program development support device is equipped with a first storage means for storing an object program and a second storage means for storing a monitoring program. The monitoring program can be rewritten during execution. Furthermore, the size of the monitoring program is not limited to the capacity of the storage element within the computer. Therefore, the inspection function of the target program can be made sophisticated, and the program can be rapidly developed.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明のコンピュータのプログラム開発支援
装置を例示する基本的構成図、第２図は、開発支援装置
、マイクロコンピュータ応用機器およびホストコンピュ
ータのブロック図、第３図は、コンピュータのプログラ
ム開発支援装置の動作、マイクロコンピュータ応用機器
による目的プログラムおよび監視プログラムの実行過程
およびホストコンピュータの動作過程を示す説明図、第
４図（Ａ）は監視プログラムのフローチャート、第４図
（Ｂ）は、目的プログラムおよび監視プログラムのメモ
リマツプである。 １・・・コンピュータのプログラム開発支援装置３・・
・ホストコンピュータ ５・・・マイクロコンピュータ応用機器１０・・・第１
［！：ＥＰＲＯＭ １２・・・第２ＥＥＰＲＯＭ １４・・・アドレス記憶回路 １６・・・アドレスコンパレータ １８ａ・・・第一切替器　　　１８ｂ・・・第二切替器
２２ａ・・・第一アドレスバス ２２ｂ・・・第・−データバス ２４ａ・・・第ニアドレスバス ２４ｂ・・・第二データバス 代理人　　弁理士　　定立　勉（ばか９名）第１図 ＭＩ　　　　　　　　Ｍ、ｊFIG. 1 is a basic configuration diagram illustrating the computer program development support device of the present invention, FIG. 2 is a block diagram of the development support device, microcomputer application equipment, and host computer, and FIG. 3 is a computer program development support device. Explanatory diagrams showing the operation of the development support device, the execution process of the target program and the monitoring program by the microcomputer application equipment, and the operation process of the host computer, FIG. 4(A) is a flowchart of the monitoring program, and FIG. 4(B) is This is a memory map of the target program and the monitoring program. 1... Computer program development support device 3...
・Host computer 5... Microcomputer application equipment 10... 1st
[! :EPROM 12...Second EEPROM 14...Address storage circuit 16...Address comparator 18a...First switch 18b...Second switch 22a...First address bus 22b...First・-Data bus 24a...Near address bus 24b...Second data bus agent Patent attorney Tsutomu Sadatsu (9 idiots) Figure 1 MI M, j

Claims (1)

【特許請求の範囲】 コンピュータ内に設けられ該コンピュータに所定の処理
を行わせる目的プログラムを記憶した記憶素子と置換え
て、前記コンピュータと接続され、前記コンピュータに
よる前記目的プログラムの実行途中における挙動状態を
監視するコンピュータのプログラム開発支援装置におい
て、 前記目的プログラムを記憶する第一の記憶手段と、 前記目的プログラムの実行途中におけるコンピュータの
挙動状態の監視を望むアドレスを記憶するアドレス記憶
手段と、 該アドレス記憶手段の記憶するアドレスから記述され、
前記コンピュータに自己の挙動状態の監視を行わせるた
めの監視プログラムを記憶する第二の記憶手段と、 前記コンピュータに前記第一の記憶手段が接続され前記
コンピュータが前記目的プログラムの実行を開始したの
ち、前記目的プログラムの実行アドレスと前記アドレス
記憶手段の記憶するアドレスとが一致したときに前記第
一の記憶手段に代えて前記第二の記憶手段を前記コンピ
ュータに接続する接続切替手段と、 を備えることを特徴とするコンピュータのプログラム開
発支援装置。[Scope of Claims] A memory element provided in a computer and storing a target program that causes the computer to perform a predetermined process is replaced with a memory element that is connected to the computer and records the behavior state during the execution of the target program by the computer. A program development support device for a computer to be monitored, comprising: a first storage means for storing the target program; an address storage means for storing an address at which a behavior state of the computer is desired to be monitored during execution of the target program; and the address storage. It is written from the address stored in the means,
a second storage means for storing a monitoring program for causing the computer to monitor its own behavioral state; and after the first storage means is connected to the computer and the computer starts executing the target program; , connection switching means for connecting the second storage means to the computer instead of the first storage means when the execution address of the target program and the address stored in the address storage means match; A computer program development support device characterized by: