JPH01231585A - アドレスコード混入装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ 本発明は、受信装置にお（）るアドレスコード混入装置
に関し、特に右利放送等の有料情報のための端末用受信
装置による不止複ｂ゛を防止することに寄与するアドレ
スコードｉＩ？入装置に関する。

「従来の技術」 現在、ＣＡ丁Ｖ等による有料放送やその他パソコン通信
を利用した右利情報の提供等、右利な通信システムによ
る情報提供ザービスが行われつつある。これらの通信シ
ステムでは、所定の料金を支払った会員にのみ情報提供
が可能となる当該通信システムに固有な端末用受信装置
が与えられ、会員以外の者には情報が手に入らないよう
になっている。

ところが、上記の場合にａ３いて正当な会員が得た情報
を会員臼らが再生装胃を利用して第三者に対し提供する
ことが実際に生じることがあり、このような不正利用の
事態を放置しておくことは、有料放送の事業者にとって
大ぎな紅済的損失となることは明らかである。

そこで従来では、複￥！Ｊ禁止：コードを情報データの
中に挿入したり、端末に割当てられた固有のアドレス番
号を表示する画面を映像信号の中に含ませる等の手段を
講じて、４１判情報の複製の防］１を図るＪ、うにしで
いＩ〔。

しかしながら、前記の従来の複製防１１のための手段は
、一般的に技術的に簡！４４に取り除くことができる、
１１なわち、簡単に手に入れることのできるオツシに」
ス：１−）雪の装置を用いれば、複ＶＪ禁１１ニコード
イＳ号や端末のアドレス番号の入った画面を比較的容易
に除去することができるのＣある。

そこで、上記の問題点を解決するために、本出願人【３
Ｌ１特願昭６２−２３８７６３号でアドレス混入ド沢入
方法及び註入装■を提案した。このアドレスコード混入
装置によれば、映像信号の中に当該信号を受信した端末
装置固有のアドレス情報を混入させ、更にこのアドレス
情報を６０記信号から容易に分離することができないよ
うにすることににつて、不正な複写が行われた場合に複
′ｑを行った端末装置を迅速１つ容易に発見でさるよう
にし、以って不正複写を防止づることができる３、［発
明が解決しよ・うとする課題］ ところで、前記アドレスコード混入装置では、所定周波
数の発振信号を発生し、この信号に対して周波数変調を
行ってアドレス情報を得ているため、フィルタ処理を必
要とし、全体としてアナログ技術によって構成されてい
た。ところが、他力において、回路の集積化、装置の小
型化の要求にすづいて回路のｊイジタル化も強く望まれ
ている、１本発明の目的は、ディジタル処理を可能とし
全体をディジタル回路として構成したアドレス」−ド混
入装跨を提供することにより、装置のＩＣ化を達成し、
有Ｉ＋１放送４ノービスの不ｉ［利用を有効に閉止づる
ことにある。

［課題を解決するだめの手段］ 本発明による有料放送ザービスを受けることのできる端
末受信装置にお（）るアドレスコード混入装置は、当該
端末受信装置に割り当てられた同右のアドレス−１−ド
を記憶づ−る記憶手段ど、ブレビジ二１ン信号の同期信
号に対応して初期値を発生する初期化処理手段と、初期
値に基づきｌ〕Ｎ符シシを発生するＰＮ付号発生手段と
、このＰＮ符弓に基づぎ前記記憶手段をアクレスし、ア
ドレスコードの各ヒツトをテレビジョン信号の水平期間
に同＋１１１させて発生さＵるアドレス」−ド発牛丁段
と、アドレスコードをプレビジ」ン仁５１：ｊに混合さ
けるアドレスコード涙合手段とｌ）ｔ　ｔら構成される
。

１作用」 上記のアドレスコード混入装置によれば、初期化処理手
段及び［〕Ｎ符号発生発生ににって、アドレスコードの
各ごツ１〜が混入されるテレビジョン信号の所定のフィ
ールドの水平期間が擬似ランダムに選択され、このよう
に選択された水平期間のフロントポーチにアドレス」−
ドの各ピッ１〜をディジタル形式で挿入することができ
、従って端末受信装置から出力されるテレビジョン信号
の中には必ず当該端末受４Ｍ　’６　ＷＩに割り当てら
れたアドレスコードが渥人される。

［実施例］ 以下に本発明の好適実施例について添イ４図面に−Ｆ〕
− 従つ−Ｃ説明する。

第１図は本発明に係るアドレスコード混入装置を含む端
末用受信装置を示し、この端末用受信装置は右ｒ１放送
信号を受信覆る端末装置のための受信装置である。第１
図において、１は本発明に係るアドレスコード混入装置
、２はＴＶヂューナ、３はＣＡ　Ｔ　Ｖ　Ｗで用いられ
ているスクランブルされたテレビジョン信号を復元する
デスクランブラ、４は映像信号増幅回路、５は映像信号
出力端ｆて゛ある。アドレスコード混入装置１とデスク
ランブラ３とは、ブロック、１００で丞されるように、
開封が困難となるように物理的に封止されて一体化され
ている。これ【ま、同一パッケージに組み込むこと又は
同一チップ上に形成することにより達成される。

上記構成において、送信側でスクランブルされて送出さ
れた映像及びＢ声の各信号すなわちテレビジョン信号は
、ＴＶヂューナ２で受信され、その後デスクランブラ３
及びアドレス」−ドｉＩＰ人装置１に供給される。デス
クランブラ３はスフランプルを解除して正常４ｊ映像及
び高７Ｂのイ、を号を取り出し、出力する３、デスクラ
ンブルが行われたＩＦ常’Ｊ映像及び音７ｉｊの信号は
アドレスコード混入装置１に人力される５、アドレス」
−ド渥入装置１℃は、同期１３号に基づ゛いて当該端木
菰１６に割り当てられ゛（いる固有のアドレスニ１−ド
をディジタル信号形式にて映＠信号に混入させ／、：後
にこの映像仁舅を映像信号増幅回路４へ送出覆る。従っ
て、この組成にＪ、れば、映像信号増幅回路４　ＩＪ供
給される複合映像１１１号中にはアドレス」−ドｉ１４
人装勧１内に用意されたアドレスコードが必ず混入され
ていることになる。出力端ｒ５から出力されるテレビジ
ョン信号はその後ＯＲ］−におＧＪる表示又（よＶ　１
−　Ｒ等による記録に用いられる。

次にアドレスコード混入装置１の具体的構成及びアドレ
ス」−ドを映像信号に註人する方法について説明する。

先ず、端末装置に割り当−Ｃられる固有のアドレスコー
ドとその混入の位置及び仕りについＣ説明りる。アドレ
スコードのピッ１〜数は実際の運用面を考慮して６４ピ
ツ１へどする５、す４ｆわち、現在の社会的状況及び産
業Ｗの状況を考えれば、■メーカの分類、■機器の種類
、■端末装置の！１１造密不含表わずために必安どされ
るピッミル数は、それぞれ、２０ピツ］〜（約１００万
ネ１分）、１０ピツＩ〜（約１０００種類分）、３４ビ
ツト（約１６０億台分）を割り当てれば十分であり、従
って少なくとも合泪６４ピッ１−のアドレスコードＣ”
十分である。またアドレスコードは６４ピツ１〜のＯ″
又はパ１″′で与えられ、”　１　”に対応するパルス
の映像信号にａ３ける挿入位置は、第５図に示すように
、デスクランブラ３の出力信号である１常な複合映像信
号φ１１のｎ番目の水平期間において、走査期間１　〜
ｔ２００の間（例えば画面右端ｔ　　の位置）、又は帰
線期間し　　・−し、。２のｉｉｏ　　　　　　　　　
　　　　　　　　　　　　　ｉｏ。

間（例えばフロン１〜ボーヂｔ１ｏ１の位置）が考えら
れる。以下の実施例では、帰線期間中のｔｌｏｌの位置
に挿入する場合について説明する。なＪ３、アドレスコ
ードに関し、ＩＩ　１　ＩＩに対応させて例えばパルス
幅０．３μｓの狭いパルスを”１０１の位１ｄに挿入し
、”　Ｏ”につい−Ｃは何も挿入し本−いこととりる。

前記の如く端末菰に１用のアドレス」−ドを６４ビ゛ン
１〜どすれば、アドレスニ１−ドを混入する！こめ映像
信号の水平期間を６４箇所指定覆ればよいのであるが、
これらの指定箇所を固定としかつ連続的にアドレス」−
ドの各ピッ］〜を混入したどりると、不正使用者によつ
Ｃ混入したアドレス」−ドを容易に発見されるおそれが
ある。そこで、本発明によるアドレスコード混入装置１
では、後述りるＪ、うに、アドレスコードを成ず各ビッ
トが挿入される６４箇所の水平期間を擬似ランダムに変
化させる。ずなわち、アドレス」−ド混人装訪１は、後
述する８ピツ１〜のジノ１〜レジスタを用いて例えば２
８−１（２５５）ピッ１〜のｍ系列のＰ　Ｎ　’＋３号
（Ｐｓｕｄｏ−ｎｏｉｓｅ　ｃｏｄｅ）を伯成し、第６
図及び第′１０図に示すように２５５ビットのＰ　Ｎ　
Ｎ号のうち最初から６４個の１″の部分と水平期間とを
対応ざゼ、“１″に対応する６４箇所の水平期間のうち
アドレスコードａ１・〜・ａ６４の中の′１″に対−９
＝ 応づ゛る水平期間に前述のパルスを混入させる回路構成
を右する。

次いで第１図に従ってアドレスコード混入装置１の椙成
を説明する。６は同期信号分前回路で、Ｔ　Ｖチューナ
２から供給される複合映像信号から水平Ｊｉｊ１期信号
（以下Ｈパルス）、垂直同期信号（以下Ｖパルス）、水
平ブランキング化Ｍ　ｙの必要な各種タイミング信号を
分印し、出力覆る。７は初期化処理回路であり、同期信
号分園１回路６からＶパルスを入力し、これに同期して
フィールドごとに初期値を設定する回路である。この初
期値は８ビツトから成り、０００００００１へ、１１１
１１１１１の２５５通りの数値の中からいずれかの値が
選択される１゜初期値は以下においてｄ　〜ｄ８で表わ
すものとする。８はＰＮＮ符号発向回路、フィールド開
始時に初期化処理回路７から初期（１＋＋　ｄ　　”□
　ｄ　ｓを入カすると共に同期信号分離回路６から１」
パルスを入力し、前述した通り２５５個の８ビツトのパ
ターン信号をＬ１パルスに同期さばて発生し、これによ
って２５５ピツ１へのＰ　Ｎ　符号を作成し出力する。

１ここで公知のＰＮ符号発生回路８の例を第２図及び第
３図に基づいて簡単に述べる。第２図に示づ゛ように、
ＰＮＭＮ符号発生回路８フ１−レジスタ８０と３個ノ＋
Ｊｌ他面ＯＲゲーｔ−８１，８２，８３どから構成され
る。シフトレジスタ８０は２〜２７（１）　８　ヒツｌ
〜分ヲ右Ｌ／、＋ｊｔ　他面ＯＲケ−１−８１には２３
と２７のビット出力が入力され、υ１他的ＯＲゲート８
２には２１と２２のヒツト出力が人力さｈ、排他的ＯＲ
’ｙ’　−１−８３ニ４Ｊ　＋Ｊｌ他的他面Ｒグー１〜
８１．８２の各出力が入力され、１ノー他的ＯＲゲー１
〜８３の出力がジノミルレジスタ８ｏの人力９ｉ：に帰
還するように接続されている０、かかる構成において、
初期化処理回路７からの８ピッ１−の初期値ｄ　−ｄ８
をシフトレジスタ８０ヘロードし、同期信号分離回路６
から与えられる１」パルスで２５５回クロックすれば、
ジノ１〜レジスタ８ｏの２７のビット出力として２５５
ピツ１へのＰ　Ｎ　’ＦＪ’　＠を得ることができる。

今、第２図及び第３図に示す如く初期伯が１０１１１０
０１であると仮定すると、Ｉ］パルスにＪ：る２５５回
のりに１ツクにＪ：つＣシフトレジスタ８０の８ビツト
・の状態は第３図に示すＪ：うに上から下に向って順次
にシフトする１、その結果、第３図中シフトレジスタ８
０の２′のピッ１〜に関して縦列で示されるビット列が
シフトレジスタ８０の出力端子（２７のピッ１〜）に発
生ずる。。

２５６回目のクロックが行われると、シフ１〜レジスタ
８０の内部状態は最初の状態に戻る。なお、上記ジノミ
ルレジスタ８０に関し、その人力型式については並列型
でも直列型でもよいが、その出力型式については並列型
であることが必要Ｃある。

再び第１図に戻って構成の説明を続りる。９は混合ゲー
ト形成回路である。混合ゲート形成回路９は、同期信号
分離回路６からＶパルスを、初期化処理回路７から初期
値を、ＰＮＮ符号発生回路８らＰＮ符号をそれぞれ入力
する１、第６図（ロ）、ゆに示されるように、テレビジ
ョン信号の水平期間に同期したＰＮＦ号（第６図（へ）
）を表わすパルス信号φ１３（第６図（ハ））がｌ）　
Ｎ符号発生回路８から混合ゲート形成回路９へ与えられ
る１３混合ゲー１〜形成回路９ではこのパルス信号φ１
３に基づい°Ｃ１その状態の変化に対応してパルス信号
φ１２を発生し、′Ｏ′″から“１″の立トリに対応し
てグー１〜パルスφ１４を発生する回路部が含；Ｌれて
いる１、ゲートパルスφ１４はＰＮ符号の”　１　”に
えｊ応さゼで複合映像信号の水平期間中の（１ｏ１にア
ドレス１−ドの各ビットを重畳ケるためのパルス信号で
ある。上記の働きを４：ｉ覆る混合グー１〜形成回路は
、例えば３人力ＡＮＤゲート１個で実現され、ｊ゛′イ
ジタル回路技術者であれば容易に竹製できるので、具体
的構成についての説明は省略する、。

混合ゲート形成回路９から出力されたゲートパルスφ１
４はアドレス信号発生回路１０及びアドレスコード混合
回路１１に供給される。

アドレス信号発生回路１０はアドレスカウンタによって
構成され、前記ゲートパルスφ１４の仙に同期信号分離
回路６からＶパルスを人力づる。このアドレス信号発生
回路１０は、各フィールドごとカウンタでゲートパルス
φ１４を数え、アレビジョン信号の水平期間に同期さけ
てアドレス信号を発生ずる。このアドレス信号はアドレ
スヨード況−′１ご３　− 含回路１１に供給される。

アドレスコード混合回路１１の具体的構成は第４図に示
される１、アドレスコード混合回路１１は、端末装置に
割り当Ｃられた６／Ｉピツ１へのアドレス」−ドを記憶
するアドレスＲＯＭ１２と、アドレスＲＯＭ１２の出力
を一方の入力端子に入力づるＯＲゲート１３と、ＯＲゲ
ート１３の出力を受はパルス幅０．３μｓのパルスを発
生するパルス発生器１４と、３つの入力端子を備え、そ
の１つの入力端子にパルス発生器１４の出ツノを人ツノ
せしめる切替ゲート１５とから成る。切替ゲート１５の
他の２つの入力端子にはデスクランブラ３からの複合映
像信号φ１１と、混合ゲート形成回路９からのゲートパ
ルスφ　及びパルス信号φ１２が供給される。切替グー
１〜１５の出力端子はアドレスコード混合回路１１の出
力端子として映像信号増幅回路４の入力端子に接続され
ている。この切替グーＩ・１５は、複合映像信号φ１１
を無歪で通過さけるアナロググー１〜であり、デスクラ
ンブラ３の出力とパルス発生器１４の出力のレベルを合
わせるためのクランプ回路等が含まれている１、また、
ＯＲグー１−１３の他方の入力端子には初期化処理回路
７から出力される初期値ｄ　・−ｄ８が入力される。１
次に手記構成によるアドレスコードの混入万ｖ１を説明
する。前述した通り６４ビツトのアドレスコードの各ピ
ッ１〜は複合映像信号φ１１の適宜に選び出された水平
期間のフロン］・ポーチにｆｌ１人される。第７図はフ
ィールドを単位どしてテレビジコン信号（ｊ６Ｊ合映像
信号φ１１と同じ）の一部を示したちのである。第７図
中、ｙ　　　、ｙｏ、ｙｏ４１゜ｙ　　、・・・、Ｖｉ
、、□１．Ｖ、！、Ｖ□１．はそれぞれｎ＋２ １つのフィールドを示す。この例で・は、１゛つのフィ
ールドｙ。、、２．ｙ□１．・・・内にアドレスコード
ａ−ａ６４が温入される。なＪ３この場合には、フ。４
．２　　　ｊｊ＋、ｌ＋・・・の２つ前のツイールイー
ルドｙ、ｙ ドｙ　、ｙ　　の中に第８図に示される信号φ１６ｎト
１ が混入され、１つ前のフィールドｙ。４１．ｙｌ。

・・・に第９図に示される信号φ１７が混入される１、
信号φ　は、フィールドｙ　、ｙ□１におりる連続１６
　　　　　　　　　　　　　　　　ｎした１１個の水平
期間ｎ　−・ｎ１ｏにおい−Ｃ１スタ−トビット“’　
１０　”とスＩ〜ツブビット”　１０　”を挿入し、ｎ
　からｎ９まで′０″が連続する８ビットの信号である
。この信号φ１６は、アドレスコードａ　〜ａ６４を検
出するときに使用されるもので、この信号φ１６に後に
アドレスコードが存ｎすることを知らせるためのスター
ト信号である。信号φ　は、フィールドＶ　　　、Ｖ、
！における連続１７　　　　　　　　　　　　　　　ｎ
＋１した１１個の水平期間ｋ。〜に１ｏにおいて、スタ
ートピッ［〜”　１０　”どス［〜ツブピッ１〜”　１
０　”を挿入し、ｋ　からに９までに前述した初期値ｄ
１〜ｄ８が混入されて成る信号である。この信号φ１７
もアドレスコード検出のために使用され、検出側のシフ
トレジスタをセットするだめのセット信号である。

前記信号φ１６．φ１．の各ビットはアドレスコードと
同様に各水平帰線期間の）［＝１ントボーチｔ１ｏ１に
挿入される。

フィールドｙ　　、ｙ　　に混入されるアドレｎ＋２　
　　　　　ｊ！＋１ スコードａ　〜”６４は、この例では各フィールドの大
体前半部に混入されている０、ここで、前述した２５５
ビツトの「丁）系列のＰＮ符号ど水平走査線番号とアド
レスコードａ−・ａ６４との対応関係を第１０図に従っ
て説明づる。第１０図では、士から、水平走査線番号、
ＰＮ符号のヒラ１〜番号、ＰＮ符号、アドレスコードを
それぞれ示す１．この例では、第１８（」がＰＮｆｍ号
の１ビツト目、第２７２Ｈ（すなわら次のフィールドの
９１−１の意味）が２５５ビツト目に対応覆る。ただし
水平走査線番号とｌ）　Ｎ符号の対応のさせ方は任意Ｃ
ある。また、ＰＮ符号のビット数が１フイールドの水平
走査線の数よりも少ない場合ぐあってｂ支障はない１．
第１０図で示されたＰＮ↑９号の′１″に６４ピツ１へ
のアドレスコードの各ビットａ　　””ａ６４を対応さ
せると、図中ピッ［−数には１２８Ｈの近辺になる。

ＰＮ符号における′Ｏ′″、１１１１１の分イロ【ま−
様でほぼ等しくなるので、手記には数列１へ・２５５の
はば中火になり、それ故にｋ　−１−１７６１４５Ｈの
近辺になる。このように６４ビツトのアドレスコードを
混入し伝送するにあたって１つのフィールド相当分の２
７２　Ｎをすべて使用することはなく、実際上ａ３　Ｊ
：イ半分で足りる。第１０図において、１８１−１．２
１１１．２２１−１．・・・とＰ　Ｎ右列のピッ１〜が
１″になる水平走査線に対応させてアドレスコードのａ
　　、ａ　　、ａ　　、・・・の各ビットのパルスを挿
入していく。水平走査線ど同期したｍ系列のＰＮ符号は
、第２図のシフトレジスタ８０にＪ３いて］」パルスで
クロックすることににり作られるが、ピッ１へ２７の出
力中”　１　”の数を６４回数えた後にはクロックを停
止し、（ｋ　＋　１７　）　１１［１以降２７２Ｈ目ま
での水平走査線は無視覆ることとする。

ＴＶデユープ２で受信されるスクランブルされた複合映
像信号はデスクランブラ３でスクランブルを解除され、
正常な複合映像信号φ１１としてアドレスコード混合回
路１１の切替ゲート１５に供給される。同期信号分前回
路６では１−１パルスとＶパルスとが出力され、初期化
処理回路７は初期値輸〜ｄ８をアドレスコード混合回路
１１のＯＲゲート１３、ＰＮ符号発生回路８へ向える。

、ＰＮ符号発生回路８は初期値ｄ１〜ｄ８と１−１パル
スの−Ｉ　　Ｆ３− クロックによってＰＮＮ号を発生し、ａＡ合ケグ−１〜
形成 応する部分にゲートパルスφ１４を発ｉ［Ｔｌる．１グ
ー１〜パルスの発生位置は複合映像４８月のフロン１ヘ
ボーヂに対応する箇所である。このゲートパルスφ１４
はアドレスコード８〜合回路１１の切替グー１〜１５と
アドレス信号光ど１−回路１０に供給される、。

また切替グー１−１５には第４図に／ｉζツＪ：うにグ
ー１〜パルスφ１４と併ゼー・定条ｆ′１の下η゛前；
ｄｉＬ／たイ１，弓φ１２が同一ラインで供給される、
。

アドレスコード混合回路１１では、切替ゲート１５にｄ
３い一Ｃ１複合映像信号φ１１（テレビジｌシイ八号〉
の所定フィールドに第７図で示したように信号φ１６，
φ１７、アドレスコードａ１へ・ａ６４を混入せしめる
。フィールドｙ　、ｙ□１に関しては［１ 初期化処理回路７から水平期間ｎｆ）〜ｎ１０の開信号
φ１６（第８図）を出力さ１月つ泥合ゲー１〜形成回路
９から信号φ１２を出力させ、これをＯＲグー１−　１
　３　、パルス発生器１４を介して切替ゲート１５に与
える。そうすると、互いに同期がとられ一Ｃいることに
よつ（’Ｉ合映像信号φ１１のフィールドｙｎ，Ｖ１−
１の水平期間ｎｏ’〜ｎ１０のフロン１〜ポーチに信号
φ１６が混入される。フィールドｙ。、１。

ｙｌに関しては、Ｊａｒじ＜ｄｔ合ケグ−１〜形成ら水
平期間ｋ。−　ｋｌｏの間イ読づφ１２を出力させると
共に、初期化処理回路７からＯＲグーＩ〜１３、パルス
発生器１４を経て初期値ｄ　へ・ｄ８を発生させ、これ
らを切替グーｉ〜１５に与える１，これによって、複合
映像信号φ１１のフィールドｙ．，１。

ｙ　の水平期間ｋ。〜に１ｏのフロントポーチに信号φ
１□（第９図）を混入覆る，。

次にフィールドｙ　　、ｙ□１のアドレス］−ｎ＋２ ド混入を説明する．、渥合ゲート形成回路９から与えら
れるゲートパルスφ１４に応じてアドレス信号発生回路
１０がアドレス信号を光」し、このアドレス信号をアド
レスＲＯＭ１２に供給でる。アドレス信号発生回路１０
は具体的には例えば６ビツ１へのバイナリカウンタで、
アドレスＲＯＭ１２内部のアドレスを６ビツトで指定ザ
る。アドレス信号発生回路１０はＶパルスで各フィール
ドごとにクリアし、グー１〜パルスψ１４をカラン１〜
づる１１例えば、フィールドｙ　　では、１８］」の（
ＦＦ号φ１２ｎ→２ の位置から前記Ｐ　Ｎ符号のＩＩ　Ｉ　ＩＩの有無に応
じたゲートパルスφ１４にＬｔづきこのグー１〜パルス
を力ラン１〜しながら各ゲートパルスに同期させてアド
レス信＋３発生回路１０が０　０　０　０　０　０　ｈ
曹ろ順次用１　１　１　１　：Ｊ：でのアドレス信号を
出力ザる，１アドレスＲ　Ｏ　Ｍ　１２ではｏｏｏｏｏ
ｏをａｌに、１１１Ｈ１を”６４に、尤の間をイれぞれ
ａ２〜ａ６３に対応さυでいるので、その記憶内容をゲ
ートパルスφ１４に同期したアドレス信号発生回路１０
の出ツノに応じ（読出リー。従って、ｍ系列のＰ　Ｎ符
号の′１″の水Ｘｐ明期間とにアドレスＲＯＭ１２の読
出しが変化する。アドレスＲＯＭ１２の出力が′１″で
あるときＯＲグー１〜１３、パルス発生器１４を経て所
定の高レベル信号が切替グー１〜１５に与えられ、前）
本の如くフロントポーチｔ　　に０．３μｓのパルスが
挿入される。このように、フィールドｙ，ｙｎイ２　　
　　　　　１　（１ の擬似ランダムに選択された６４個の水平期間の）［Ｊ
トヂポーチの各々にアドレスコード８１−・ａ６４が混
入される。なおアドレスコードａ１〜ａ６４の内容が０
″である４１らばパルスは存在しない。

また、アドレスを混入するフィールドｙ．＋２。

Ｖｌ．、１．・・・以外の他のフィールドにｄ３＋づる
アドレスＲＯＭ１２の動作に関しては、第４図に示寸Ｊ
：うに初期化処理回路７からアドレスＲＯＭ１２の出力
制御（読出禁止又はデツプイネーブル）端ｆへ出力禁止
信号φ１８を供給するようにしておく。

この椙成によって、前記他のフィールドにアドレスコー
ドａ１〜ａ６４が混入されることが明Ｊｊ．される。

上記のようにアドレスコード混合回路１１の切替グー１
〜１５において、複合映像信号φ１１のフイｎ＋２　　
　１＋１．・・・にお【Ｊる擬似ランダムールドｙ，ｙ に選択された６４個の水゛ｙ切期間フロントポーチｔ１
０１にアドレスコードの各ピッ１〜が混入され、その後
映像信号は映像信号増幅回路４へ供給される。従って映
像信号増幅回路４から出力される映像信号の所定のフィ
ールド中には必ずアドレスＲＯＭ１２内に記憶される当
該端末菰買に割り当てられたアドレスコードが混入され
ていることになる。

他方、Ｖ　Ｔ−Ｆ＜客に録画されＩこ映像信号から＋２
アドレス」−ドを検出りる場合には、先ずノー（−ルド
ｙ　でスタート信号φ、６を検出覆ることににって、そ
の後アドレスコードａ　　”　ａ　６４が含まれす るフィールドが到来することを’Ｆ　ＩＩＪし、フィー
ルドｙ　　で初期ｌｌｉ′ｌｄ　　〜ｄ８を取り込み、
検出装置＋１　　　　　　　　　１ 首に用意されたシフトレジスタを初期化し、次のフィー
ルドｙ０，２によつ−（１８１−１からシフトレジスタ
を１１−１ごとシフトさせてＰＮ旬号をＣＩ現させ、そ
の６４個の′１″に対応する映像１８号の帰線期間の〕
１コン１〜ポーヂｔ１ｏ１からアドレスコードを検出り
−る１、なお、ｍ系列のＰＮ符号に関し、２８−１の場
合”　ｏ　”が８個連続Ｊることがないので、フィール
ドｙ、を検出し損ったとぎ、フィールドｙｎ＋２のＰＮ
符号の一部をスター１〜信号と見誤ることはあり得ない
。

前記説明において、フロントポーチｔ１０１の（サノ首
に混入されるパルスのパルス幅を０．３μｓとしたが、
このパルスの基本周波数成分は約３．３／２ＨＩＩｚど
みなＪことができるので、ＶＴＲに記録したとしてもこ
の基本周波数成分が失われることはない。

前述しＩ〔本発明に係る実施例においては次のような変
更が可能である。先ず、フィールドｙ。、１を省略し、
フィールドｙｎの次にフィールドｙｎ＋２の内容を伝送
するようにすることもできる。

リ−なりら、初期（ｉ”’　ｄ　１〜ｄ８の８ピット分
をＰＮ符号の最初の８個の′１″に対応覆る水平期間の
フロン１−ポーチに挿入させ、その後のρＮ符号のＩＩ
　１　ＩＩに対応させて前述の如く６４ビツトのアドレ
スコードを況人づるようにすれば、１フイ一ルド分少な
くすることができる。またスタート信号φ１６を挿入す
るフィールドとアドレスコードを挿入するフィールドど
の間の間隔は任意である１、更に第８図及び第９図に足
されたスタート信号φ１６、セラ１〜信号φ　を挿入Ｊ
る水平切Ｆｆｉｌ　ｎ　ｏ〜ｎ１ｏ。

ｋ　〜に１ｏの位置も任意である。

〇 −２４＝ ［発明の効果］ 双子の説明で明らか’ｔｋ如く本発明にＪ、れば、テレ
ビジョン信号の所定のフィールドにＪ３いＣ擬似ランダ
ムに選択された水平期間に右利放送用端末装置に割り当
て−られたアドレスコードをディジタル形式で混入する
ようにしたため、喘末装訂を介して不正な複写が行われ
た場合この端末装；Ｈを迅速、確実、且つ容易に発見す
ることができ、不正使用を抑制すると共に、アドレス」
−ドｉＩＲ人装７（全体のディジタル化にＪ、すＩｓＩ
化が容易どなり、更にアドレスコードが混入されている
位ｉｉ′ｆが判明しにくいという効果が生じる。

【図面の簡単な説明】

第１図は本発明に係るアドレスコード混人装貿の実施例
を示すブロック回路図、 第２図はＰＮ符号発生回路の具体的回路図、第３図はＩ
）　Ｎ符号発生回路にお（）るジノミルレジスタの変化
状態を表で示した状態変化図、第４図はアドレスコード
混合回路の具体的回路図、 第５図は複合映像信号にＪ５けるアドレスコード挿入位
置を説明するための波形図、 第６図は各種信号間の対応関係を説明するための波形図
、 第７図はテレビジョン信Ｃをフィールドを単位として示
した模式図、 第８図は検１１用のスター１〜信号どして使用されるコ
ードを示す信号図、 第９図は検出用のセット信号として使用される」−ドを
示す信号図、 第１０図は水平走査線番号とＰＮ符号とアドレス」−ド
の関係を示Ｊ説明図である。 ［符号の説明］ １・・・アドレスコード８？人装謬 ２・・・ＴＶヂューナ ３・・・デスクランブラ ４・・・映像信号増幅回路 ７・・・初期化処理回路 ８・・・ＰＮ符号発生回路 ９・・・渥合ゲート形成回路 −２６＝ １０・・・アドレス信号弁１回路 １１・・・アドレスコード涙金回路 １２・・・アドレスＲＯＭ

Claims (1)

【特許請求の範囲】
1. （１）テレビジョン信号を出力する端末受信装置におい
   て、 前記端末受信装置に割り当てられたアドレスコードを記
   憶する記憶手段と、 前記テレビジョン信号の同期信号に対応して初期値を発
   生する初期化処理手段と、 前記初期値に基づぎＰＮ符号を発生するＰＮ符号発生手
   段と、 前記ＰＮ符号に基づき前記記憶手段をアクセスし、前記
   アドレスコードの各ビットを前記テレビジョン信号の水
   平期間に同期させて発生させるアドレスコード発生手段
   と、 前記アドレスコードの各ビットを前記テレビジョン信号
   に混合させるアドレスコード混合手段とから成るアドレ
   スコード混入装置。