JPH01231492A - マイクロプロセッサのタイミングをビデオ信号に合せる方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の関連する技術分野〕 この発明はマイクロプロセッサのタイミングをビデオ信
号に固定する方法に関し、特にマイクロプロセッサのタ
イミングをビデオ信号の同期パルスに一致させてビデオ
フレームに対する基準を設定する方法に関する。

〔従来技術〕

テレビ受像機ではマイクロプロセッサＣまタハマイクロ
コンピュータ）のタイミングをビデオフレームのタイミ
ングに合せる必要がしばしばあるこのようにタイミング
を合すと、そのマイクロプロセッサはビデオフレームに
対する基準を設定することができ、さらにビデオ信号中
の同期事象の発生を予知することができる。するとマイ
クロプロセッサは指定された信号処理機能に適当な回数
ビデオ信号をゲーティングすることができる。例えばビ
デオ信号の基準を知ることにより、＠を計数して例えば
ｉｌＱ上のＶＩＲ信号や線１４．１５上のテレテキスト
情報の出現したときその線をゲーティングすることがで
きる。ビデオ信号を正確な既知時点でサンプリングする
と、バースト信号やコ。

−スト検知用の信号のような同期情報を抽出することも
でき、この抽出した情報を７１クロプロセツサその他の
信号処理回路で処理することができる。

〔発明の開示〕

この発明の原理によれば１合成ビデオ信号の同期信号成
分に位相固定されたクロック信号に応動するマイクロプ
ロセッサを設ける。そのクロック信号は位相固定ループ
で発生され、水平線周波数の信号と位相同期している。

このクロック信号の周波数は水平線周波数の整数倍に選
ばれ、マイクロプロセッサを付勢して１水平線期間中に
整数個の命令を実行させることが望ましい。命令を計数
することによってマイクロプロセッサは線周期の全部ま
たは一部を計数しであるビデオ線周期中に同期して起る
あらゆる事象の発生を予測することができる。

マイクロプロセッサを水平線周波数の信号に同期して命
令を実行するように一度調時すると、その命令がビデオ
信号の各水平線の始端と位相を合せて実行されるように
することが望ましい。この発明の他の特徴として、この
命令の実行を水平周波数信号に合せることがサンプリン
グ命令の実行によって行われる。この命令は合成同期信
号をサンプリングして同期パルスの存在を検知し、検知
されない場合は１ビデオフイールド中マイクロプロセツ
サのクロック入力からクロックパルスをなくする。この
ようにするとサンプリング命令の位相が各フィールドご
とに同期信号に対して１クロツクサイクルずつ移動し、
遂にサンプリングされた同期信号と既知の位相関係にな
る。

−度マイクロプロセッサが各水平線周期中既知の位置と
位相および周波数同期して命令を実行するようになると
、特定の線を１本以上識別して各テレビジョン信号フレ
ームにおける基準とすることが望ましいが、これはこの
発明の原理により半纏周波数の（等化）パルスが検知さ
れるまで半纏周期ごとに合成同期信号の各線をサンプリ
ングすることにより行われる。すなわち半纏周波数のパ
ルス列を計数して第２（偶数）フィールドの最後の広い
垂直同期パルスを識別し、これによってビデオ信号の異
なるフレームやフィールドを識別する基準を設定する。

マイクロプロセッサはこの基準から水平周波数のパルス
を計数してビデオ信号の任意の特定線または線の部分を
識別することができる。

〔発明の実施例〕

第１図はこの発明によりマイクロプロセッサ３０の動作
をビデオ信号に同期させる装置を示す。ビデオ信号源１
０は例えばテレビジョン映像検波器で、ビデオ信号を生
成してこれをゲート１６の入力および通常の同期信号分
離器１２に印加する。同期分離器１２は各出力に垂直（
Ｖ）、水平（Ｈ）および（水平、垂直および等化の各成
分を含む）合成（Ｃ）の各同期信号を生じる。その、垂
直および水平の同期信号は通常のテレビジョン偏向系１
４に印加され、その偏向系はその出力に例えば映像管の
ヨークから通データ入力ＩＮよ、　ｘＮ４にそれぞれ印
加される。マイクロプロセッサ３０はプログラムメモリ
に記憶された命令に従って後述のように動作する。水平
ブランキング信号はまた出力がフィルタ２４を介して電
圧制御発掘器（ＶＣＯ）２６の制御入力に結合された位
相検波器２２の入力にも印加される。発振器２６の出力
は分局器２８に供給されると共に、スイッチ３２ヲ介し
てマイクロプロセッサ３０のクロック人力ＣＬＯＣＫに
印加される。分周器２８の出力は位相検波器２２の第２
の入力に印加される。位相検波器２２、フィルタ２４、
発振器２６および分周器２８は位相固定ループ回路２０
を構成し、水平ブランキング信号と実質的に一定の位相
関係にあるマイクロプロセッサ用クロック信号を生成す
る。

マイクロプロセッサ３０はスイッチ３２に結合されたス
キップ制御出力５ＫＩＰを有する。マイクロプロセッサ
３０がこの出力に生成するパルスは常閉スイッチ３２を
開らく働らきをする。マイクロプロ。

セッサ３０はまたゲート１６に供給されてその導電度を
制御する出力を有する。ゲート１６の出力番ｉ信号利用
回路１８に結合されている。

第１図の回路の動作を第２図ないし第５図の例示波形を
参照しつつ次の例について説明する。説明のため、使用
するマイクロプロセッサはインテル（Ｉｎｔｅｌ）社そ
の他で製造される型式第８７４８号と仮定する。また電
圧制御発振器２６は公称動作周波ｄ　５．６６４３５■
ｈ１分局器２８はこのクロック周波数を位相固定ループ
２０において３６０で分周するとスル。型式第８７４８
号のマイクロプロセッサ３０は第４゛図（ｂ）および（
Ｃ）に示すように１５クロツクサイクルごとに１つの命
令サイクルを実行し、第４図（Ｃ）に示スヨうに２サイ
クルサンプリング命令１１０゜１１２を実行することに
よりそのデータ入力ＩＮよ、ＩＮ２の信号をサンプリン
グすることができる。このサンプリング命令は第４図山
）のマイクロプロセッサのクロック波形を基準にして第
４図（Ｃ）のサンプリング矢印１１１で示す時点に選ば
れた入力の信号レベルをサンプリングする。選ばれたク
ロック周波数５．６６４３５■ｈでは、第８７４８号マ
イクロプロセッサは１水平線期間中に２４個の１サイク
ル命令を実行することになる。

第１図の装置を付勢すると１位相固定ループから引出さ
れたクロック信号によってマイクロプロセッサ３ｏが付
勢され、１テレビジョン水平線期間に１サイクル命令を
整数個実行する。ＮＴＳＣ方式のカラー線期間６３．５
５５μ秒では、この例の場合各線期間中に持続時間２．
６４８μ秒の命令が２４個実行されることになる。もし
持続時間の異なる白黒または標準外の信号線期間が入来
すると１位相固定ループ２ｏはクロック周波数を調節し
て各線期間ごとに整数個の命令を実行し続けるようにす
るが。

この命令は当初ランダムな各線の始点に対するある位相
関係で実行されることになる。このときマイクロプロセ
ッサは合成同期信号をサンプリングしてこの発明のクロ
ックスキップ法を実行し、命令サイクルの位相をビデオ
信号に合せるようにするため、各水平線の基準が設定さ
れる。

クロックスキップ法はサンプリングされている信号の持
続時間に比して時間的に遠く離れたサンブリフグ命令時
点でしかビデオ信号を正確にサンプリングすることがで
きないマイクロプロセッサの固有の限界を打破するもの
である。例えば前記！　８７４８　号マイクロプロセッ
サでは、　２．６４８μ秒の命令サイクル時間の２倍の
５．３μ秒に１回しか　、入力信号のサンプリングがで
きない。このサンプリング時点と合成同期信号との位相
関係によっては２つのサンプリング時点の間で２．４μ
秒の等化パルスを発生することができる。この発明の方
法を用いることによりこの限界は克服することができ、
命令サイクルが合成同期信号と迅速に既知の位相関係に
合される。

第１図の装置を付勢すると、マイクロプロセッサがデー
タ入カニＮ２の合成同期信号をサンプリングする一連の
２サイクルサンプリング命令の実行を始める。この合成
同期信号はＮＴＳＣ方式の場合そ几ぞれ約５μ秒、２．
４μ秒、２７μ秒の持続時間を有する水平同期１等化、
垂直同期の各パルスを含んでいる。サンプリング時点が
５．３μ秒ごとに起るため、垂直同期パルスは連′続す
る２つまたはそれ以上のサンプリング命令によってサン
プリングされるが、水平同期パルスと等化ノ（ルスは短
かすぎて連続する２つのサンプリング命令ではサンプリ
ングできない。マイクロプロセッサは例えば連続する２
つのサンプリング命令で「高い」状態を検知することに
よりパルスを検知したとき。

その２つの命令の最初のものから半線周期遅れた時点で
次のサンプリング命令を実行する。連続するサンプリン
グ命令が再び実行されて同様に次の垂直同期パルスを識
別する。このサンプリングはマイクロプロセッサが垂直
帰線期間の垂直同期）（ルスを連続６個識別するまで続
く。起るべき６個の垂直同期パルスが識別されなければ
、例えばサンプリング順序が第２のすなわち後の垂直同
期パルスで始まると、マイクロプロセッサは次の垂直帰
線期間中にその垂直同期パルス列が生ずるまで５．３μ
秒ごとに合成同期信号のサンプリングを続ける。この方
法で６個の垂直同期パルスの列が−度識別されると、最
後の垂直同期パルスをサップリングする連続２つの命令
の最初のものが合成同期信号の半纏期間の始点に近いマ
イクロプロセッサの時間基準になる。この時間基準によ
りマイクロプロセッサは中線周期間隔でサンプリングし
て合成同期信号の等化パルスの識別を試みることができ
る。

ここでマイクロプロセッサ３０は上記のような基準のサ
ンプリング命令のタイミングで第２ｂ図および第２Ｃ図
に示すように中線周期間隔で合成同期信号のサンプリン
グを始める。！２ｂ図には水平同期パルス４４と中線周
期間隔でこれに続く等化パルス４６．４８が示されてい
るが、このようなバタンは偶数フィールドから奇数フィ
ールドへの遷移ごとに起る。第２Ｃ図は第２ｂ図の合成
同期信号波形と同一尺度で示したマイクロプロセッサの
命令サイクルである。矢印で示されるサンプリング時点
５０．５２．５４はそれぞれ連続する水平線の第１゜第
１３およびｆａｌの命令サイクル中に起っている。

このようにしてサンプルは半纏周期ごとに抽出される。

この例では水平同期パルス４４がサンプリング時点５０
で検知されるが、マイクロプロセッサのサンプリング命
令と第２ｂ図の合成同期信号波形の位相関係のため、マ
イクロプロセッサが等化パルス４６，４８を検知できな
くなる。図示の位相関係の場合もサンプリング命令によ
る後続の等化パルスの見逃しが生ずる。マイクロプロセ
ッサはこのような未検知パルスに応じて第３Ｃ図に示す
ように垂直帰線期間にスキップ制御端子５ＫＩＰにクロ
ックスキップパルス１０８を生ずる。このクロックスキ
ップパルス１０８は第３ｂ図にクロックサイクル１５の
後の欠落クロックサイクルで示すようにマイクロプロセ
ッサのクロック信号の１サイクル中スイツチ３２を開く
。各命令サイクルが１５１！Ｉのクロックパルスを必要
とするため、この欠落クロックサイクルは第３ａ図の命
令サイクル１００の時間を１クロック周期だけ延長する
。図示のように命令サイクル１００はクロックパルス１
６個の間有効に持続し１次の命令サイクル１０２は正規
の時点１０４でなく　１０６から始まる。このようにし
て命令サイクル１０２並びに以後の全命令サイクルが遅
延され、すなわち合成同期信号に対してｌクロックサイ
クルだけ移相される。ここでマイクロプロセッサはサン
プリング命令と合成同期信号の間のこの新しい位相関係
によってその合成同期信号波形をサンプリングすること
になる。マイクロプロセッサが再び等化パルスのサンプ
リングに失敗すると、クロックサイクルがスキップして
サンプリング命令の位相が、第２ｄ図のサンプリング時
点６０，６２゜６４が第２ｃ図の対応サンプリング時点
５０．５２．５４に対して全部移動しているように１合
成量期信号に対して時間的に遅らされる。

マイクロプロセッサは上述のような合成同期信号のサン
プリングとクロックサイクルのスキップを、第２ｅ図の
サンプリング時点７ｏのように水平ＰＩ期ハルス４４と
同時のサンプリング時点がそのパルスの立下シに近付く
まで続ける。後続のクロックサイクルの各スキップによ
って対応するす／プリング命令が水平同期パルス４４を
見落スカ、ＣｔＤ移相によりそれより前のサンプリング
□命令がサッリング時点８０のように水平同期パルス４
４をその立上シ近傍でサンプリングする。これが行われ
るとマイクロプロセッサの命令基準が２だけ上って。

サンプリング時点８０を含む命令サイクルを前の線の２
３番目のサイクルとせずにその線の最初のサイクルに設
定する。このサンプリング時点はクロックサイクルがさ
らに２〜３個スキップした後第２ｆ図に示すように合成
同期信号に対して時点９０まで移相されている。実際に
は奪化パルスがその中間点で連続的にサンプリングされ
るように位相関係の微調節が行われる。このクロックス
キップと移相の技法はサンプリング時点を合成同期信号
に速やかに整合させることが判った。任意の初期位相状
態から所要の整合に達するには３０フイールド以下の解
析しか要しないことが実験的に判っている。

このクロックスキップ法はこの機能を実行し易いように
設計された上記第８７４８型のようなマイクロプロセッ
サに用りて有利である。この例におけるクロックスキッ
プの効果が命令を実行するに要する時間を２．６４８μ
秒から２．８２５μ秒に引延ばすことであることは第３
図から判る。後続の２，６４８μ秒の命令の位相関係は
これによって入来同期信号に対し移動される。公称２．
６４８μ秒の命令より長い実行時間を持つ命令を選択的
に実行することによって、クロックスキップのないソフ
トウェアで同じ移相を行うことができる。例えばマイク
ロプロセッサがクロックサイクル１６．１７．１８等で
他の形式の命令を実行し得るなら、この命令の１つを実
行して同期信号に対する２、６４８μ秒の命令のタイミ
ングの移相を行うことができ、これによってクロックス
キップ機能を持たないマイクロプロセッサを用いてこの
発明の原理を実施することができる。

サンプリング命令が合成同期信号と正しく整相されると
、適当な命令サイクル中にサンプリングすることにより
線の任意所要の部分をサンプリングすることができる。

マイクロプロセッサ３０のデータ入力ＩＮ工に印加され
る第２ａ図の水平ブランキングパルス４０．４２を計数
することにより線数を計数することもできるが、各フィ
ールドの特定番目の線例えば第１９番目の線ＣＶＩＲ線
）をサンプリングするには、ビデオフィールドに基準を
設ける必要がある。これは第５図の波形で示すように。

半纏周期間隔で合成同期信号をサンプリングすることに
よ）達せられる。

第５図（ａ）は奇数（第１　）フィールドの始めの合成
同期信号波形を示す。この波形は第５図（ｂ）のサンプ
リング時点にサンプリングされる。水平同期パルス１２
０はその前の偶数フィールドの最後の水平同期パルスで
、こｎから１線周期遅れて等化パルス１２２が続いてい
る。検知される次のパルスはパルス１２２より更に半線
周期遅れた等化バルスカである。これら２つの信号間に
は半纏周期の時間しかないため、パルス１２４のサンプ
ル時点はｒｌＪと計数される。さらに６線周期後に計数
値「１２」に達するまで半纏周期間隔のサンプルが計数
され、最後に垂直同期パルス期間が続く等化パルス１２
６がサンプリングされる。次にサンプル時点１２’、　
１２”で示すように連続する多数の命令のために合成同
期波形がサンプリングされる。等化パルス１２６は幅が
狭いため第１のサンプリング時点１２だけでサンプリン
グされ、サンプル１２’、１２“は合成同期波形が「低
い」状態にあることを発見する。このときマイクロプロ
セッサは奇数ビデオフィールドの線７を識別したことを
知る。

この結果は第５図（ｃ）に示すように次の偶数フィール
ドの始めに検査することができる。奇数（第１）フィー
ルドは水平同期パルス１３０．　１３２と共に終り、同
期パルス１３２から半線周期遅れて等化パルス１３４が
続く。前のｆルドの場合のように半纏周期間隔で２つの
パルスが生ずることによりマイクロプロセッサのサンプ
ル計数器がｒｉｊ　Ｋ設定され、さらに計数値が再度「
１２」に達するまで半纏周期間隔のパルスが計数される
。計数「１２」に達したときマイクロプロセッサは偶数
フィールドの最後の広い垂直パルスをサンプリングして
いる。次に続くサンプル１２’、　１２“　もまたその
広い垂直パルス１３６を検知してこのパルスが偶数フィ
ールドの線６の一部であることを識別する。これにヨッ
テマイクロプロセッサはビデオ信号中に基準を持ち、入
力ＩＮ□の水平ブランキングパルスを計数することによ
り奇数および偶数フィールド並びに各フィールド内の特
定の線を識別することがテキル。マイクロプロセッサは
単に適当数の水平ブランキングパルスを計数し、適当な
計数値でゲート１６を開くことにより、任意の線を利用
回路１８に送ることができる上、クロック信号のサイク
ルを１回以上スキップさせて特定線の任意時点でサンプ
リングを行うこともできる。このクロックスキップによ
ってサンプリング命令の位相が効果的に移動して、サン
プリングすべき線の時点と整合する。マイクロプロセッ
サはまたこのクロックスキップを計数してビデオ信号に
対するサンプリング時点の基準を維持し続ける。

第１図の回路を第６図のように構成してＶＩＲ信号をサ
ンプリングするようにすることもできるこのＶＩＲ信号
のサンプルには例えば米国特許第４３６６４９８号明細
書記載のようなテレビ受像機のＩＦ通過帯域の制御に用
いることができる。上記米国特許明細書記載の方式では
、ＶＩＲ信号のクロ°、ミナ／ス基準バーと輝度基準レ
ベルを検知して比較し１画像または色副搬送波周波数の
近傍でＩＦ通過帯域をピーキングするために用いる制御
信号を発生する。この方式の基本的な要素は第６図に示
すように普通通りに接続された通常のテレビ受像機のア
ンテナ１５２．同調器１５０．混合器１５４．ＩＦ信号
処理回路１５８およびビデオ信号処理回路１６０である
。混合器１５４とＩＦ信号処理回路１５８の間には上記
米国特許明細書記載のように構成し得る被同調ＩＦ’ピ
ーキング回路１５６が設けられている。

ＩＦ信号処理回路１５８の出力の検知されたビデオ信号
はフィルタ１６２．マルチプレクサ１６６の第１人力お
よび線固定回路１７６に印加される。線固定回路１７６
は第１図の回路の素子１２．１４．２０．３２を含み１
図示のようにマイクロプロセッサ３０に結合されている
。マルチプレクサ１６６はマイクロプロセッサ３０から
制御線路１７２，１７４に印加される信号によって制御
される。フィルタ１６２の出力は検波器１６４の入力に
結合され、その検波器の出力はマルチプレクサ１６６の
第２人力に結合されている。

の発生するデジタル出力信号はデジタル・アナログ（Ｄ
Ａ）変換器１７０の入力に供給され、そのＤＡ変換器の
出力は被同調ＩＦピーキング回路１５６の制御入力に印
加される。

動作時にはマイクロプロセッサのタイミングが第２図な
いし第５図に示すようにビデオ信号の合成同期信号に整
合される。マイクロプロセッサ３０はビデオ信号の線を
計数してＶＩＲ信号を含むことがある線１９を識別する
。代表的なＶＩＲ信号を第７図（ａ）に示すが、このＶ
ＩＲ信号は通常の水平同期パルスやバースト信号に続い
て２４μ秒のクロミナンス基準バー１８０とそれに続＜
１２μ秒の輝度基準レベル１８２を含んでいる。線１９
中にマイクロプロセッサの命令は第７図（ａ）に示すよ
うにＶＩＲ信号に整合される。マイクロプロセッサ３０
は第６命令サイクル中に制御線路１７２に第７図山）に
パルス１８４で示すようなりロミナンスサンプリング期
間パルスの発生を始め、第１３命令サイクル中にそのパ
ルス１８４の発生を終る。サンプリング期間パルス１８
４の間に検波器１６４の出力の検知されたクロミナンス
基準バーレベルがマルチプレクー！ｉ＋−１６６の入力
からＡＤ変換器１６８に導かれ、デジタル信号に変換さ
れてマイクロプロセッサ３０に記憶される。

線１９の第１５命令サイクル中にマイクロプロセッサ３
０は制御線路１７４に輝度サンプリング期間パルス１８
６の発生を始め、第１９命令サイクル中にこれを終る。

このサンプリング期間パルス１８６はマルチプレクサ１
６６を制御して輝度基準レベルをその第２人力からＡＤ
変換器１６８に導き、これをデジタル化してマイクロプ
ロセッサ３０に記憶させる。

これによってマイクロプロセッサ３０は被同調ＩＦピー
キング回路１５６の制御信号値を計算することができる
。記憶された２つの信号を有効性と雑音汚染度について
解析し、この２つの信号の比に従って制御信号を計算す
ることもできる。デジタル制御信号値はＤＡ変換器１７
０に印加されてアナロダ信号に変換され、被同調ＩＦピ
ーキング回路１５６に印加される。これによってテレビ
受像機のＩＰ通過帯域の制御が上記米国特許第４３６６
４９８号明細書記載のように行われる。

【図面の簡単な説明】

第１図はこの発明の原理によって構成されたマイクロプ
ロセッサのタイミングをビデオ信号に固定する装置のブ
ロック図、第２ａ図乃至２ｆ図。 第３ａ図乃至３Ｃ図および第４図は第１図のマイクロプ
ロセッサのタイミングをビデオ信号に合せるこの発明の
詳細な説明するための波形図、第５図は第１図のマイク
ロプロセッサにビデオフレーム基準を与える方法を示す
波形図、第６図はこの発明の原理によシ構成され、ＶＩ
Ｒ信号をサンプリングしてテレビ受像機のＩＦ通過帯域
応答を制御する装置を示すブロック図、−第７図は第６
図の装置の動作を表わす波形図である。 １０・・・ビデオ信号源、　１２・・・同期信号分離器
、２０・・・クロック信号生成手段、３０・・・マイク
ロプロセッサ、３２・・・クロック信号供給手段。

Claims (1)

【特許請求の範囲】
1. （１）線周波数成分を含む複数の成分を有する同期信号
   をビデオ信号から引き出す段階と；上記同期信号に応答
   して、上記同期信号の線周波数の倍数である周波数を呈
   するクロック信号を生成する段階と；上記クロック信号
   に応答して上記同期信号の整数個の周期の期間に整数個
   の命令サイクルを実行するためにマイクロプロセッサに
   上記クロック信号を供給する段階と；上記同期信号の特
   定成分を検出するために上記同期信号をサンプリングす
   る段階と；を含み、 上記特定成分が検出されない場合は、上記マイクロプロ
   セッサに対する上記クロック信号の１サイクルの供給を
   阻止する段階と；上記特定成分が検出されるまで上記サ
   ンプリングする段階と上記阻止する段階とを繰返えす段
   階と；を含むようにされた、マイクロプロセッサのタイ
   ミングをビデオ信号に合せる方法。