JPH01227522A - Mosfetの駆動方法 - Google Patents
Mosfetの駆動方法Info
- Publication number
- JPH01227522A JPH01227522A JP63053371A JP5337188A JPH01227522A JP H01227522 A JPH01227522 A JP H01227522A JP 63053371 A JP63053371 A JP 63053371A JP 5337188 A JP5337188 A JP 5337188A JP H01227522 A JPH01227522 A JP H01227522A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- mosfet
- current
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000007423 decrease Effects 0.000 claims description 10
- 238000013459 approach Methods 0.000 abstract description 3
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100081489 Drosophila melanogaster Obp83a gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はMOSFETの駆動方法にかかわり、詳しくは
MOSFETのスイッチング時の電流・電圧の立上がり
を抑制し、サージ電圧・ノイズの低減を図ったMO8F
E″「の駆動方法に間する。
MOSFETのスイッチング時の電流・電圧の立上がり
を抑制し、サージ電圧・ノイズの低減を図ったMO8F
E″「の駆動方法に間する。
(従来技術及び発明が解決しようとする課題)従来スイ
ッチング素子には、スイッチング時のサージ電圧の低減
を目的として、遮断する部分に抵抗、コンデンサの直列
回路あるいはダイオードと抵抗の並列回路とコンデンサ
との直列回路からなるスナバ回路を接続していた。
ッチング素子には、スイッチング時のサージ電圧の低減
を目的として、遮断する部分に抵抗、コンデンサの直列
回路あるいはダイオードと抵抗の並列回路とコンデンサ
との直列回路からなるスナバ回路を接続していた。
〜108 F E Tはゲート駆動が容易で、スイッチ
ングスピードが速いため、大W11の素子が安価に供給
されるようになり最近は盛んに使われるようになった。
ングスピードが速いため、大W11の素子が安価に供給
されるようになり最近は盛んに使われるようになった。
MOS F E Tはスイッチングスピードが速いため
高周波で使用することが多く、スナバ回路の損失が大き
くなるばかりでなく、熱の放散ヤスナバ回路の部品寸法
も大きくなるという問題があった。
高周波で使用することが多く、スナバ回路の損失が大き
くなるばかりでなく、熱の放散ヤスナバ回路の部品寸法
も大きくなるという問題があった。
史に、前述したようにM OS F E ”rはスイッ
チングスピードが速いためdv/dt、旧、’dtが大
きくサージ電圧やノイズ発生などの問題があり、通常ゲ
ートに抵抗を接続して使用する。
チングスピードが速いためdv/dt、旧、’dtが大
きくサージ電圧やノイズ発生などの問題があり、通常ゲ
ートに抵抗を接続して使用する。
本発明は上記問題点に鑑み、MOSFETのゲート駆I
ll′ri流を制御することにより、スイッチング・ス
ピードを制御し、電圧・電流の立上がり+Iv/dt、
旧/dtを抑制しスナバ回路を省略あるいは小形化した
MOS F E 1の駆動[o1路を提供することを目
的とする。
ll′ri流を制御することにより、スイッチング・ス
ピードを制御し、電圧・電流の立上がり+Iv/dt、
旧/dtを抑制しスナバ回路を省略あるいは小形化した
MOS F E 1の駆動[o1路を提供することを目
的とする。
(課題を解決するだめの手段)
本発明は上記の目的を達成するために、MOSトE丁を
絶縁して駆動するゲート駆動回路において、オフ状態に
ある前記MO8F E Tのゲート電圧が、スレッシ1
ホールド電圧に達するまでは、ゲート駆?JJ電流を大
きくして急激に上昇させ、前記ゲート電圧がスレッシュ
ホールド電圧に達した債は小さな定m流で駆動し、前記
¥OS F E 1−が導通を開始し、ドレイン・ソー
ス間電圧が減少し、第1の設定電圧まで下がった後再び
前記ゲート駆IIJm流を太き(し、ゲート電圧を急激
に上昇させ、前記〜10SFE1を飽和させることを特
徴とするMOSFETの駆動方法を要旨とし、MO8F
ト1のゲート駆動電流を制御するようにしたものである
。
絶縁して駆動するゲート駆動回路において、オフ状態に
ある前記MO8F E Tのゲート電圧が、スレッシ1
ホールド電圧に達するまでは、ゲート駆?JJ電流を大
きくして急激に上昇させ、前記ゲート電圧がスレッシュ
ホールド電圧に達した債は小さな定m流で駆動し、前記
¥OS F E 1−が導通を開始し、ドレイン・ソー
ス間電圧が減少し、第1の設定電圧まで下がった後再び
前記ゲート駆IIJm流を太き(し、ゲート電圧を急激
に上昇させ、前記〜10SFE1を飽和させることを特
徴とするMOSFETの駆動方法を要旨とし、MO8F
ト1のゲート駆動電流を制御するようにしたものである
。
(実施例)
以下、回向に沿って本発明の実施例について説明する。
なお、実施例は一つの例示であって、本発明の精神を逸
脱しない範囲で種々の変更あるいは改良を行いうろこと
は言うまでもない。
脱しない範囲で種々の変更あるいは改良を行いうろこと
は言うまでもない。
まず、実施例を説明する前にMOSFETの動作につい
て説明する。
て説明する。
第3図はMO8FEI〜を定電流で駆動した時のゲート
チャージ特性である。図において1.より定′Fi流を
ゲートに流し込むと、tlでゲート電圧V ggがスレ
ッシュホールド電圧に達しドレイン電流1clが流れ始
める。そして12でドレイン電流1、、が所定の値に達
すると、ドレイン・ソース間電圧Vdn(以下ドレイン
電圧という。)が下がり始める。この時ドレインよりゲ
ートへ帰還がかかり、ミラー効果によりゲーI−電圧は
平坦になる。
チャージ特性である。図において1.より定′Fi流を
ゲートに流し込むと、tlでゲート電圧V ggがスレ
ッシュホールド電圧に達しドレイン電流1clが流れ始
める。そして12でドレイン電流1、、が所定の値に達
すると、ドレイン・ソース間電圧Vdn(以下ドレイン
電圧という。)が下がり始める。この時ドレインよりゲ
ートへ帰還がかかり、ミラー効果によりゲーI−電圧は
平坦になる。
そしてt3でtl V 、、’ (l tが小さくなる
とゲート電圧Vg−は−5−たたび上昇し、ドレイン電
圧Vaは緩やかに飽和する。なお、オフは全く逆をたど
る。
とゲート電圧Vg−は−5−たたび上昇し、ドレイン電
圧Vaは緩やかに飽和する。なお、オフは全く逆をたど
る。
以上のことから本発明は、t1〜t3の間の駆Vtt流
を小さくすることにより、di/dt、 dv/dtを
制御する。なお、1.〜t1は無駄時間となり、t3よ
り債は損失となるので、駆vJ電流を大きくし、時間短
縮を図る。
を小さくすることにより、di/dt、 dv/dtを
制御する。なお、1.〜t1は無駄時間となり、t3よ
り債は損失となるので、駆vJ電流を大きくし、時間短
縮を図る。
次に第1図は本発明の一実施例の回路図で、第2図は第
1図の動作を説明する波形図であり、以下図を参照して
説明する。
1図の動作を説明する波形図であり、以下図を参照して
説明する。
図においてPTIはオンパルス伝達用パルストランスで
、オン期間の微分パルスを伝達する。1゜でpHよりオ
ンパルスが印加されると、逆バイアスされているMOS
FET−のゲートに、ツェナーダイオードl旧を介して
MO8FE1のゲートへ大きな電流が流れ込む。この時
オフパルス伝達用パルスi・ランスPI2への回り込み
はトランジスタlR11で防ぐ。
、オン期間の微分パルスを伝達する。1゜でpHよりオ
ンパルスが印加されると、逆バイアスされているMOS
FET−のゲートに、ツェナーダイオードl旧を介して
MO8FE1のゲートへ大きな電流が流れ込む。この時
オフパルス伝達用パルスi・ランスPI2への回り込み
はトランジスタlR11で防ぐ。
グー1−電圧Vが上昇しスレッシュホールド電圧に近づ
くと1旧がオフし、駆動電流は急速に減少し、■旧から
供給される小さな定電流のみとなる。このため1.でゲ
ート電圧Vgmがスレッシュホールド電圧Vthに達し
導通しても、ドレイン電流lc1の立ち上がりは緩やか
になる。モしてtlでドレイン電圧v−1が下がり始め
、t3でドレイン電流1dが所定の値に達し、t4でド
レイン電圧■d、が、Pflの2次電圧からツェナーダ
イオード1113のツェナ−1Lダイオートロ2の順方
向ドロップ、トランジスタIR2のペースエミッタ電圧
の和を引いた値すなわち第1の設定電圧まで下がると、
TR2が導通しゲート電流を再び増大させ、ゲート電圧
Vi−を急速に立も上げ、MO8FEI’を完全に飽和
させ、ターンオンさせる。
くと1旧がオフし、駆動電流は急速に減少し、■旧から
供給される小さな定電流のみとなる。このため1.でゲ
ート電圧Vgmがスレッシュホールド電圧Vthに達し
導通しても、ドレイン電流lc1の立ち上がりは緩やか
になる。モしてtlでドレイン電圧v−1が下がり始め
、t3でドレイン電流1dが所定の値に達し、t4でド
レイン電圧■d、が、Pflの2次電圧からツェナーダ
イオード1113のツェナ−1Lダイオートロ2の順方
向ドロップ、トランジスタIR2のペースエミッタ電圧
の和を引いた値すなわち第1の設定電圧まで下がると、
TR2が導通しゲート電流を再び増大させ、ゲート電圧
Vi−を急速に立も上げ、MO8FEI’を完全に飽和
させ、ターンオンさせる。
M OS )−L Tが導通後はゲート駆動パルスを遮
断し、パルストランスpHの小形化を図る。駆動パルス
遮断後はダイオード10でゲート電荷の放出を防ぐ。
断し、パルストランスpHの小形化を図る。駆動パルス
遮断後はダイオード10でゲート電荷の放出を防ぐ。
ターンオフはターンオンの逆をたどる。tlI、でオフ
パルスがパルスI・ランス門2より印加されると、ゲー
トに蓄積されている電荷は、ツェナーダイオード111
11を介して悠遠に放出される。この時パルストランス
pHへの回り込みはIRIで阻止される。グー1−m圧
V gsが減少し、スレッシュホールド電圧V−に近づ
くと、l旧1がオフしゲート電荷の放電111流は減少
し、TR11を介しての小さな定電流となる。tllで
ゲート電圧VHがスレッシュホールド電圧v、hまで下
がりドレイン電圧V、、が上昇する。この時ゲート電流
は少なく、ドレインからゲートへ帰還がかかるため、ド
レイン電圧v−1の上昇は緩やかとなる。
パルスがパルスI・ランス門2より印加されると、ゲー
トに蓄積されている電荷は、ツェナーダイオード111
11を介して悠遠に放出される。この時パルストランス
pHへの回り込みはIRIで阻止される。グー1−m圧
V gsが減少し、スレッシュホールド電圧V−に近づ
くと、l旧1がオフしゲート電荷の放電111流は減少
し、TR11を介しての小さな定電流となる。tllで
ゲート電圧VHがスレッシュホールド電圧v、hまで下
がりドレイン電圧V、、が上昇する。この時ゲート電流
は少なく、ドレインからゲートへ帰還がかかるため、ド
レイン電圧v−1の上昇は緩やかとなる。
1L2でドレイン電流Idが減少を始め、t 13でド
レイン電圧VanがパルストランスPT2の2次電圧か
らツェナーダイオードl口13のツェナー電圧とトラン
ジスタlR120ベースエミツタ間電圧の和を引いl;
値、すなわち第2の設定電圧を越えると、[2が導通し
再びゲート電流は増大しMO8FE1を完全にオフさせ
る。なお、誤点弧防止のためゲートは逆バイアスしてお
く。
レイン電圧VanがパルストランスPT2の2次電圧か
らツェナーダイオードl口13のツェナー電圧とトラン
ジスタlR120ベースエミツタ間電圧の和を引いl;
値、すなわち第2の設定電圧を越えると、[2が導通し
再びゲート電流は増大しMO8FE1を完全にオフさせ
る。なお、誤点弧防止のためゲートは逆バイアスしてお
く。
MOSFETがオフ後はオン時と同様にゲート駆動パル
スを遮断し、パルストランスPr2の小形化を計る。駆
動パルス遮断後はダイオード011でグー1−電荷の放
出を防ぐ。
スを遮断し、パルストランスPr2の小形化を計る。駆
動パルス遮断後はダイオード011でグー1−電荷の放
出を防ぐ。
第4図は本発明の他の実施例の回路図で、第1図と同じ
回路素子は同一符号とした。第1図と異なるのは、7旧
と直列にツェナーダイオードZ1)2と抵抗R4との並
列回路を接続し、そして同様に、1011と直列にツェ
ナーダイオードl口2と抵抗旧4との並列回路を接続し
たことである。この様にすることにより、オン時は、ゲ
ート電圧V ffsがスレッシュホールド電圧VIhよ
り1口2の電圧を差し引いた値に達すると、202がオ
フし抵抗R4を介して電流が流れゲート71!流は緩や
かに減少し、そしてゲート電圧Vg+aがスレッシュホ
ールド電圧Vshに達すると、ツェナーダイオードl口
もオフしゲート電流は史に減少する。
回路素子は同一符号とした。第1図と異なるのは、7旧
と直列にツェナーダイオードZ1)2と抵抗R4との並
列回路を接続し、そして同様に、1011と直列にツェ
ナーダイオードl口2と抵抗旧4との並列回路を接続し
たことである。この様にすることにより、オン時は、ゲ
ート電圧V ffsがスレッシュホールド電圧VIhよ
り1口2の電圧を差し引いた値に達すると、202がオ
フし抵抗R4を介して電流が流れゲート71!流は緩や
かに減少し、そしてゲート電圧Vg+aがスレッシュホ
ールド電圧Vshに達すると、ツェナーダイオードl口
もオフしゲート電流は史に減少する。
口の様に、ゲート駆vJ電流をMOSFETが導 4゜
通を開始する直前から二段階に減少させることにより、
無駄な時間を増やさずスイッチングスピードを確実に遅
くすることができる。
通を開始する直前から二段階に減少させることにより、
無駄な時間を増やさずスイッチングスピードを確実に遅
くすることができる。
オフの時も全く同様である。
(発明の効果)
以上説明したように、本発明によればMO3FE 1’
を絶縁して駆動するグーi・駆動回路において、オフ状
態にある前に2〜l08FETのゲート電圧が、スレッ
シュホールド電圧に達するまでは、グー:・駆動電流を
大きくして急激に上昇させ、前記ゲート電圧がスレッシ
ュホールド電圧に達した後は小さな定m流で駆動し、前
記MO8F E Tが導通をWI始し、ドレイン・ソー
ス間電圧が減少し、第1の設定電圧まで下がった債再び
前記ゲート駆llI電流を大きくし、グー1〜m圧を急
激に上昇させ、前記MOSFETを飽和させることとし
、ゲート駆動電流を制御することにより、di/dt、
dv/dtを抑制できスナバ回路を省略あるいは大巾
に小さくできる。
を絶縁して駆動するグーi・駆動回路において、オフ状
態にある前に2〜l08FETのゲート電圧が、スレッ
シュホールド電圧に達するまでは、グー:・駆動電流を
大きくして急激に上昇させ、前記ゲート電圧がスレッシ
ュホールド電圧に達した後は小さな定m流で駆動し、前
記MO8F E Tが導通をWI始し、ドレイン・ソー
ス間電圧が減少し、第1の設定電圧まで下がった債再び
前記ゲート駆llI電流を大きくし、グー1〜m圧を急
激に上昇させ、前記MOSFETを飽和させることとし
、ゲート駆動電流を制御することにより、di/dt、
dv/dtを抑制できスナバ回路を省略あるいは大巾
に小さくできる。
第1図は本発明の実施例の回路図、第2図は第1図の動
作を説明する波形図、第3図はMOS FETのゲート
チャージ特性図、第4図は本発明の他の実施例の回路図
である。 代理人 弁理士 高 山 道 ′夫はか1名 第31S!J 第4図
作を説明する波形図、第3図はMOS FETのゲート
チャージ特性図、第4図は本発明の他の実施例の回路図
である。 代理人 弁理士 高 山 道 ′夫はか1名 第31S!J 第4図
Claims (2)
- (1)MOSFETを絶縁して駆動するゲート駆動回路
において、オフ状態にある前記MOSFETのゲート電
圧が、スレッシユホールド電圧に達するまでは、ゲート
駆動電流を大きくして急激に上昇させ、前記ゲート電圧
がスレッシユホールド電圧に達した後は小さな定電流で
駆動し、前記MOSFETが導通を開始し、ドレイン・
ソース間電圧が減少し、第1の設定電圧まで下がつた後
再び前記ゲート駆動電流を大きくし、ゲート電圧を急激
に上昇させ、前記MOSFETを飽和させることを特徴
とするMOSFETの駆動方法。 - (2)MOSFETを絶縁して駆動するゲート駆動回路
において、導通状態にある前記MOSFETのゲート電
荷を、該MOSFETのスレッシュホールド電圧の直前
までは大きな電流で急速に放電し、スレッシュホールド
電圧の直前から、ゲート電荷を小さな定電流で放電し、
前記MOSFETのドレイン・ソース電圧が上昇し、第
2の設定値に達した後は再び、ゲート電荷放電電流を急
増させ、前記MOSFETをオフさせることを特徴とす
るMOSFETの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63053371A JPH01227522A (ja) | 1988-03-07 | 1988-03-07 | Mosfetの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63053371A JPH01227522A (ja) | 1988-03-07 | 1988-03-07 | Mosfetの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01227522A true JPH01227522A (ja) | 1989-09-11 |
Family
ID=12940954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63053371A Pending JPH01227522A (ja) | 1988-03-07 | 1988-03-07 | Mosfetの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01227522A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6556407B2 (en) | 1998-12-02 | 2003-04-29 | Siemens Aktiengesellschaft | Method and device for driving a power output stage |
DE102006015024B3 (de) * | 2006-03-31 | 2007-09-06 | Infineon Technologies Ag | Treiberschaltung zum Bereitstellen eines Ausgangssignals |
-
1988
- 1988-03-07 JP JP63053371A patent/JPH01227522A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6556407B2 (en) | 1998-12-02 | 2003-04-29 | Siemens Aktiengesellschaft | Method and device for driving a power output stage |
DE102006015024B3 (de) * | 2006-03-31 | 2007-09-06 | Infineon Technologies Ag | Treiberschaltung zum Bereitstellen eines Ausgangssignals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108683327B (zh) | 一种碳化硅mosfet驱动电路 | |
US10897254B2 (en) | Power semiconductor drive circuit, power semiconductor circuit, and power module circuit device | |
JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
JP4804142B2 (ja) | 高速ゲート駆動回路 | |
US20110241738A1 (en) | Switching device driving unit and semiconductor apparatus | |
US20050285661A1 (en) | Gate drive circuits for high efficiency power converters | |
US10461737B2 (en) | Configurable clamp circuit | |
US11463082B2 (en) | Waveform conversion circuit for gate-driving circuit | |
CN111342642B (zh) | 一种用于碳化硅mosfet驱动的反激式电源控制方法 | |
US9948289B2 (en) | System and method for a gate driver | |
US20060044051A1 (en) | Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection | |
WO2008050267A2 (en) | Power amplifier | |
US11451130B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
KR102284188B1 (ko) | SiC MOSFET용 게이트 구동회로 | |
JPH01227522A (ja) | Mosfetの駆動方法 | |
JP7308661B2 (ja) | スイッチングトランジスタの駆動回路 | |
JP2003339152A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
JP3863474B2 (ja) | 駆動回路及び半導体装置 | |
RU2713559C9 (ru) | Способ быстрого включения силового транзистора с изолированным затвором и устройства с его использованием | |
CN109525101B (zh) | 半导体元件的驱动电路以及半导体元件的驱动方法 | |
JP3911204B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
JP2021005950A (ja) | トランジスタ駆動回路及びトランジスタのゲート電圧制御方法 | |
US20240195404A1 (en) | Switched inductive storage element to enhance gate drive at turn-off | |
TWI846201B (zh) | 用於電源轉換設備的控制裝置 | |
JP2022027042A (ja) | ゲート駆動回路および電源回路 |