JPH01217611A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPH01217611A JPH01217611A JP63044775A JP4477588A JPH01217611A JP H01217611 A JPH01217611 A JP H01217611A JP 63044775 A JP63044775 A JP 63044775A JP 4477588 A JP4477588 A JP 4477588A JP H01217611 A JPH01217611 A JP H01217611A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- constant voltage
- mos
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007664 blowing Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、ICやI、SIのような半導体装置の内部
に構成される定電圧発生回路に関し、おもに定電圧源や
入力レベルを比較する基準電圧発生源として用いられる
。
に構成される定電圧発生回路に関し、おもに定電圧源や
入力レベルを比較する基準電圧発生源として用いられる
。
(ロ)従来の技術
従来のこの種の定電圧発生回路においては、第3図に示
すようにMOSトランジスタ103〜112を直列に接
続し、その両端に高抵抗102を介して電源101から
定電流を通電し、MOSトランジスタ103〜112(
この場合10個)の各しきい値電圧をVtとするとき、
出力端子113からtoxvtの電圧を得るようにして
いる。
すようにMOSトランジスタ103〜112を直列に接
続し、その両端に高抵抗102を介して電源101から
定電流を通電し、MOSトランジスタ103〜112(
この場合10個)の各しきい値電圧をVtとするとき、
出力端子113からtoxvtの電圧を得るようにして
いる。
(ハ)発明が解決しようとする課題
しかしながら、MOSトランジスタのしきい値電圧は個
々にバラツキを有し、必ずしも設計値と一致しないため
、この定電圧発生回路から所望の定電圧を精度よく出力
させることが難しいという問題点があった。
々にバラツキを有し、必ずしも設計値と一致しないため
、この定電圧発生回路から所望の定電圧を精度よく出力
させることが難しいという問題点があった。
この発明はこのような事情を考慮してなされたもので、
MoSトランジスタの個々のバラツキを製造後に修正し
、高精度の定電圧を得ることが可能な定電圧発生回路を
提供するものである。
MoSトランジスタの個々のバラツキを製造後に修正し
、高精度の定電圧を得ることが可能な定電圧発生回路を
提供するものである。
(ニ)課題を解決するためめ手段
この発明は、複数のMOSトランジスタの直列回路を高
抵抗を介して直流電源に接続し、その直列回路の両端に
生ずる電圧降下から定電圧を得るように構成した定電圧
発生回路において、開閉動作がプログラミング可能な複
数の開閉素子を備え、その開閉素子の一端がMOSトラ
ンジスタの各接続点にそれぞれ接続されるとともに他端
が相互に短絡され、その短絡部から定電圧出力を得るこ
とを特徴とする定電圧発生回路である。
抵抗を介して直流電源に接続し、その直列回路の両端に
生ずる電圧降下から定電圧を得るように構成した定電圧
発生回路において、開閉動作がプログラミング可能な複
数の開閉素子を備え、その開閉素子の一端がMOSトラ
ンジスタの各接続点にそれぞれ接続されるとともに他端
が相互に短絡され、その短絡部から定電圧出力を得るこ
とを特徴とする定電圧発生回路である。
(ホ)作用
回路の製造後に出力電圧を測定し、出力電圧の過不足に
対応して開閉素子の開閉動作をプログラミングすること
により、通電されるMOSトランジスタ数が加減される
ので、所望の出力電圧を高精度に得ることができる。
対応して開閉素子の開閉動作をプログラミングすること
により、通電されるMOSトランジスタ数が加減される
ので、所望の出力電圧を高精度に得ることができる。
(へ)実施例
以下、図面に示す実施例に基づいて、この発明を詳述す
る。これによってこの発明が限定されるものではない。
る。これによってこの発明が限定されるものではない。
第1図はこの発明の一実施例を示す電気回路図であり、
lは電源、2は高抵抗、3〜14は直列接続されたMO
Sトランジスタ、!5〜!9は一端がそれぞれMOSト
ランジスタ3〜7に接続され他端が出力端子20に接続
されたプログラミング可能素子である。この場合、この
プログラミング素子!5〜19には回路製造後にレーザ
トリミング装置にて溶断することが可能なポリシリコン
フユーズを使用している。
lは電源、2は高抵抗、3〜14は直列接続されたMO
Sトランジスタ、!5〜!9は一端がそれぞれMOSト
ランジスタ3〜7に接続され他端が出力端子20に接続
されたプログラミング可能素子である。この場合、この
プログラミング素子!5〜19には回路製造後にレーザ
トリミング装置にて溶断することが可能なポリシリコン
フユーズを使用している。
このような構成において、電源lから高抵抗2を介して
電流が供給されると、その電流はプログラミング可能素
子15と19を介してMOSトランジスタ7〜14(8
個)の直列回路に通電され、MOSトランジスタの各し
きい値電圧をVtとすれば、出力端子20には5xvt
の電圧が得られる。この値が所望値よりも低い場合には
、プログラミング可能素子19のヒユーズをレーザトリ
ミング装置にて溶断してやれば、9xVtの出力が得ら
れる。さらにプログラミング可能素子18のヒユーズを
溶断すれば、出力はtoxvtとなる。
電流が供給されると、その電流はプログラミング可能素
子15と19を介してMOSトランジスタ7〜14(8
個)の直列回路に通電され、MOSトランジスタの各し
きい値電圧をVtとすれば、出力端子20には5xvt
の電圧が得られる。この値が所望値よりも低い場合には
、プログラミング可能素子19のヒユーズをレーザトリ
ミング装置にて溶断してやれば、9xVtの出力が得ら
れる。さらにプログラミング可能素子18のヒユーズを
溶断すれば、出力はtoxvtとなる。
このようにして、出力電圧を実測しながらプログラミン
グ可能素子19〜15のヒユーズを順次溶断することに
より、出力電圧がBxvt〜12×VLの範囲で調整が
可能となり、所望値に最も近い出力電圧に設定すること
ができる。
グ可能素子19〜15のヒユーズを順次溶断することに
より、出力電圧がBxvt〜12×VLの範囲で調整が
可能となり、所望値に最も近い出力電圧に設定すること
ができる。
第2図はらの発明の他の実施例を示す電気回路図であり
、31は電源、32は高抵抗、33〜44は直列接続さ
れたMoSトランジスタ、45〜48は一端がそれぞれ
MoSトランジスタ33〜36に接続され他端が出力端
子60に接続されたトランスファーゲート、49〜52
はトランスファーゲート45〜48へのゲート信号ライ
ン、53〜56はEEFROM(又はEPROM)、5
7は書き込み信号ライン、58はクリア信号ライン、5
9は書き込み信号ライン57およびクリア信号ライン5
8に出力するコントロール回路である。
、31は電源、32は高抵抗、33〜44は直列接続さ
れたMoSトランジスタ、45〜48は一端がそれぞれ
MoSトランジスタ33〜36に接続され他端が出力端
子60に接続されたトランスファーゲート、49〜52
はトランスファーゲート45〜48へのゲート信号ライ
ン、53〜56はEEFROM(又はEPROM)、5
7は書き込み信号ライン、58はクリア信号ライン、5
9は書き込み信号ライン57およびクリア信号ライン5
8に出力するコントロール回路である。
このような構成において、E E P RO?1/I
53〜56が信号ライン57から書き込み信号を受けて
トランスファーゲート45〜48がすべてON状態にあ
ると、電源31から抵抗32を介してMOSトランジス
タ36〜44(91ml)に通電が行われる。Mo9ト
ランジスタ33〜44の各しきい値電圧をVtとすると
、端子60からは9XVtの出力が得られる。ここで、
この出力電圧が所望値に達していない場合には、コント
ロール回路59によってE E F ROM 56をク
リアし、トランスファーゲート48をOFFにすると、
端子60からの出力電圧は10xVtとなる。このよう
に、出力電圧は、ON状態にあるトランスファーゲー)
4B−40を順次OFFすることにより9XVt〜12
xVtまでの範囲で調整が可能となり、所望値に最も近
い出力電圧を製造後に設定することが可能となる。なお
、第1図に示す実施例の出力電圧の調整は主に製造業者
において行われるが、第2図に示す実施例は使用者によ
っても容易に出力調整することができる。
53〜56が信号ライン57から書き込み信号を受けて
トランスファーゲート45〜48がすべてON状態にあ
ると、電源31から抵抗32を介してMOSトランジス
タ36〜44(91ml)に通電が行われる。Mo9ト
ランジスタ33〜44の各しきい値電圧をVtとすると
、端子60からは9XVtの出力が得られる。ここで、
この出力電圧が所望値に達していない場合には、コント
ロール回路59によってE E F ROM 56をク
リアし、トランスファーゲート48をOFFにすると、
端子60からの出力電圧は10xVtとなる。このよう
に、出力電圧は、ON状態にあるトランスファーゲー)
4B−40を順次OFFすることにより9XVt〜12
xVtまでの範囲で調整が可能となり、所望値に最も近
い出力電圧を製造後に設定することが可能となる。なお
、第1図に示す実施例の出力電圧の調整は主に製造業者
において行われるが、第2図に示す実施例は使用者によ
っても容易に出力調整することができる。
(ト)発明の効果
この発明によれば、定電圧発生回路の出力電圧を製造後
に調整して所望の値に設定することが可能となる。
に調整して所望の値に設定することが可能となる。
第1図はこの発明の一実施例を示す電気回路図、第2図
はこの発明の他の実施例を示す電気回路図、第3図は従
来例を示す電気回路図である。 l・・・・・・電源、2・・・・・・高抵抗、3〜I4
・・・・・・MOSトランジスタ、15〜19・・・・
・・プログラミング可能素子、20・・・・・・出力端
子。 第 1 図
はこの発明の他の実施例を示す電気回路図、第3図は従
来例を示す電気回路図である。 l・・・・・・電源、2・・・・・・高抵抗、3〜I4
・・・・・・MOSトランジスタ、15〜19・・・・
・・プログラミング可能素子、20・・・・・・出力端
子。 第 1 図
Claims (1)
- 【特許請求の範囲】 1、複数のMOSトランジスタの直列回路を高抵抗を介
して直流電源に接続し、その直列回路の両端に生ずる電
圧降下から定電圧を得るように構成した定電圧発生回路
において、 開閉動作がプログラミング可能な複数の開閉素子を備え
、その開閉素子の一端がMOSトランジスタの各接続点
にそれぞれ接続されるとともに他端が相互に短絡され、
その短絡部から定電圧出力を得ることを特徴とする定電
圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63044775A JPH01217611A (ja) | 1988-02-26 | 1988-02-26 | 定電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63044775A JPH01217611A (ja) | 1988-02-26 | 1988-02-26 | 定電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01217611A true JPH01217611A (ja) | 1989-08-31 |
Family
ID=12700790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63044775A Pending JPH01217611A (ja) | 1988-02-26 | 1988-02-26 | 定電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01217611A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144248A (en) * | 1998-07-16 | 2000-11-07 | Ricoh Company, Ltd. | Reference voltage generating circuit having a temperature characteristic correction circuit providing low temperature sensitivity to a reference voltage |
JP2010118650A (ja) * | 2008-10-16 | 2010-05-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2013073341A (ja) * | 2011-09-27 | 2013-04-22 | Mitsumi Electric Co Ltd | 半導体集積回路 |
-
1988
- 1988-02-26 JP JP63044775A patent/JPH01217611A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144248A (en) * | 1998-07-16 | 2000-11-07 | Ricoh Company, Ltd. | Reference voltage generating circuit having a temperature characteristic correction circuit providing low temperature sensitivity to a reference voltage |
JP2010118650A (ja) * | 2008-10-16 | 2010-05-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2013073341A (ja) * | 2011-09-27 | 2013-04-22 | Mitsumi Electric Co Ltd | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4608530A (en) | Programmable current mirror | |
KR960011261B1 (ko) | 반도체집적회로의회로소자값조정회로및방법 | |
US5467009A (en) | Voltage regulator with multiple fixed plus user-selected outputs | |
US5635854A (en) | Programmable logic integrated circuit including verify circuitry for classifying fuse link states as validly closed, validly open or invalid | |
KR890001297A (ko) | Cmos 디지탈/아날로그 변환기 회로 | |
US7965065B2 (en) | Trimming circuit | |
JP2006352034A (ja) | ヒューズ回路及び電子回路 | |
US6054893A (en) | Low current differential fuse circuit | |
EP0885413B1 (en) | Low power trim circuit and method | |
TWI397150B (zh) | 一種可將修剪導體墊置於一晶圓之切割道之修剪保險絲電路 | |
US7315193B2 (en) | Circuitry and method for programming an electrically programmable fuse | |
JPH01217611A (ja) | 定電圧発生回路 | |
US5589792A (en) | Resistor programmable temperature switch | |
JP2006344793A (ja) | トリミング回路を有する半導体装置、そのトリミング方法及びその製造方法 | |
US8587358B2 (en) | Semiconductor integrated circuit including variable resistor circuit | |
TW550575B (en) | EEPROM circuit, voltage reference circuit and method for providing a low temperature-coefficient voltage reference | |
JP6309154B2 (ja) | 半導体デバイス駆動回路 | |
JPH08213855A (ja) | 差動増幅回路 | |
US7852062B2 (en) | Reference current generating apparatus | |
JPS62150758A (ja) | 半導体集積回路 | |
JPH04103160A (ja) | 抵抗回路 | |
JPH06236966A (ja) | 集積回路 | |
CN116346113B (zh) | 高精度电流控制的负载开关电路及其修调方法 | |
JP2772069B2 (ja) | 定電流回路 | |
JPS6222470A (ja) | 半導体回路のトリミング装置 |