JPH01204121A - スタンバイ解除方式 - Google Patents
スタンバイ解除方式Info
- Publication number
- JPH01204121A JPH01204121A JP63028078A JP2807888A JPH01204121A JP H01204121 A JPH01204121 A JP H01204121A JP 63028078 A JP63028078 A JP 63028078A JP 2807888 A JP2807888 A JP 2807888A JP H01204121 A JPH01204121 A JP H01204121A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- system clock
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、所定周波数の発振信号を出力するための発振
回路と、該発振回路より出力される上記発振信号に基づ
いて所定のシステムクロックを作成して出力するシステ
ムクロック作成回路とを有し、該システムクロック作成
回路より出力される上記システムクロックに基づいてそ
の動作が制御されると共に、上記システムクロックの不
要なスタンバイ時に於いては上記発振回路の発振動作を
停止させる構成とした1チツプ・マイクロコンビエータ
等のデータ処理装置に於いて、上記発振回路の発振動作
開始後、その発振周波数が安定してからシステムを起動
する(システムクロック出力を開始する)fcめのスタ
ンバイ解除方式に関するものである。
回路と、該発振回路より出力される上記発振信号に基づ
いて所定のシステムクロックを作成して出力するシステ
ムクロック作成回路とを有し、該システムクロック作成
回路より出力される上記システムクロックに基づいてそ
の動作が制御されると共に、上記システムクロックの不
要なスタンバイ時に於いては上記発振回路の発振動作を
停止させる構成とした1チツプ・マイクロコンビエータ
等のデータ処理装置に於いて、上記発振回路の発振動作
開始後、その発振周波数が安定してからシステムを起動
する(システムクロック出力を開始する)fcめのスタ
ンバイ解除方式に関するものである。
〈従来の技術〉
従来、発振周波数を安定させる方法としては、発振開始
時より内蔵のカウンタで発振信号をカウントし、そのオ
ーバフローを検出してからシステムを起動する方法、ま
たはリセット信号を発振安定に必要な時間だけアクティ
ブにする方法などがある。
時より内蔵のカウンタで発振信号をカウントし、そのオ
ーバフローを検出してからシステムを起動する方法、ま
たはリセット信号を発振安定に必要な時間だけアクティ
ブにする方法などがある。
〈発明が解決しようとする課題〉
1チップ・マイクロコンピュータは広い応用範囲をもつ
ため、発振回路についても、発振周波数、発振定数、発
振子のメーカなどの使用条件の変更が考えられる。条件
の変更に従い発振周波数の安定化に必要な時間も変化す
るため、発振回路によって発振開始からシステム起動ま
での時間を適当な値に調整しなければならない。設定時
間が短ければ、安定した周波数の発振信号が得られず、
また、長丁ぎれば、無駄な待機時間が生じ処理速度の低
下となる。
ため、発振回路についても、発振周波数、発振定数、発
振子のメーカなどの使用条件の変更が考えられる。条件
の変更に従い発振周波数の安定化に必要な時間も変化す
るため、発振回路によって発振開始からシステム起動ま
での時間を適当な値に調整しなければならない。設定時
間が短ければ、安定した周波数の発振信号が得られず、
また、長丁ぎれば、無駄な待機時間が生じ処理速度の低
下となる。
したがって、発振信号をカウンタでカウントしてシステ
ム起動1での待機時間を得る方法では、何クロックカウ
ントしてからシステム起動するかが問題となる。従来の
方法では、カウント数は回路のカウンタの段数により決
定されるため、カウント数の変更を行うためには回路の
変更が必要となる。また、発振が安定するまでリセット
信号をアクティブにする方法では、リセット信号をコン
トロールする回路が外部に必要となる。
ム起動1での待機時間を得る方法では、何クロックカウ
ントしてからシステム起動するかが問題となる。従来の
方法では、カウント数は回路のカウンタの段数により決
定されるため、カウント数の変更を行うためには回路の
変更が必要となる。また、発振が安定するまでリセット
信号をアクティブにする方法では、リセット信号をコン
トロールする回路が外部に必要となる。
〈課題を解決するための手段〉
スタンバイ解除信号によって発振回路の発振動作を開始
させると共に、該発振動作開始後に上記発振回路より出
力される発振信号をカウントするカウンタ’!&設ケ、
該カウンタよりのカウンタ・オーバフロー信号によって
システムクロック作成回路を能動化し、該システムクロ
ック作成回路よりのシステムクロック出力を開始させる
構成とじたスタンバイ解除方式に於いて、スタンバイ状
態に入る前に上記カウンタに任意の初期値を設定する手
段を設ける構成とする、例えば、プログラムによって上
記カウンタに任意の初期値を設定する構成とする、こと
により、上記発振回路の発振動作開始時から上記システ
ムクロック作成回路よりのシステムクロック出力開始時
、すナワチ、システム起動時までの発振官号カウント数
を可変とする。
させると共に、該発振動作開始後に上記発振回路より出
力される発振信号をカウントするカウンタ’!&設ケ、
該カウンタよりのカウンタ・オーバフロー信号によって
システムクロック作成回路を能動化し、該システムクロ
ック作成回路よりのシステムクロック出力を開始させる
構成とじたスタンバイ解除方式に於いて、スタンバイ状
態に入る前に上記カウンタに任意の初期値を設定する手
段を設ける構成とする、例えば、プログラムによって上
記カウンタに任意の初期値を設定する構成とする、こと
により、上記発振回路の発振動作開始時から上記システ
ムクロック作成回路よりのシステムクロック出力開始時
、すナワチ、システム起動時までの発振官号カウント数
を可変とする。
〈作 用〉
上記構成とすることにより、発振開始からシステム起動
1での期間を、カウンタのカウント能力内で任意に設定
することができる。
1での期間を、カウンタのカウント能力内で任意に設定
することができる。
〈実施例〉
図は本発明に係るスタンバイ解除方式を示すブロック図
である。
である。
図に於いて、1は1チップ・マイクロコンピュータであ
り、2は咳1チップ・マイクロコンピュータ1に外付け
される発振子である。3は所定周波数の発振信号Aを出
力するための発振回路であり、4は該発振回路3より出
力される上記発振信?/ハ1 号Aに基づいて所定のシステムクロックBt−作成して
出力するシステムクロック作成回路である。
り、2は咳1チップ・マイクロコンピュータ1に外付け
される発振子である。3は所定周波数の発振信号Aを出
力するための発振回路であり、4は該発振回路3より出
力される上記発振信?/ハ1 号Aに基づいて所定のシステムクロックBt−作成して
出力するシステムクロック作成回路である。
1チップ・マイクロコンピュータ1の動作は上記システ
ムクロックBにより制卸される。システムクロックの不
要なスタンバイ時に於いては、上記発振回路3の発振動
作は停止される構成となっている。5は、スタンバイ解
除信号Cによって発振回路3が発振動作を開始した後、
該発振回路3より出力される発振信号Aをカウントする
カウンタであり、該カウンタ5よジ発生されるカウンタ
・オーバフロー信号りによってシステムクロック作成回
路4が能動化され、該回路よりのシステムクロック出力
が開始される。これによ−リ、システムが起動する。
ムクロックBにより制卸される。システムクロックの不
要なスタンバイ時に於いては、上記発振回路3の発振動
作は停止される構成となっている。5は、スタンバイ解
除信号Cによって発振回路3が発振動作を開始した後、
該発振回路3より出力される発振信号Aをカウントする
カウンタであり、該カウンタ5よジ発生されるカウンタ
・オーバフロー信号りによってシステムクロック作成回
路4が能動化され、該回路よりのシステムクロック出力
が開始される。これによ−リ、システムが起動する。
本発明の特徴は、スタンバイ状態に入る前に、プログラ
ムで指定された初期値Eeデータ・バス6を介して上記
カウンタ5に設定する構成としている点にある。この初
期値設定の後にスタンバイ状態に入る。スタンバイ状態
に於いては、上述した通り、発振回路3の動作は停止し
ている。スタンバイ解除信号Cを検出した後、発振回路
3は発振動作を開始する。この時点では、システムクロ
ック作成回路4よりのシステムクロックBの出力は、ま
だ開始されない。発振回路3より出力される発振信号A
はカウンタ5でカウントされ、上記初期値によって定ま
る所定数カウントの後、カウンタ5よりカウンタ・オー
バフロー信号りが出力される。このカウンタ・オーバフ
ロー信号によってシステムクロック作成回路4が能動化
され、該回路よりのシステムクロック出力が開始される
。
ムで指定された初期値Eeデータ・バス6を介して上記
カウンタ5に設定する構成としている点にある。この初
期値設定の後にスタンバイ状態に入る。スタンバイ状態
に於いては、上述した通り、発振回路3の動作は停止し
ている。スタンバイ解除信号Cを検出した後、発振回路
3は発振動作を開始する。この時点では、システムクロ
ック作成回路4よりのシステムクロックBの出力は、ま
だ開始されない。発振回路3より出力される発振信号A
はカウンタ5でカウントされ、上記初期値によって定ま
る所定数カウントの後、カウンタ5よりカウンタ・オー
バフロー信号りが出力される。このカウンタ・オーバフ
ロー信号によってシステムクロック作成回路4が能動化
され、該回路よりのシステムクロック出力が開始される
。
すなわち、システムが起動する。
発振回路の諸条件の変更に伴い、発振周波数が安定する
までに必要とする時間も変化する。この変化に対し、発
振開始からシステム起動までの待機時間も変更する必要
がある。本実施例によればこの待機時間の変更をプログ
ラムによる初期値設定の変更で行うことができ回路の変
更を行う必要がない。
までに必要とする時間も変化する。この変化に対し、発
振開始からシステム起動までの待機時間も変更する必要
がある。本実施例によればこの待機時間の変更をプログ
ラムによる初期値設定の変更で行うことができ回路の変
更を行う必要がない。
〈発明の効果〉
本発明によれば、カウンタ回路構成の変更を行うことな
く、発振回路の変更に伴なう発振周波数安定時間の変化
に対応することができる。回路を更が不要なので発振回
路の評価などが短期間で且つ高精度で行うことができる
。ま念、本発明を構成シているカウンタはチップに内ノ
aされているタイマなどをスタンバイ解除時のみ流用で
きるため、機能付加に伴なうチップ面積の増加もほとん
どない。
く、発振回路の変更に伴なう発振周波数安定時間の変化
に対応することができる。回路を更が不要なので発振回
路の評価などが短期間で且つ高精度で行うことができる
。ま念、本発明を構成シているカウンタはチップに内ノ
aされているタイマなどをスタンバイ解除時のみ流用で
きるため、機能付加に伴なうチップ面積の増加もほとん
どない。
図は本発明に係るスタンバイ解除方式を示すブロック図
である。 符号の説明 1:1チップ・マイクロコンピュータ、 2:発振子、
3:発振回路、 4ニジステムクロック作成回路、
5:カウンタ、 6:データ・パス、 A:発振信号、
Bニジステムクロック、。 Cニスタンバイ解除信号、 D:カウンタ・オーバフロ
ー6号、 E:初期1直。
である。 符号の説明 1:1チップ・マイクロコンピュータ、 2:発振子、
3:発振回路、 4ニジステムクロック作成回路、
5:カウンタ、 6:データ・パス、 A:発振信号、
Bニジステムクロック、。 Cニスタンバイ解除信号、 D:カウンタ・オーバフロ
ー6号、 E:初期1直。
Claims (1)
- 【特許請求の範囲】 1、所定周波数の発振信号を出力するための発振回路と
、該発振回路より出力される上記発振信号に基づいて所
定のシステムクロックを作成して出力するシステムクロ
ック作成回路とを有し、該システムクロック作成回路よ
り出力される上記システムクロックに基づいてその動作
が制御されると共に、上記システムクロックの不要なス
タンバイ時に於いては上記発振回路の発振動作を停止さ
せる構成とした1チップ・マイクロコンピュータ等のデ
ータ処理装置に於けるスタンバイ解除方式であって、ス
タンバイ解除信号によって上記発振回路の発振動作を開
始させると共に、該発振動作開始後に上記発振回路より
出力される発振信号をカウントするカウンタを設け、該
カウンタよりのカウンタ・オーバフロー信号によって上
記システムクロック作成回路を能動化し、該システムク
ロック作成回路よりのシステムクロック出力を開始させ
る構成としたスタンバイ解除方式に於いて、 スタンバイ状態に入る前に上記カウンタに任意の初期値
を設定する手段を設けることにより、上記発振回路の発
振動作開始時から上記システムクロック作成回路よりの
システムクロック出力開始時までの発振信号カウント数
を可変としたことを特徴とするスタンバイ解除方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63028078A JPH01204121A (ja) | 1988-02-09 | 1988-02-09 | スタンバイ解除方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63028078A JPH01204121A (ja) | 1988-02-09 | 1988-02-09 | スタンバイ解除方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01204121A true JPH01204121A (ja) | 1989-08-16 |
Family
ID=12238736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63028078A Pending JPH01204121A (ja) | 1988-02-09 | 1988-02-09 | スタンバイ解除方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01204121A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5916029A (ja) * | 1982-07-20 | 1984-01-27 | Toshiba Corp | 電子装置の起動回路 |
JPS60251418A (ja) * | 1984-05-29 | 1985-12-12 | Toshiba Corp | 演算装置の動作周波数切り換え制御回路 |
-
1988
- 1988-02-09 JP JP63028078A patent/JPH01204121A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5916029A (ja) * | 1982-07-20 | 1984-01-27 | Toshiba Corp | 電子装置の起動回路 |
JPS60251418A (ja) * | 1984-05-29 | 1985-12-12 | Toshiba Corp | 演算装置の動作周波数切り換え制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100492048B1 (ko) | 자체-타이밍명령실행유닛을갖춘데이터처리회로 | |
US5767747A (en) | Electronic low power clock circuit and method | |
EP0590607B1 (en) | Low-power baud rate generator | |
JPS6240886B2 (ja) | ||
JPH01204121A (ja) | スタンバイ解除方式 | |
US6092164A (en) | Microcomputer having division of timing signals to initialize flash memory | |
JP2789725B2 (ja) | マイクロコンピュータ | |
JPS6333806B2 (ja) | ||
JP3159891B2 (ja) | Cpu暴走検出回路 | |
JPS6364588A (ja) | モ−タのデイジタル制御装置 | |
JPH03165617A (ja) | 初期時クロック発生回路 | |
JPH0681160B2 (ja) | ディジタル形信号断検出装置 | |
JPS5943765B2 (ja) | 半導体集積回路 | |
JPH0449705Y2 (ja) | ||
JPH01248197A (ja) | ブザー音発生制御方法 | |
JPH03198116A (ja) | マイクロコンピュータの発振安定回路 | |
JPH03295495A (ja) | タイマー装置 | |
JP2544224Y2 (ja) | マイクロコンピュータの時定数設定回路 | |
JPS5612888A (en) | Control device for motor | |
JPH0535359A (ja) | クロツク発振器 | |
JP2683295B2 (ja) | 演算処理装置 | |
JPH039413A (ja) | マイクロコンピュータの発振クロック切換回路 | |
JPS5814626A (ja) | マイクロプロセッサ | |
JPS60262231A (ja) | マイクロコンピユ−タ | |
JPS5870336A (ja) | 情報処理装置 |