JPH01202673A - 移動通信端末装置 - Google Patents
移動通信端末装置Info
- Publication number
- JPH01202673A JPH01202673A JP63025571A JP2557188A JPH01202673A JP H01202673 A JPH01202673 A JP H01202673A JP 63025571 A JP63025571 A JP 63025571A JP 2557188 A JP2557188 A JP 2557188A JP H01202673 A JPH01202673 A JP H01202673A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- output
- voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000007774 longterm Effects 0.000 description 5
- 101150003970 Avr1 gene Proteins 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Power Sources (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
瞬断検出回路に関し、
長時間の電源断と瞬断とを判別することを目的とし、
電源電圧が所定のレベルより低下したことを検出してパ
ワーオンリセット信号を出力する電源電圧低下検出手段
と、前記低下したときからの所定時間の経過を計時する
タイマ手段と、前記低下が前記所定時間継続したことに
より電源断と判定する電源断判定手段とを備えてなるよ
うに構成する。
ワーオンリセット信号を出力する電源電圧低下検出手段
と、前記低下したときからの所定時間の経過を計時する
タイマ手段と、前記低下が前記所定時間継続したことに
より電源断と判定する電源断判定手段とを備えてなるよ
うに構成する。
本発明は瞬断検出回路、特に、長時間の電源断と短時間
の電源断、すなわち、瞬断とを判別する瞬断検出回路に
関する。
の電源断、すなわち、瞬断とを判別する瞬断検出回路に
関する。
移動通信、例えば、自動車電話等においては、イグニッ
ション・キーやエヤコンのオン／オフによって発生する
負のサージのためにオルタネータの回磁コイルに蓄積さ
れたエネルギーが瞬断して通話の途中で、ごく短時間電
源断となることがある。このような場合、そのまま回線
が接続されていれば、該短時間の電源断の後、再び回線
の接続手順を繰り返すことなく通話を続けることができ
る。そのため、長時間の電源断とごく短時間の電源断、
すなわち、瞬断とを判別する技術が要望されていた。
ション・キーやエヤコンのオン／オフによって発生する
負のサージのためにオルタネータの回磁コイルに蓄積さ
れたエネルギーが瞬断して通話の途中で、ごく短時間電
源断となることがある。このような場合、そのまま回線
が接続されていれば、該短時間の電源断の後、再び回線
の接続手順を繰り返すことなく通話を続けることができ
る。そのため、長時間の電源断とごく短時間の電源断、
すなわち、瞬断とを判別する技術が要望されていた。
従来、自動車電話等においては、通話の途中でごく短時
間電源断となった場合、瞬断時間が短く、該瞬断の後、
再び通話を再開しても通話に支障のないような場合にお
いても通話断となってしまい、再び、回線接続動作を行
う必要があるという問題があった。
間電源断となった場合、瞬断時間が短く、該瞬断の後、
再び通話を再開しても通話に支障のないような場合にお
いても通話断となってしまい、再び、回線接続動作を行
う必要があるという問題があった。
本発明は上記の問題点に鑑み、なされたもので、長時間
の電源断と瞬断とを判別する瞬断検出回路を提供するこ
とを目的とするものである。
の電源断と瞬断とを判別する瞬断検出回路を提供するこ
とを目的とするものである。
第１図は本発明の基本構成図であ淋。本図において、１
は電源電圧低下検出手段、２はタイマ手段、３は電源断
判定手段である。
は電源電圧低下検出手段、２はタイマ手段、３は電源断
判定手段である。
電源電圧低下検出手段１は、電源電圧が所定のレベルよ
り低下したことを検出してパワーオンリセット信号を出
力する。タイマ手段２は、前記低下したときからの所定
時間の経過を計時する。そして、電源断判定手段３は、
前記低下が前記所定時間継続したことにより電源断と判
定する。
り低下したことを検出してパワーオンリセット信号を出
力する。タイマ手段２は、前記低下したときからの所定
時間の経過を計時する。そして、電源断判定手段３は、
前記低下が前記所定時間継続したことにより電源断と判
定する。
電源電圧低下検出手段１によるパワーオンリセット信号
によって電源電圧が所定のレベルより低下したことが検
出されたとき、この後、所定時間、該低下が継続しなけ
れば、瞬断と判断され、該所定時間、該低下が継続すれ
ば、電源断と判定される。
によって電源電圧が所定のレベルより低下したことが検
出されたとき、この後、所定時間、該低下が継続しなけ
れば、瞬断と判断され、該所定時間、該低下が継続すれ
ば、電源断と判定される。
第２図は本発明の第１の実施例の構成を示すものである
。第２図において、４はマイクロコンピュータ、１０は
演算増幅器、１５は自動電圧調整器（ａｕｔｏｍａｔｉ
ｃ ｖｏｌｔａｇｅ ｒｅｇｕｌａｔｏｒ 、以下では
ＡＶＲとも称す）、２０はタイマＩＣ，３０はＤフリッ
プ・フロップ回路である。ＡＶＲ１５は、バラチリ電源
をもとに該バッテリ電源電圧や負荷の変動によらない一
定の電圧を出力するものである。タイマＩＣ２０は、ト
リガ入力信号の立ち下がりによって計時を開始し、瞬断
とそれ以上の時間の電源断とを区別する基準となる所定
時間の計時を行う、演算増幅器１０の反転入力端子には
、上記ＡＶＲ１５の出力電圧が基準電圧として印加され
、非反転入力端子には前記バッテリ電源電圧が抵抗１２
および１３によって分圧されて印加される。該演算増幅
器１０の出力端子は、抵抗１１を介して上記非反転入力
端子と接続されるとともに、抵抗１４を介してＡＶＲ１
５の出力端子にも接続されている。こうして、上記抵抗
１２と１３との抵抗値の比、および該ＡＶＲ１５の出力
電圧値によって定められるしきい値（以下では、電源電
圧のしきい値と称す）を有する比較回路（以下では、電
源電圧比較回路と称す）が構成される。
。第２図において、４はマイクロコンピュータ、１０は
演算増幅器、１５は自動電圧調整器（ａｕｔｏｍａｔｉ
ｃ ｖｏｌｔａｇｅ ｒｅｇｕｌａｔｏｒ 、以下では
ＡＶＲとも称す）、２０はタイマＩＣ，３０はＤフリッ
プ・フロップ回路である。ＡＶＲ１５は、バラチリ電源
をもとに該バッテリ電源電圧や負荷の変動によらない一
定の電圧を出力するものである。タイマＩＣ２０は、ト
リガ入力信号の立ち下がりによって計時を開始し、瞬断
とそれ以上の時間の電源断とを区別する基準となる所定
時間の計時を行う、演算増幅器１０の反転入力端子には
、上記ＡＶＲ１５の出力電圧が基準電圧として印加され
、非反転入力端子には前記バッテリ電源電圧が抵抗１２
および１３によって分圧されて印加される。該演算増幅
器１０の出力端子は、抵抗１１を介して上記非反転入力
端子と接続されるとともに、抵抗１４を介してＡＶＲ１
５の出力端子にも接続されている。こうして、上記抵抗
１２と１３との抵抗値の比、および該ＡＶＲ１５の出力
電圧値によって定められるしきい値（以下では、電源電
圧のしきい値と称す）を有する比較回路（以下では、電
源電圧比較回路と称す）が構成される。
該電源電圧比較回路の出力は、バッテリ電圧が該しきい
値以上である間は“Ｈ″レベル該しきい値未満である間
はＬ”レベルとなる。この電源電圧比較回路の構成が第
１図の電源電圧低下検出手段１に対応する。
値以上である間は“Ｈ″レベル該しきい値未満である間
はＬ”レベルとなる。この電源電圧比較回路の構成が第
１図の電源電圧低下検出手段１に対応する。
上記電源電圧比較回路の出力は、タイマＩＣ２０の負エ
ツジ・トリガ端子およびクリア端子に印加され、さらに
、インバータ３１を介してＤフリップ・フロップ回路３
０のデータ入力端子りに印加されるとともに該インバー
タ３１の出力は、パワーオンリセット信号としてマイク
ロコンピュータ４に入力される。
ツジ・トリガ端子およびクリア端子に印加され、さらに
、インバータ３１を介してＤフリップ・フロップ回路３
０のデータ入力端子りに印加されるとともに該インバー
タ３１の出力は、パワーオンリセット信号としてマイク
ロコンピュータ４に入力される。
タイマＩＣ２０の出力は、上記電源電圧比較回路からの
入力信号の立ち下がりに同期して立ち上がり、同じく上
記電源電圧比較回路出力によるクリア信号ＣＬＨの立ち
上がりによって立ち下がり、あるいは、上記電源電圧比
較回路からの入力信号の立ち下がりの時点から前記所定
時間の後、立ち下がるものとする。このタイマＩＣ２０
の出力はＤフリップ・フロップ回路３０の負エツジ・ト
リガ入力端子に印加される。また、このタイマ■Ｃ２０
は第１図のタイマ手段２に対応する。
入力信号の立ち下がりに同期して立ち上がり、同じく上
記電源電圧比較回路出力によるクリア信号ＣＬＨの立ち
上がりによって立ち下がり、あるいは、上記電源電圧比
較回路からの入力信号の立ち下がりの時点から前記所定
時間の後、立ち下がるものとする。このタイマＩＣ２０
の出力はＤフリップ・フロップ回路３０の負エツジ・ト
リガ入力端子に印加される。また、このタイマ■Ｃ２０
は第１図のタイマ手段２に対応する。
上記の構成によって、上記Ｄフリップ・フロップ回路３
０のＱ出力は、前記電源電圧比較回路の出力が、該タイ
マＩＣ２０によって計時される上記所定時間の間“Ｌ″
レベルあることにより、立ち上がる。このＱ出力が電源
断信号としてマイクロコンピュータ４に印加される。
０のＱ出力は、前記電源電圧比較回路の出力が、該タイ
マＩＣ２０によって計時される上記所定時間の間“Ｌ″
レベルあることにより、立ち上がる。このＱ出力が電源
断信号としてマイクロコンピュータ４に印加される。
マイクロコンピュータ４は、前記パワーオンリセット信
号を受けると、その直前の情報を内部のレジスタに保持
して電源電圧の回復を待ち、上記所定時間の経過の後、
上記Ｄフリップ・フロップ回路３０より“Ｈ”レベルの
出力、すなわち、電源断信号を受けると電源断と判断し
て、該パワーオンリセット信号の受信時まで継続してい
た処理動作、例えば、自動車電話の通話を断とする。ま
た、マイクロコンピュータ４は該電源断信号を受けると
、次の電源断の検出のために該Ｄフリップ・フロップ回
路３０に対してリセット信号を出力する。該リセット信
号は、抵抗３２．３４．３５およびトランジスタ３３か
らなるドライバ回路を経て上記Ｄフリップ・フロップ回
路３０の負論理のクリア入力端子に印加され、該Ｄフリ
ップ・フロップ回路３０をリセットする。
号を受けると、その直前の情報を内部のレジスタに保持
して電源電圧の回復を待ち、上記所定時間の経過の後、
上記Ｄフリップ・フロップ回路３０より“Ｈ”レベルの
出力、すなわち、電源断信号を受けると電源断と判断し
て、該パワーオンリセット信号の受信時まで継続してい
た処理動作、例えば、自動車電話の通話を断とする。ま
た、マイクロコンピュータ４は該電源断信号を受けると
、次の電源断の検出のために該Ｄフリップ・フロップ回
路３０に対してリセット信号を出力する。該リセット信
号は、抵抗３２．３４．３５およびトランジスタ３３か
らなるドライバ回路を経て上記Ｄフリップ・フロップ回
路３０の負論理のクリア入力端子に印加され、該Ｄフリ
ップ・フロップ回路３０をリセットする。
もし、上記所定時間までに上記電源断信号が受信されな
いときには、マイクロコンピュータ４は瞬断と判断して
上記レジスタに保持していた、上記パワーオンリセット
信号受信の直前の内部情報を初期値として処理動作を再
開する。
いときには、マイクロコンピュータ４は瞬断と判断して
上記レジスタに保持していた、上記パワーオンリセット
信号受信の直前の内部情報を初期値として処理動作を再
開する。
第３図は第２図の構成のタイミングを示すものである０
時刻ｔ、においてバッテリ電圧が、第３図において破線
で示される電源電圧のしきい値より低下すると、演算増
幅器１０の出力は“Ｌ”レベルとなり、第３図において
ＦＯＲ信号で示されるパワーオンリセット信号がマイク
ロコンピュータ４に印加される。そしてタイマＩＣ２０
は計時を開始する０時刻ｔｌより前述の所定時間（第３
図においてＴで示されている）が経過する前の時刻１１
においてバッテリ電圧が上記電源電圧のしきい値以上に
回復すると、演算増幅器１０の出力は“Ｈ”レベルとな
り、タイマＩＣ２０もリセットされる。
時刻ｔ、においてバッテリ電圧が、第３図において破線
で示される電源電圧のしきい値より低下すると、演算増
幅器１０の出力は“Ｌ”レベルとなり、第３図において
ＦＯＲ信号で示されるパワーオンリセット信号がマイク
ロコンピュータ４に印加される。そしてタイマＩＣ２０
は計時を開始する０時刻ｔｌより前述の所定時間（第３
図においてＴで示されている）が経過する前の時刻１１
においてバッテリ電圧が上記電源電圧のしきい値以上に
回復すると、演算増幅器１０の出力は“Ｈ”レベルとな
り、タイマＩＣ２０もリセットされる。
時刻ｔ３においてバッテリ電圧は再び上記電源電圧のし
きい値より低下するが、今度は、上記所定時間Ｔが経過
した時刻ｔオにおいても該バッテリ電圧は該しきい値以
上に回復せず、演算増幅器１０の出力は該時刻ｔ＃にお
いて依然“Ｌ”レベルであるので、第３図においてＦＦ
３０で示されるＤフリップ・フロップ回路３０のＱ出力
は立ち上がり、電源断信号としてマイクロコンピュータ
４に印加される。マイクロコンピュータ４は電源断信号
を受けると３９Ｄフリツプ・フロップ回路３０に対して
リセット信号を出力しく時刻ｔｓ） 、Ｄフリップ・フ
ロップ回路３０はリセットされる。
きい値より低下するが、今度は、上記所定時間Ｔが経過
した時刻ｔオにおいても該バッテリ電圧は該しきい値以
上に回復せず、演算増幅器１０の出力は該時刻ｔ＃にお
いて依然“Ｌ”レベルであるので、第３図においてＦＦ
３０で示されるＤフリップ・フロップ回路３０のＱ出力
は立ち上がり、電源断信号としてマイクロコンピュータ
４に印加される。マイクロコンピュータ４は電源断信号
を受けると３９Ｄフリツプ・フロップ回路３０に対して
リセット信号を出力しく時刻ｔｓ） 、Ｄフリップ・フ
ロップ回路３０はリセットされる。
第４図は、本発明の第２の実施例の構成を示すものであ
る。第４図の構成は、タイマ回路２１の部分以外は上述
の第２図の構成と、同じである。
る。第４図の構成は、タイマ回路２１の部分以外は上述
の第２図の構成と、同じである。
タイマ回路２１もまた、第１図のタイマ手段２に対応す
るものであり、例えば、第５図に示されるような構成を
有している。
るものであり、例えば、第５図に示されるような構成を
有している。
第５図の構成は、コンデンサ２０８および抵抗２０９か
らなるＲＣ回路の放電時間によって、前述の所定時間を
計時するものである。該コンデンサ２０８は、一端を接
地し、他端をトランジスタ２０７を介して前記ＡＶＲ１
５に接続している。
らなるＲＣ回路の放電時間によって、前述の所定時間を
計時するものである。該コンデンサ２０８は、一端を接
地し、他端をトランジスタ２０７を介して前記ＡＶＲ１
５に接続している。
前記電源電圧比較回路の出力、すなわち、演算増幅器１
０の出力は、抵抗２０１，２０４，２０６゜ダイオード
２０２、トランジスタ２０５、そして、コンデンサ２０
３からなるドライバ回路によって若干の遅延をもって該
トランジスタ２０７のベース端子に印加されている。
０の出力は、抵抗２０１，２０４，２０６゜ダイオード
２０２、トランジスタ２０５、そして、コンデンサ２０
３からなるドライバ回路によって若干の遅延をもって該
トランジスタ２０７のベース端子に印加されている。
バッテリ電圧が前記電源電圧のしきい値以上であるとき
には、トランジスタ２０７はオンとなり、コンデンサ２
０８は、前記ＡＶＲ１５からの電流により充電されてお
り、バフテリ電圧が該電源電圧のしきい値を下回る間は
、該トランジスタ２０７は上記ＲＣ回路の時定数で放電
する。該コンデンサ２０８の端子電圧は、演算増幅器２
１２、帰還抵抗２１３、基準電圧を定める分圧用抵抗２
１０．２１１、そして、出力レベルを定める抵゛抗２１
４からなる第２の比較回路（以下では、端子電圧比較回
路と称す）に印加される。通常、上記バッテリ電圧が前
記電源電圧のしきい値以上である間は、該端子電流比較
回路の出力は上記抵抗２１４によって前記ＡＶＲ１５の
電圧（“Ｈ”レベル）に保持されるが、上記バッテリ電
圧が該電源電圧のしきい値を下回ると、コンデンサ２０
８が放電しはじめ、コンデンサ２０８の端子電圧が上記
端子電圧比較回路における端子電圧のしきい値を下回る
と、該端子電圧比較回路の出力、すなわち、演算増幅器
２１２の出力は“Ｌ”レベルとなる。前記ＲＣ回路の時
定数は、コンデンサ２０８が放電を開始してから該演算
増幅器２１２の出力が“Ｌ”レベルになるまでの時間が
、前述の、瞬断とそれ以上の時間の電源断とを区別する
基準となる時間に一致するように定められる。
には、トランジスタ２０７はオンとなり、コンデンサ２
０８は、前記ＡＶＲ１５からの電流により充電されてお
り、バフテリ電圧が該電源電圧のしきい値を下回る間は
、該トランジスタ２０７は上記ＲＣ回路の時定数で放電
する。該コンデンサ２０８の端子電圧は、演算増幅器２
１２、帰還抵抗２１３、基準電圧を定める分圧用抵抗２
１０．２１１、そして、出力レベルを定める抵゛抗２１
４からなる第２の比較回路（以下では、端子電圧比較回
路と称す）に印加される。通常、上記バッテリ電圧が前
記電源電圧のしきい値以上である間は、該端子電流比較
回路の出力は上記抵抗２１４によって前記ＡＶＲ１５の
電圧（“Ｈ”レベル）に保持されるが、上記バッテリ電
圧が該電源電圧のしきい値を下回ると、コンデンサ２０
８が放電しはじめ、コンデンサ２０８の端子電圧が上記
端子電圧比較回路における端子電圧のしきい値を下回る
と、該端子電圧比較回路の出力、すなわち、演算増幅器
２１２の出力は“Ｌ”レベルとなる。前記ＲＣ回路の時
定数は、コンデンサ２０８が放電を開始してから該演算
増幅器２１２の出力が“Ｌ”レベルになるまでの時間が
、前述の、瞬断とそれ以上の時間の電源断とを区別する
基準となる時間に一致するように定められる。
第６図は、第４図および第５図によって表される構成の
タイミングを示すものである。
タイミングを示すものである。
時刻ｔ１においてバッテリ電圧が、第６図において破線
で示される電源電圧のしきい値より低下すると、演算増
幅器１０の出力は“Ｌ”レベルとなり、第６図において
ＦＯＲ信号で示されるパワーオンリセット信号がマイク
ロコンピュータ４に印加される。そして第５図のコンデ
ンサ２０８は放電を開始する。時刻ｔ１より前述の所定
時間（第６図においてＴで示されている）が経過する前
の時刻ｔ２においてバッテリ電圧が上記電源電圧のしき
い値以上に回復すると、演算増幅器１０の出力は“Ｈ″
レベルなり、第５図のコンデンサ２０８は端子電圧が前
述の端子電圧のしきい値を下回る前に充電され始める。
で示される電源電圧のしきい値より低下すると、演算増
幅器１０の出力は“Ｌ”レベルとなり、第６図において
ＦＯＲ信号で示されるパワーオンリセット信号がマイク
ロコンピュータ４に印加される。そして第５図のコンデ
ンサ２０８は放電を開始する。時刻ｔ１より前述の所定
時間（第６図においてＴで示されている）が経過する前
の時刻ｔ２においてバッテリ電圧が上記電源電圧のしき
い値以上に回復すると、演算増幅器１０の出力は“Ｈ″
レベルなり、第５図のコンデンサ２０８は端子電圧が前
述の端子電圧のしきい値を下回る前に充電され始める。
時刻ｔ３においてバッテリ電圧は再び上記電源電圧のし
きい値より低下するが、今度は、上記所定時間Ｔが経過
した時刻ｔ＃においても該バッテリ電圧は該しきい値以
上に回復せず、演算増幅器１０の出力は該時刻ｔ９にお
いて依然“Ｌ”レベルである。そのため、第５図のコン
デンサ２０８は端子電圧が前記端子電圧のしきい値以下
となっても放電を続け、第４図のタイマ回路２１の出力
、すなわち、第５図の演算増幅器２１２の出力は該時刻
ｔ４において６Ｌ”レベルとなる。このタイマ回路２１
の立ち下がりによって第４図のＤフリップ・フロップ回
路３０のＱ出力は６Ｈ”レベルとなり、これは電源断信
号としてマイクロコンピュータ４に印加される。マイク
ロコンピュータ４は電源断信号を受けると該Ｄフリップ
・フロップ回路３０に対してリセット信号を出力しく時
刻ｔｓ） 、Ｄフリップ・フロップ回路３０はリセット
される。
きい値より低下するが、今度は、上記所定時間Ｔが経過
した時刻ｔ＃においても該バッテリ電圧は該しきい値以
上に回復せず、演算増幅器１０の出力は該時刻ｔ９にお
いて依然“Ｌ”レベルである。そのため、第５図のコン
デンサ２０８は端子電圧が前記端子電圧のしきい値以下
となっても放電を続け、第４図のタイマ回路２１の出力
、すなわち、第５図の演算増幅器２１２の出力は該時刻
ｔ４において６Ｌ”レベルとなる。このタイマ回路２１
の立ち下がりによって第４図のＤフリップ・フロップ回
路３０のＱ出力は６Ｈ”レベルとなり、これは電源断信
号としてマイクロコンピュータ４に印加される。マイク
ロコンピュータ４は電源断信号を受けると該Ｄフリップ
・フロップ回路３０に対してリセット信号を出力しく時
刻ｔｓ） 、Ｄフリップ・フロップ回路３０はリセット
される。
第７図は第４図のタイマ回路２１の第２の構成例を示す
ものである。第５図に示した第１の構成例との違いはト
ランジスタ２０７のベース端子に演算増幅器１０の出力
信号を伝達するドライバ回路にＮＰＮ ）ランジスタ２
０５の代わりにＣＭＯ８形インバータ２１５を用いてい
る点である。第７図のタイマ回路によっても、第４図の
構成の動作およびタイミングは上述の第５図の構成によ
るものと同様である。
ものである。第５図に示した第１の構成例との違いはト
ランジスタ２０７のベース端子に演算増幅器１０の出力
信号を伝達するドライバ回路にＮＰＮ ）ランジスタ２
０５の代わりにＣＭＯ８形インバータ２１５を用いてい
る点である。第７図のタイマ回路によっても、第４図の
構成の動作およびタイミングは上述の第５図の構成によ
るものと同様である。
このようにして、第２図および第４図の構成によれば、
電源電圧が所定のしきい値未満となることが所定の時間
以上継続しない限り、電源断とは判断せず、単なる瞬断
と判断して、電源電圧の回復後、直ちに該瞬断前の内部
情報をもとに処理動作を再開することができる。
電源電圧が所定のしきい値未満となることが所定の時間
以上継続しない限り、電源断とは判断せず、単なる瞬断
と判断して、電源電圧の回復後、直ちに該瞬断前の内部
情報をもとに処理動作を再開することができる。
本発明によれば、長時間の電源断と瞬断とを判別するこ
とができるので、瞬断に対しては、該瞬断の直前の情報
を保持しておけば、電源復旧後、新たにイニシャライズ
操作を繰り返すことなく、そのまま処理動作をｍ続する
ことが可能となる。
とができるので、瞬断に対しては、該瞬断の直前の情報
を保持しておけば、電源復旧後、新たにイニシャライズ
操作を繰り返すことなく、そのまま処理動作をｍ続する
ことが可能となる。
第１図は本発明の基本構成図、
第２図は本発明の第１の実施例の構成図、第３図は第２
図の構成のタイミング図、第４図は本発明の第２の実施
例の構成図。 第５図は第４図のタイマ回路２１の第１の構成例を示す
図、 第６図は第４図および第５図の構成のタイミング図、そ
して 第７図は第４図のタイマ回路２１の第２の構成例を示す
図である。 〔符号の説明〕 １・・・電源電圧低下検出手段、 ２・・・タイマ手段、 ３・・・電源断判定手段、
４・・・マイクロコンピュータ、 １０．２１２・・・演算増幅器、 １５・・・自動電圧調整器（ＡＶＲ）、２０・・・タイ
マＩＣ，２１・・・タイマ回路、３０・・・Ｄフリップ
・フロップ回路。 本発明の基本構成図 第１図 第２図 第２図の構成のタイミング図 第３図 本発明の第２の実施例の構成図 第４図 第４図のタイマ回路２１の第１の構成例を示す図第５図 ｔ６ 第４図の構成のタイミング図 第４図のタイマ回路２１の第２の構成例を示す図第７図
図の構成のタイミング図、第４図は本発明の第２の実施
例の構成図。 第５図は第４図のタイマ回路２１の第１の構成例を示す
図、 第６図は第４図および第５図の構成のタイミング図、そ
して 第７図は第４図のタイマ回路２１の第２の構成例を示す
図である。 〔符号の説明〕 １・・・電源電圧低下検出手段、 ２・・・タイマ手段、 ３・・・電源断判定手段、
４・・・マイクロコンピュータ、 １０．２１２・・・演算増幅器、 １５・・・自動電圧調整器（ＡＶＲ）、２０・・・タイ
マＩＣ，２１・・・タイマ回路、３０・・・Ｄフリップ
・フロップ回路。 本発明の基本構成図 第１図 第２図 第２図の構成のタイミング図 第３図 本発明の第２の実施例の構成図 第４図 第４図のタイマ回路２１の第１の構成例を示す図第５図 ｔ６ 第４図の構成のタイミング図 第４図のタイマ回路２１の第２の構成例を示す図第７図
Claims (1)
- 【特許請求の範囲】 １、電源電圧が所定のレベルより低下したことを検出し
てパワーオンリセット信号を出力する電源電圧低下検出
手段（１）と、 前記低下したときからの所定時間の経過を計時するタイ
マ手段（２）と、 前記低下が前記所定時間継続したことにより電源断と判
定する電源断判定手段（３）とを備えてなることを特徴
とする瞬断検出回路。 ２、前記電源電圧低下検出手段（１）は、所定の基準電
圧を出力する自動電圧調整器（１５）と、前記電源電圧
を所定の分圧比に分圧した電圧と該基準電圧とを比較す
る比較回路（１０、１１、１２、１３、１４）とを有す
る請求項１記載の瞬断検出回路。 ３、前記電源断判定手段（３）は、前記所定時間の経過
のタイミングで前記電源電圧低下検出手段（１）の出力
をラッチするラッチ回路（３０）を有する請求項１記載
の瞬断検出回路。 ４、前記タイマ手段（２）は、前記電源電圧が前記所定
のレベル以上であるとき充電され、該所定のレベル未満
のとき放電するコンデンサ（２０８）と、該コンデンサ
（２０８）の端子電圧を所定の基準電圧と比較する比較
回路（２１０、２１１、２１２、２１３、２１４）とを
有する請求項１記載の瞬断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025571A JPH01202673A (ja) | 1988-02-08 | 1988-02-08 | 移動通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025571A JPH01202673A (ja) | 1988-02-08 | 1988-02-08 | 移動通信端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202673A true JPH01202673A (ja) | 1989-08-15 |
Family
ID=12169616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025571A Pending JPH01202673A (ja) | 1988-02-08 | 1988-02-08 | 移動通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202673A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000027111A1 (fr) * | 1998-11-04 | 2000-05-11 | Sharp Kabushiki Kaisha | Systeme recepteur de radiodiffusion numerique |
| CN103926455A (zh) * | 2013-01-10 | 2014-07-16 | 中兴通讯股份有限公司 | 一种识别直流输入电压瞬变速度的方法及装置 |
| CN106019917A (zh) * | 2015-03-25 | 2016-10-12 | 精工爱普生株式会社 | 电子设备、以及电子设备的控制单元的初始化方法 |
| JP2018049425A (ja) * | 2016-09-21 | 2018-03-29 | Ｎｅｃプラットフォームズ株式会社 | 要因判定装置、要因判定方法、要因判定プログラム、及び、通信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424503A (en) * | 1977-07-27 | 1979-02-23 | Kokusai Electric Co Ltd | Instantaneous service interruption remedy circuit |
| JPS6040145B2 (ja) * | 1980-01-19 | 1985-09-09 | 松下電器産業株式会社 | 渦巻電極体を備えた電池用の極板製造法 |
-
1988
- 1988-02-08 JP JP63025571A patent/JPH01202673A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424503A (en) * | 1977-07-27 | 1979-02-23 | Kokusai Electric Co Ltd | Instantaneous service interruption remedy circuit |
| JPS6040145B2 (ja) * | 1980-01-19 | 1985-09-09 | 松下電器産業株式会社 | 渦巻電極体を備えた電池用の極板製造法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000027111A1 (fr) * | 1998-11-04 | 2000-05-11 | Sharp Kabushiki Kaisha | Systeme recepteur de radiodiffusion numerique |
| US6710814B1 (en) | 1998-11-04 | 2004-03-23 | Sharp Kabushiki Kaisha | Digital broadcast receiving system for detecting short-breaks and holding information based on same |
| CN103926455A (zh) * | 2013-01-10 | 2014-07-16 | 中兴通讯股份有限公司 | 一种识别直流输入电压瞬变速度的方法及装置 |
| CN106019917A (zh) * | 2015-03-25 | 2016-10-12 | 精工爱普生株式会社 | 电子设备、以及电子设备的控制单元的初始化方法 |
| JP2016183878A (ja) * | 2015-03-25 | 2016-10-20 | セイコーエプソン株式会社 | 電子機器、および電子機器の制御手段の初期化方法 |
| CN106019917B (zh) * | 2015-03-25 | 2020-03-06 | 精工爱普生株式会社 | 电子设备、以及电子设备的控制单元的初始化方法 |
| JP2018049425A (ja) * | 2016-09-21 | 2018-03-29 | Ｎｅｃプラットフォームズ株式会社 | 要因判定装置、要因判定方法、要因判定プログラム、及び、通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170277251A1 (en) | Adaptive power supply circuit and system | |
| US10331204B2 (en) | Semiconductor device with power on reset circuitry | |
| US8188706B2 (en) | Power management unit with battery detection controller and switchable regulator block | |
| US5661780A (en) | Cordless telephone having power failure detection circuit | |
| TW201029288A (en) | Protection circuit with timer, battery systems and protection methods | |
| US9195286B2 (en) | Method for performing power consumption control, and associated apparatus | |
| US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
| US20070182366A1 (en) | Detecting a battery within a battery charger | |
| CA2164036C (en) | Reset circuit with variable delay | |
| JPH01202673A (ja) | 移動通信端末装置 | |
| US8004245B2 (en) | Test device for testing charge performance of electronic device | |
| US20160041207A1 (en) | Method for performing power consumption control, and associated apparatus | |
| JP3601032B2 (ja) | 充電制御装置、充電器、およびバッテリパック | |
| CN219758374U (zh) | 上电检测电路及电子设备 | |
| CN216848688U (zh) | 复位信号电路和固态硬盘 | |
| WO2022057596A1 (zh) | 一种电池保护电路、电池组件及电子装置 | |
| CN111565034B (zh) | 电源下降重置电路以及电源下降重置信号产生方法 | |
| KR900003463Y1 (ko) | 배터리 백업회로 | |
| JPH10307174A (ja) | 過放電検出回路 | |
| JP2012170174A (ja) | ２次電池保護回路、２次電池を用いる装置及び２次電池保護方法 | |
| KR100619902B1 (ko) | 이동 통신 단말기의 전압 강하 보상 회로 및 그 방법 | |
| KR20050032755A (ko) | 오디오 잭 감지 장치 | |
| JP3000824B2 (ja) | 電圧検出回路 | |
| JPS63277431A (ja) | 過充電防止機能付き充電器 | |
| GB2330275A (en) | Intermittent reception and voltage monitoring for receiver |