JPH01195273A - Method and device for sputtering - Google Patents

Abstract

PURPOSE:To form a film with superior covering power to the substrate shape by repeating periodical increase and decrease in the high-frequency electric power to be impressed on a substrate so as to fluctuate the electric potential of D.C. component generated at the substrate and also specifying the cycle period time of the voltage waveform. CONSTITUTION:At the time of forming a film on a substrate 102 by a bias sputtering method, a high-frequency electric power source 120 for applying substrate bias potential to the substrate 102 is connected via a matching circuit 121 to a substrate electrode 104. Further, a voltage waveform generator 105 is connected to the high-frequency electric power source 120, and a computer 107 for controlling bias conditions is connected to the above voltage waveform generator 105. By the above constitution, the output power of the high-frequency electric power source 120 is fluctuated according to the periodical amplitude of the voltage waveform generated by the voltage waveform generator 105 and is then inputted to the substrate 102, by which the electric potential of the D.C. component generated at the substrate 102 is fluctuated. At this time, high-frequency electric power is applied to the substrate 102 so that the cycle period of the voltage waveform of the D.C. component is >=1musec, and also >=at least one kind among the periodical voltage waveforms can be modified in the course of a single film-forming process.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は下地の形状上に付き廻り性良く被膜な形成する
ことのできる高周波基板バイアス印加方式のスパッタ方
法及びその装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a high-frequency substrate bias application type sputtering method and an apparatus therefor, which are capable of forming a film with good coverage on the shape of a base.

〔従来の技術〕[Conventional technology]

スパッタリング法は近年マイクロエレクトロニクス用部
品に用いろ金属薄膜や訪電体薄膜等の作成に広く用いら
れている。詳しくは例えば「薄膜作成の基礎」（麻蒔立
男著二日刊工業新聞社、１９８４）、「スパッタリング
現象」（金属あきら著：東京大学出版１９８７　）を参
照されたい。さてスパッタリング法には当然の事ながら
種々の形態がある。本発明はその中でもバイアススパッ
タリング法に関わるものであり、バイアススパッタリン
グ法についての背景についてまず説明する。Sputtering methods have recently been widely used to create thin metal films, thin films for electrical conductors, etc. for microelectronic parts. For details, please refer to, for example, ``Fundamentals of Thin Film Creation'' (by Tatsuo Asamaki, Nikkan Kogyo Shimbunsha, 1984) and ``Sputtering Phenomenon'' (by Akira Metals: University of Tokyo Press, 1987). Naturally, the sputtering method has various forms. The present invention relates to the bias sputtering method, and the background of the bias sputtering method will first be explained.

第２図はバイアススパッタリング法の基本概念について
説明する図である。真空容器２０１の中にスパッタ電極
２０２、基板電極２０３、基板電極２０３に置載された
その上に被膜を形成する基板２０４がある。真空容器２
０１は適当なる真空排気手段（図示せず）によって高真
空にまで（１０１〜１０トール）排気した後、適当なる
ガス導入手段（図示せず）によってスパッタリングガス
を導入し、数ミリトールの圧力に相持される。スパッタ
リングガスには通常はアルゴンなどの稀ガスを用いる。FIG. 2 is a diagram explaining the basic concept of the bias sputtering method. A vacuum container 201 includes a sputtering electrode 202, a substrate electrode 203, and a substrate 204 placed on the substrate electrode 203 on which a film is to be formed. Vacuum container 2
01 is evacuated to a high vacuum (101 to 10 Torr) using an appropriate evacuation means (not shown), and then sputtering gas is introduced using an appropriate gas introduction means (not shown) to maintain a pressure of several millitorr. be done. A rare gas such as argon is usually used as the sputtering gas.

スパッタ電極２０２＆”！電気的に付勢されろ。即ちス
パッタ電極２０２の前面に取り付けられ１こスパッタリ
ングターゲット２０５の表面が負の高圧電位となるよう
に、スパッタ電極に直流量′亀圧電源２０６または高周
波電源（図示せず）を接続する。スパッタリングターゲ
ット２０５は一般には基板上に形成する被膜材料で構成
しておく。金属膜な形成する場合には一般には直流電源
を用いる。The sputter electrode 202 &''! must be electrically energized. That is, the sputter electrode is connected to the sputter electrode 206 with a direct current or voltage source 206 so that the surface of the sputtering target 205 that is attached to the front surface of the sputter electrode 202 is at a negative high voltage potential. A high frequency power source (not shown) is connected.The sputtering target 205 is generally made of a coating material to be formed on a substrate.When forming a metal film, a DC power source is generally used.

スパッタ’屯Ｑ２０２に高゛也圧か印加されるとスパッ
タリングターゲット２０５から放電が起こり、スパッタ
リングターゲット２０５の前面にプラズマ２０８が発生
する。このプラズマ中のスパッタガスイオン、即ち通常
の場合であればアルゴンイオンがスパッタリングターゲ
ット２０５の負の高圧電位に引かれて加速され、スパッ
タリングターゲット２０５Ｑ衝撃する。このためにスパ
ッタリングターゲット２０５からそれケ構底する材料が
叩き出され、これが基板２０４上に堆積する。When a high pressure is applied to the sputtering target Q202, a discharge occurs from the sputtering target 205, and plasma 208 is generated in front of the sputtering target 205. Sputtering gas ions in this plasma, ie, argon ions in the normal case, are attracted to the negative high voltage potential of the sputtering target 205, accelerated, and impact the sputtering target 205Q. To this end, some material is knocked out of the sputtering target 205 and deposited on the substrate 204.

基板／ＩＩｌ極２０３には基板バイアス電源２０７が接
続されている。基板電極２０３と基板バイアス電源２０
７との目的は基板表面に概略負の電位を与えることであ
る。スパッタ電源同様被膜材料が金属材料であれば直流
電源をバイアス電画２０７には直流電源を用い、被膜材
料が絶縁材料である場合には高周波′電源が用いるとい
った使い分けを行うことが可能であるが、総じて両方の
材料に使用できる高周波電源を用いることが多い。A substrate bias power supply 207 is connected to the substrate/IIl pole 203. Substrate electrode 203 and substrate bias power supply 20
The purpose of 7 is to apply a substantially negative potential to the substrate surface. Similar to the sputter power source, if the coating material is a metal material, a DC power source can be used for the bias voltage 207, and if the coating material is an insulating material, a high frequency power source can be used. In general, high-frequency power sources that can be used with both materials are often used.

さてこのバイアス電位な基板に付与することの目的につ
いて次に説明する。以下それを箇条書きにすると。Next, the purpose of applying this bias potential to the substrate will be explained. I'll break it down into bullet points below.

ｔ　被膜中の不純ガスの底膜中における除去２　被膜の
性質の制御、即ち硬度、結晶性の改善など。t Removal of impurity gas in the film from the bottom film 2 Control of film properties, ie, improvement of hardness, crystallinity, etc.

五　被膜の下地との密着性の改善 ４、被膜の下地形状上への付き廻り性の改善などが挙げ
られる。バイアス電位を付与することの効果については
実用上の技術としては盛んに利用されているが、その効
果が材料や装置ｕ条件などによって複雑にことなるため
に、上記した利用目的は必ずしもが一般的な条件につい
て広く当てはまるものではない。5. Improving the adhesion of the coating to the substrate 4, improving the adhesion of the coating onto the substrate shape, etc. The effect of applying a bias potential is widely used as a practical technology, but because the effect varies complicatedly depending on the material, equipment conditions, etc., the purpose of use described above is not necessarily general. It does not apply broadly to certain conditions.

以下には本発明の目的の・一つである被膜の下地形状上
への付き廻り性の改善について従来技術を説明する。In the following, a conventional technique will be described for improving the adhesion of a coating onto the underlying shape, which is one of the objects of the present invention.

近年ＬＳＩＣ大規模集積回路）は益々微細化が進み、こ
れに対応してチップ内の配線す微細化するために配線膜
な絶縁膜な挾んで交互に績み重ねた、多層配線構造なと
るようになった。このよった多層配線構造な工業的に生
産する際の主だった問題点の１つに、上記した絶縁層を
介しての配置゛線層間の接続の笑現がある。配線層間の
接５読には絶縁層にスルーホールと呼ぶ穴を開け、この
上から配線膜を形成することによって下に位置する配線
膜との接続を行う。このスルーホールの大きさ（直径）
はＬＳＩの微細化とともに次第に小さくなっている。In recent years, LSIC large-scale integrated circuits (Large scale integrated circuits) have become increasingly miniaturized, and in response to this trend, multi-layer wiring structures are being adopted, in which interconnect layers and insulating layers are layered alternately in order to miniaturize the interconnects within the chip. Became. One of the major problems in industrially producing such a multilayer wiring structure is the failure to connect the wiring layers through the above-mentioned insulating layer. For connection between wiring layers, a hole called a through hole is made in the insulating layer, and a wiring film is formed from above to connect with the wiring film located below. The size (diameter) of this through hole
is gradually becoming smaller with the miniaturization of LSI.

＠３図はスルーホール３０４′４に′介しての配線層間
の接続の様子の断面構造を示したものである。Figure @3 shows the cross-sectional structure of the connection between wiring layers via the through hole 304'4.

この例では第１層の配？ｍ５０１の配線幅は約３ａｍ、
また高さ（厚さ）はＩＪｌｍ、絶縁Ｎ３０２の厚さは第
１、第２配＃！層間で約１μｍ、第２層配線膜３０３ノ
厚すは約１ｊｍとした。またスルーホールの直径は約２
ａｍである。第４図は第１層の配線膜４０１０幅ｆｊ！
′２ｓｍとして、更に配線の微細化に対応した例を示し
ている。２μｍ幅の配線同士を接続するのであるから、
スルーホール４０４の大きさ（＠径）も配線幅に対応し
て小さくなければならず、第４図に示した例ではスルー
ホール直径は１７Ｂｍとなっている。In this example, the layout of the first layer? The wiring width of m501 is approximately 3am,
Also, the height (thickness) is IJlm, and the thickness of the insulation N302 is the first and second distribution #! The interlayer thickness was approximately 1 μm, and the thickness of the second layer wiring film 303 was approximately 1 jm. Also, the diameter of the through hole is approximately 2
It is am. FIG. 4 shows the width fj! of the first layer wiring film 4010!
'2sm, which corresponds to further miniaturization of wiring. Since we are connecting wires with a width of 2 μm,
The size (diameter) of the through hole 404 must also be small in accordance with the wiring width, and in the example shown in FIG. 4, the through hole diameter is 17 Bm.

現在のところり、ＳＩ内部の配線にはアルミまたはアル
ミニュウム合金が使用されている。またアルミニュウム
の薄膜の形成にはスパッタリング法を使用するのが一般
的である。スパッタリング法は蒸着法に比較すると基板
上の形状に良く沿って膜形成を行うことができるが、第
３図、第４図に示したようにその下地形状が俯角状であ
り、また穴のように成膜される面が自由空間に対して持
つ立体角が、基板の形状自身によって狭められている場
合には、その付き廻り性に問題がある。At present, aluminum or aluminum alloy is used for wiring inside the SI. Furthermore, sputtering is generally used to form a thin film of aluminum. Compared to the vapor deposition method, the sputtering method can form a film that closely follows the shape of the substrate, but as shown in Figs. If the solid angle that the surface on which the film is deposited has with respect to free space is narrowed by the shape of the substrate itself, there is a problem in its coverage.

スルーホールの形状と付き廻り性とを関連付けるために
、アスペクト比という値を用いる。アスペクト比とはス
ルーホールの深さをスルーホールの直径で除した値であ
り、その値が大きい程そのスルーホールの形状は急峻で
ある。即ち第６図の例ではアスペクト比は０．３３、第
４図のスルーホール形状ではアスペクト比はｔｏである
。従来からのスパッタリング技術ではアスペクト比約０
．５Ｆｚ−持つスルーホールまでは大きな問題を発生す
ることなく、光分な付き廻り性？：確保できている。し
かしながら第４図に示すようにアスペクト比が１に近付
くにつれ、次第に付き＃Ａｐ性が不足する。A value called aspect ratio is used to associate the shape of the through hole with the coverage. The aspect ratio is a value obtained by dividing the depth of a through hole by the diameter of the through hole, and the larger the value, the steeper the shape of the through hole. That is, in the example of FIG. 6, the aspect ratio is 0.33, and in the through hole shape of FIG. 4, the aspect ratio is to. Conventional sputtering technology has an aspect ratio of approximately 0.
．． 5Fz - Through holes have good light coverage without any major problems? : It has been secured. However, as shown in FIG. 4, as the aspect ratio approaches 1, the #Ap property gradually becomes insufficient.

このＬＳＩの多層配ｍ講造におけるスルーホールへのア
ルミ配線膜の付き廻り性が不足する問題については、例
えばセミコンダクター・ワールド笛１０巻１ｑ　８　ａ
　（Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｗｏｒｌｄ　Ｎｏ、
１０．１９Ｂ、ＩＩ）、ＰＰ１１６〜１３７「特集　多
層配線平担化」に詳しい解説があるので、参照さえたい
。Regarding the problem of insufficient adhesion of the aluminum wiring film to the through-hole in the multilayer layout of LSI, see, for example, Semiconductor World Whistle Vol. 10, 1q, 8a.
(Sem1conductor World No.
10.19B, II), PP116-137 "Special Feature: Flattening of Multilayer Wiring" has a detailed explanation, so please refer to it.

アルミスパッタ膜の付き廻り性を改善するためには、も
ちろん下地の形状を緩いものに改めることを含めて種々
の検討がなされている。バイアススパッタ法は先に述べ
た如く付き廻り性の改善に効果があるとの報告が多くな
されている。In order to improve the coverage of the aluminum sputtered film, various studies have been made, including changing the shape of the base to a looser one. As mentioned above, there have been many reports that the bias sputtering method is effective in improving coverage.

バイアススパッタリング法による付き廻り形状の改善の
原理は以下の如くである。The principle of improving the coverage shape by the bias sputtering method is as follows.

基板表面に負の電位を付与するとアルゴンイオンがスパ
ッタ電極が発生しているプラズマから加速して引き出さ
れ、基板表面に衝突する。この時アルゴンイオンが持つ
エネルギーによって檀々の効果が発生すると考えられて
いる。アルゴンイオンのエネルギが光分に大きければ、
アルミ原子はアルゴンイオンによって再びスパッタされ
、膜ヲ離れる。このためにスルーホール形状の角に存在
するアルミ原子はアルゴンイオンの衝懺によって再スパ
ツタされやすく、このように再スパツタを伴いながら底
膜を行つ、てい（ことによって、最終的には最も安定な
形状、即ちスルーホールの穴形状をアルミ膜の表面で穏
やかにした形状である、はぼ平坦化された付き廻り形状
をとることになる。When a negative potential is applied to the substrate surface, argon ions are accelerated and extracted from the plasma generated by the sputtering electrode, and collide with the substrate surface. At this time, it is thought that the energy possessed by argon ions causes the danri effect. If the energy of argon ions is greater than the amount of light,
The aluminum atoms are again sputtered by the argon ions and leave the film. For this reason, the aluminum atoms present at the corners of the through-hole shape are easily re-sputtered by the bombardment of argon ions, and in this way, the bottom film is formed with re-sputtering (which ultimately results in the most stable In other words, the hole shape of the through hole is made gentle on the surface of the aluminum film, and the shape is approximately flattened.

これに対してアルゴンイオンの持つエネルギが低いと、
アルミの再スパツタは発生しないが既に成膜されたアル
ミ原子を熱的に励起することができる。またアルゴンイ
オンはアルミ原子同士の結合エネルギ以上の運動エネル
Ｖｔａ−持つので、スパッタリングを発生させないまで
も、アルミ原子をアルミ７１１表面上で再配列させる効
果なもつことがある。On the other hand, if the energy of argon ions is low,
Aluminum re-sputtering does not occur, but aluminum atoms already formed can be thermally excited. Furthermore, since argon ions have a kinetic energy Vta- greater than the bonding energy between aluminum atoms, they may have the effect of rearranging aluminum atoms on the surface of the aluminum 711, even if sputtering does not occur.

実際には上記した２つの効果が同時に発生していること
がありうる。μ上のアルミの付き廻り形状の改善につい
ては、例えば１）ａｖｉｄＷらによるシグニフイキャン
ト・インプループメント・イン・ステップ壷カバレッジ
・ユージング・バイアス・スパッタレッド・アルミニニ
ウム（ジャーナル・パキエウム・サイエンス・テクノロ
ジーＡｄ（！ｉ）、５月７６月１９８６年第４５　ｙ　
〜ａ　６ｏ　Ｎ　）（ｒ８ｉｇｎｉｆｉｃａｎｔ　ｉｍ
ｐｒｏｖｅｍｅｎｔ　ｉｎ　５ｔｅｐ　ｃｏｖｅｒａｇ
ｅ　ｕｓｉｎｇ　ｂｉａｓｓｐｕｔｔｅｒｅｄ　ａｌｕ
ｍｉｎｕｍ％Ｊ、Ｖａｃ、８ｃｉ、Ｔｅｃｈｎｏｌ、Ａ
４（３）、Ｍａｙ／、Ｔｕｎｅ　、　１９８６、ＰＰ４
５７〜ａ６０Ｊ　）＋７）報告がある。In reality, the two effects described above may occur simultaneously. Regarding the improvement of the aluminum coverage shape on μ, for example, 1) Significant Improvement in Step Pot Coverage Using Bias Sputtered Aluminum by avidW et al. Ad(!i), May 76th 1986 No. 45 y
~a 6o N ) (r8 significant im
prevention in 5tep coverag
e using biassputtered alu
minum%J, Vac, 8ci, Technol, A
4(3), May/, Tune, 1986, PP4
57-a60J)+7) There is a report.

第５図は基板に印加する一定の直流基板バイアス電圧’
１ｆｆｔ’えた時のスルーホール部での付き回り性を評
価した結果を示した図である。同図は寸法が直径が１ｇ
ｍ％深さｔＷｓｍであるスルーホール部での断面を示し
ている。アルミの膜厚は１月ｎとした。基板バイアス電
圧が一７０Ｖでは基板バイアスな印加しない場合と殆ど
同様な断面形状５０１であり、付き廻り性の改善効果は
小さい。ところが基板バイアス電圧を一１００Ｖまで深
くするとスルーホールの形状によく沿った成膜断面形状
５０２となり、良好な付き廻り特性を得る。更にバイア
スを深（Ｌ−１５０Ｖの基板バイアスの時５０３に：は
逆にスルーホール部での付き廻り性が劣化する。Figure 5 shows a constant DC substrate bias voltage applied to the substrate.
FIG. 3 is a diagram showing the results of evaluating the coverage at the through-hole portion when the thickness was increased by 1 fft'. In the figure, the dimensions are 1g in diameter.
A cross section at a through hole portion having a depth tWsm of m% is shown. The aluminum film thickness was set to 1/n. When the substrate bias voltage is 170 V, the cross-sectional shape 501 is almost the same as when no substrate bias is applied, and the effect of improving coverage is small. However, when the substrate bias voltage is increased to -100 V, the cross-sectional shape 502 of the film formed closely follows the shape of the through hole, and good coverage characteristics are obtained. If the bias is made deeper (to 503 when the substrate bias is L-150V), on the contrary, the coverage at the through-hole portion deteriorates.

これはアルミ嗅の温度が過匪に上昇する等が原因でスル
ーホール周縁部のアルミがせり出しオーバーハング形状
となるためスルーホール内部へのアルミの成膜な疎外す
るためであり、時にはスルーホール周縁部のアルミがく
っついてしまいスルーホール内部に空洞５０４が発生す
るの゛で、配線としてのスルーホール部での接続信ｆｌ
Ｉ注が著しく低下する。This is because the aluminum at the periphery of the through hole protrudes due to excessive temperature rises, creating an overhang shape, which prevents the formation of aluminum film inside the through hole. Since the aluminum parts stick together and create a cavity 504 inside the through-hole, the connection signal fl at the through-hole part as wiring is
I note drops significantly.

〔発明が解決りようとした課題〕[Problem that the invention sought to solve]

μ上述べたように、バイアススパッタリンク法によって
下地形状に沿りた付き廻り性のよい膜な形成することが
可能である。しかしながら以下に１述べるように実用に
供するには多くの問題、曵がある。As mentioned above, it is possible to form a film with good coverage along the underlying shape by the bias sputter link method. However, as described below, there are many problems and problems in putting this into practical use.

１、　アルゴン（スパッタリングガス）の吸！ｌ　カ起
こる。バイアス電圧が高い程多くのアルゴンガスが膜内
に吸蔵されることがある。たとえばアルミ膜を形成した
後、ＬＳＩの製造工程ではアニーリング工程を通る。こ
の工程では４３０℃〜４７５℃程度の加熱を受ける。こ
の際アルミ膜中に取り込まれていたアルゴンは膜内で凝
集し、膜の構造的九弱い場所から膜外に抜ける。この時
に、膜に数Ｊ１ｍ〜数１１００ｊの穴ができてしまう。1. Suction of argon (sputtering gas)! l Happens. The higher the bias voltage, the more argon gas may be occluded within the film. For example, after forming an aluminum film, an annealing process is performed in the LSI manufacturing process. In this step, it is heated to about 430°C to 475°C. At this time, the argon that has been incorporated into the aluminum film aggregates within the film and escapes from the film through the structurally weak points of the film. At this time, a hole of several J1 m to several 1100 J is formed in the film.

このような穴の発生はバイアス電圧が高い程顕著である
。The occurrence of such holes becomes more noticeable as the bias voltage becomes higher.

２　膜の比抵抗が増加する。例えばアルミの１μｍ厚さ
の膜では比抵抗は２．７ｓ１２程度を得ることができる
。しかしながらバイアス電圧を印加した場合には、バイ
アス電圧が高いほど比抵抗も上昇する。薄膜の電気伝導
度は主に結晶粒界での結晶欠陥によって制限される。従
って薄膜の電気抵抗が上昇することは、その薄膜が多く
の結晶欠陥を持つことによると考えるのが妥当である。2. The specific resistance of the membrane increases. For example, with a 1 μm thick aluminum film, a specific resistance of about 2.7s12 can be obtained. However, when a bias voltage is applied, the higher the bias voltage is, the higher the specific resistance is. The electrical conductivity of thin films is primarily limited by crystal defects at grain boundaries. Therefore, it is reasonable to assume that the increase in the electrical resistance of a thin film is due to the thin film having many crystal defects.

五　反射率が低下する。バイアス′亀圧と電流のために
基板投入電力が発生し、このエネルギで成膜中の基板温
度が過度に上昇し、結晶粒が過大となって、鏡面反射率
の低下を招く。鏡面反射率は彼のバターニング工程でフ
ォトレジストの路光条件を大きく左右するために、繕光
器の波長においである程度高い値でなければならない。(5) Reflectance decreases. Power input to the substrate is generated due to the bias pressure and current, and this energy causes the substrate temperature to rise excessively during film formation, causing crystal grains to become excessively large and causing a decrease in specular reflectance. Since the specular reflectance greatly influences the light path conditions of the photoresist in the patterning process, it must have a certain high value at the wavelength of the obscuring device.

以上はバイアススパッタリングによる金属膜を実用とし
たために解決しなければならない課題の一例である。The above is an example of the problems that must be solved in order to put metal films formed by bias sputtering into practical use.

さて一般に薄膜の成長の仕方は、まず基板表面にアルミ
原子の核が形成し、続いてその核が成長して島状構造と
なる（〜８０Ａ）。更に島同志がつながって−様な連続
膜になる（〜２００Ａ）といわれている。従って薄膜の
膜質は連続膜となる以前の成膜の極初期からあらゆる成
膜条件の影＃を受けている。In general, a thin film grows by first forming aluminum atomic nuclei on the substrate surface, and then growing to form an island-like structure (~80A). It is said that the islands are further connected to form a --like continuous film (~200A). Therefore, the film quality of a thin film is affected by various film formation conditions from the very beginning of film formation before it becomes a continuous film.

一方基板にバイアス電圧を印加することにより膜の結晶
性や下地との密着性の向上を図れる可能性があること？
従来技術の説明に述べた。これらの膜質の改善には成膜
開始の核形成時から基板にバイアスを印加することが特
に大きな効果を呈する。成膜開始直後（〜２００Ａ）で
は島状構造であり下地としての層間絶縁膜が露出してい
るため直流バイアススパッタ法では基板のアルミを堆積
させる表面に−様な直流バイアスを印加することができ
ない。従って成膜初期から基板にバイアス電圧を付与す
るには、絶縁膜な介してバイアスを印加できる高周波電
力によるバイアス印加方法が有利である。しかＬ高周波
電力（よる基板バイアス印加方法は、比較的高いエネル
ギーのアルゴンイオンを基板に入射する方法であるため
に、上記したバイアススパッタ法の実用上の問題点が直
流バイアス印加法に比べて特に顕著に現れろ。On the other hand, is it possible to improve the crystallinity of the film and its adhesion to the substrate by applying a bias voltage to the substrate?
As stated in the description of the prior art. In order to improve these film qualities, it is particularly effective to apply a bias to the substrate from the time of nucleation at the start of film formation. Immediately after the start of film formation (~200A), the structure is island-like and the underlying interlayer insulating film is exposed, so DC bias cannot be applied to the surface of the substrate on which aluminum is deposited using the DC bias sputtering method. . Therefore, in order to apply a bias voltage to the substrate from the initial stage of film formation, it is advantageous to use a bias application method using high-frequency power that can apply the bias through an insulating film. However, the substrate bias application method using high-frequency power (L) is a method in which relatively high-energy argon ions are incident on the substrate, so the practical problems of the bias sputtering method described above are particularly severe compared to the DC bias application method. Be noticeable.

本発明の目的は以上述べた従来のバイアススパッタリン
グ法が持つ欠点を補いながら、下地形状に対して付き廻
り性良くスパッタ膜な形成できるようにした高周波基板
バイアス印加方式のスパッタ方法及びその装置を提供す
ることにある。The object of the present invention is to provide a high-frequency substrate bias application type sputtering method and an apparatus therefor, which make it possible to form a sputtered film with good coverage over the underlying shape while compensating for the drawbacks of the conventional bias sputtering method described above. It's about doing.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題は、基板に投入する尚周波′電力の強弱を周期
的に繰夛返すことにより解決することができる。The above problem can be solved by periodically repeating the strength and weakness of the frequency power applied to the substrate.

まず高周波電力による基板バイアス印加方式の概略１に
説明する。First, the outline 1 of the substrate bias application method using high frequency power will be explained.

成膜対象基板と高周波″電源とを直流的に絶縁し、高周
波電源からは接地電位を中心にして振幅する′電圧波形
な上記基板に印加する。プラズマ中ノ′邂子は高周波の
電圧波形に対応して繰Ｖ返し基板に引き込まれたり反発
したりできるのに対して、アルゴンイオンはその質量が
充分に大きいため高周波の電界に対して慣性があるので
当該高周波の電圧振幅（（追従して空間を移動できない
。このため九基板上では正負の電荷の人出竜の不均衡が
生じ、結果として基板表面は電子過剰のために負に帯電
した状態となり基板表面での高周波の電圧波形は全体が
負電位側にシフトして振幅する。The substrate to be film-formed and the high-frequency "power supply" are insulated in a direct current manner, and the high-frequency power supply applies a "voltage waveform" that oscillates around the ground potential to the above-mentioned substrate. In contrast, argon ions can be repeatedly drawn into and repelled by the substrate in a corresponding manner, whereas argon ions have a sufficiently large mass and therefore have inertia against the high-frequency electric field. cannot move in space.As a result, an imbalance of positive and negative charges occurs on the nine substrates, and as a result, the substrate surface becomes negatively charged due to excess electrons, and the high-frequency voltage waveform on the substrate surface changes as a whole. shifts to the negative potential side and increases its amplitude.

電力を大きくするとそれに伴い上記シフト）１も大きく
なる。このシフト量は一般にセルフバイアス電圧Ｖｄｃ
と称される基板バイアス電圧であり、上記負電位側への
地圧振幅のシフト量が大きくなるに対応してこのＶｄｃ
も負に大きくなる。Ｖｄｃはプラズマ中のアルゴンイオ
ンを基板へ向かって加速する電界として作用する。従っ
てＶｄｃは直流基板バイアス印加法における基板バイア
ス電圧と等価な働きをするものであるが、直流バイアス
印加方式と異なる点は、成膜開始直後での未だ基板上に
金属膜が堆積していない状態でも基板表面にバイアス電
位を付与できるという利点なもっていることである。When the power is increased, the above-mentioned shift) 1 also increases accordingly. This shift amount is generally determined by the self-bias voltage Vdc
This is a substrate bias voltage called Vdc, and as the shift amount of the ground pressure amplitude to the negative potential side increases
also becomes negatively large. Vdc acts as an electric field that accelerates argon ions in the plasma toward the substrate. Therefore, Vdc functions equivalent to the substrate bias voltage in the DC substrate bias application method, but the difference from the DC bias application method is that the metal film is not yet deposited on the substrate immediately after the start of film formation. However, it has the advantage of being able to apply a bias potential to the substrate surface.

さて発明者らの実験観察によれば、バイアススパッタリ
ング法に於る付き廻り性の改善は、そのバイアス電圧が
ある程度の値以上なければ大きな効果を認めることがで
きなかった。もつと正確にかつ具体的Ｖこいえば、基板
のバイアス電圧はプラズマポテンシャルを基準に少なく
とも一１００ｖ以上負でなければ、付き廻υ性の改善な
観察することができなかった◎ この実験結果から、少なくとも成長中の膜表面に存在す
るアルミ原子をその表面上で拡散させるにはプラズマポ
テンシャルに対して一１００ｖ程度のバイアス電圧が必
要であると考えられる。Now, according to the inventors' experimental observations, the improvement in coverage in the bias sputtering method could not have a significant effect unless the bias voltage exceeded a certain value. In other words, unless the bias voltage of the substrate is at least 1100 V or more negative with respect to the plasma potential, it is not possible to observe an improvement in the permeability. From this experimental result, It is considered that a bias voltage of about 100 V relative to the plasma potential is required to diffuse at least the aluminum atoms present on the surface of the growing film.

発明者等の実験装置ではプラズマポテンシャルはおよそ
＋２０Ｖであり、例えば可源出力２００ＷでＶｄｃが一
１５０ｖを得たので実質基板にはプラズマポテンシャル
に対して一１７０ｖのバイアス電圧が印加されているこ
とになる。連続的に２００Ｗの′電力を基板に投入した
場合、基板表面の温度上昇は、形成された膜の鏡面反射
率から４００℃以上と推定された。このような電力の影
響を減するために、基板に投入する電力を単純な一定波
形の高周波から、電力を周期的に強弱させ大電力を投入
している時間の休止期を設けることで、基板バイアスと
して（負側に）大きな電圧が印加されている時間を減じ
た。大きな負電位を印加している時間に対する大きな負
電位の繰り返し周期の比をデー−ティファクタと呼ぶこ
とにする。このデエーテイファクタを適当な値まで小さ
くすることにより付き廻り性の改善効果を与える大きな
バイアス電圧値を維持しながらトータルの基板投入電力
を低減できる。In the inventors' experimental equipment, the plasma potential was approximately +20V, and for example, with a source output of 200W, Vdc was -1150V, so a bias voltage of -170V was actually applied to the substrate relative to the plasma potential. Become. When a power of 200 W was continuously applied to the substrate, the temperature rise on the substrate surface was estimated to be 400° C. or more based on the specular reflectance of the formed film. In order to reduce the effects of such power, the power input to the board can be changed from a simple high frequency waveform to a periodic increase or decrease of the power and a rest period during which high power is input. The time during which a large voltage is applied as a bias (on the negative side) was reduced. The ratio of the repetition period of the large negative potential to the time during which the large negative potential is applied will be referred to as a data factor. By reducing this deity factor to an appropriate value, the total power input to the substrate can be reduced while maintaining a large bias voltage value that provides an effect of improving coverage.

第８図は大小２値の電力を基板に交互に投入する場合の
基板表面で発生するセルフバイアスとしての基板バイア
ス電圧Ｖｄｃの電圧波形の１例を示したものである。第
８図の場合Ｖｄｃが負に大きい時（−１５０Ｖ）８０１
　ｏｖ、力（ｉｔ！２００Ｗで、ｖｄＣカｆ９イＱ　（
−１ｏＶ）　８０２　（ＤｌｌｊＥ値カ１０Ｗテ＆　、
り　、ｆニーティ７アクタは０．２である。従ってこの
時の平均基板投入室カバ、１０Ｗｘ　ｏ、ｓ＋　２００
Ｗｘ　０．２−４８Ｗとなる。FIG. 8 shows an example of the voltage waveform of the substrate bias voltage Vdc as a self-bias generated on the substrate surface when two-value power of large and small values is applied to the substrate alternately. In the case of Figure 8, when Vdc is negatively large (-150V) 801
ov, power (it!200W, vdC power f9iQ (
-1oV) 802 (DlljE value power 10Wte&,
ri, the fneity7 actor is 0.2. Therefore, the average substrate loading chamber cover at this time is 10Wx o, s+ 200
Wx 0.2-48W.

上記第８図に示すような基板バイアス電圧波形は以下の
ようにして基板に付与される。The substrate bias voltage waveform as shown in FIG. 8 is applied to the substrate in the following manner.

コンビエータを用いて基板での基板バイアス電圧波形（
方形波、正弦波等）、出力（基板バイアス電圧値）、デ
エーテイファクタを設定する。このデータをファイルと
呼ぶことにする。このファイルを波形発生器（１ｏＭＨ
ｚ程度、デエーティ二０．０１〜０．９９）に入力し、
波形発生器は入力された設足値を基に高周波電源への入
力電圧波形を作る。Substrate bias voltage waveform (
(square wave, sine wave, etc.), output (substrate bias voltage value), and data factor. This data will be called a file. Save this file to a waveform generator (1oMH
z degree, DETI 0.01~0.99),
The waveform generator creates an input voltage waveform to the high frequency power supply based on the input value.

そして高周波電源は波形発生器からの入力波形をもらっ
て当該入力電圧波形の強弱に従って大小させた出力電圧
を基板に投入する。ファイルの１例として、基板バイア
ス電圧として深い万が一１５０ｖで、浅い方が一１０ｖ
であるように定めた方形型パルスであり、デ具−テイは
０．２、パルスの繰り返し周波数は１０ｋＨｚと設定し
た場合について説明する。このファイルを基に波形発生
器によシ形取した電圧波形１１ｇ１０図に示す。図中横
軸が時間で、縦軸が電圧である。深い基板バイアスを印
加する時に高電圧値１００１となり、浅い基板バイアス
電圧の時低電圧１００２となるような方形型パルス波形
でデー−ティが０．２、パルスめ繰り返し周波数は１０
ＫＨｚである。高周波電源は上記第１０図に示す電圧波
形を受は取り、当該電圧波形の高電圧時１００１に大電
力（例えば２００Ｗ程度）を低電圧時１００２には小さ
い電力（例えば１０Ｗ程度）をチエ−ティ０．２−繰り
返し周波数１０ＫＨｚで基板へ投入し、上記ファイルに
従ったバイアス電圧を基板に付与する。この時基板バイ
アス電圧Ｖｄｃを検出し、該Ｖｄｃの電圧波形がファイ
ルに設定した値と合うよ５に帰還回路により高周波電源
の出力を制御することにより成膜中でのバイアス条件の
安定化を図ることができる。The high-frequency power supply receives an input waveform from the waveform generator and applies an output voltage to the board that is increased or decreased in accordance with the strength of the input voltage waveform. As an example of the file, the deeper substrate bias voltage is 150V, and the shallower one is 10V.
A case will be explained in which the square pulse is determined to be 0.2, and the pulse repetition frequency is set to 10 kHz. The voltage waveforms generated by a waveform generator based on this file are shown in Figures 11g and 10. In the figure, the horizontal axis is time and the vertical axis is voltage. A rectangular pulse waveform with a high voltage value of 1001 when a deep substrate bias is applied and a low voltage of 1002 when a shallow substrate bias voltage is applied, the data is 0.2, and the pulse repetition frequency is 10.
It is KHz. The high frequency power supply receives the voltage waveform shown in FIG. 10 above, and outputs large power (e.g., about 200 W) at 1001 when the voltage waveform is high and small power (e.g., about 10 W) at 1002 when the voltage waveform is low. 0.2-A repetition frequency of 10 KHz is applied to the substrate, and a bias voltage according to the above file is applied to the substrate. At this time, the substrate bias voltage Vdc is detected, and the bias condition during film formation is stabilized by controlling the output of the high frequency power supply using the feedback circuit in Step 5 so that the voltage waveform of the Vdc matches the value set in the file. be able to.

上記ファイルは成膜途中で交換することができる。交換
の時期や用いるファイルの内容も上記コンピュータによ
り行うことができる。これは、付き廻り性°の向上を図
９ながら同時に膜質をも向上させるためには、下地の形
状や下地の材質によジ成膜行程中にいくつかの適したフ
ァイルに交換しながらバイアスを付与することが必須で
あるからである。The above file can be replaced during film formation. The timing of exchange and the contents of the files to be used can also be determined by the computer. In order to improve coverage while also improving film quality at the same time, it is necessary to change the bias while changing several suitable files during the film formation process depending on the shape of the base and the material of the base. This is because it is essential to provide it.

〔実施例〕〔Example〕

以下本発明の一実施例を第１図および第６図から第１０
図を用いて示す。An embodiment of the present invention will be described below with reference to FIGS. 1 and 6 to 10.
Illustrated with diagrams.

本実施例では、成膜対象である基板に投入する電力とし
て２値を用いた場合について示す。まず始めに本実施例
に係わる装置について説明する。In this embodiment, a case will be described in which two values are used as the power input to the substrate on which a film is to be formed. First, the apparatus according to this embodiment will be explained.

第１図は、本発明に用いるスパッタ装置の構成を示して
いる。スパッタガス導入口１１２と排気口１１３と１ｋ
Ｍする真空処理室１ｏ１内にスパッタ電極１０８、該ス
パッタ電極に装置したターゲラ）１０９、上記ターゲッ
ト１ｏ９の侵食領域以外のターゲット外周部と上記スパ
ッタ電極１０Ｂとを間隔的２ｍｍで覆うアノード１１ｏ
、上記スパッタ電極１０８に対向する位置に配設した成
膜対象基板１０２（以下基板とした）、該基板１０２に
電位を印加する基板電極１０４とを具備するプレーナマ
グネトロンスパッタ装置な用いる。例えば、ターゲット
１０９としてアルミ９９．９９９４以上の高純度のＡＩ
　−１ｗｔ　％Ｓ　ｉ　合金（以下アルミとした）のφ
２００ｍｍの円板な用い、基板１０２としては直１１０
および真空処理室１０１は接地して用いた。FIG. 1 shows the configuration of a sputtering apparatus used in the present invention. Sputtering gas inlet 112, exhaust port 113 and 1k
A sputtering electrode 108 is placed in the vacuum processing chamber 1o1, a targeter (targeter) 109 installed on the sputtering electrode, and an anode 11o that covers the sputtering electrode 10B and the outer circumference of the target 1o9 other than the eroded area with an interval of 2 mm.
A planar magnetron sputtering apparatus is used, which includes a substrate 102 to be film-formed (hereinafter referred to as the substrate) disposed at a position facing the sputtering electrode 108, and a substrate electrode 104 for applying a potential to the substrate 102. For example, as the target 109, high purity AI of aluminum 99.9994 or higher is used.
-1wt%Si alloy (hereinafter referred to as aluminum) φ
A 200mm disc is used, and the substrate 102 is a straight 110mm.
The vacuum processing chamber 101 was used while being grounded.

基板電極１０４には本発明に係わる基板バイアス電位を
上記基板１０２に印加するための高周波電源（基本周波
数１３．５ＳＭ）（ｚ　）　１２０　’ｌ整合回路１２
１を介して接続する。高周波電源１２０には電圧波形発
生器１０５が接続されており、電圧波形発生器により発
生させた周期的な電圧波形の強弱に従って高周波゛電源
１２０の出力゛電力を大小させて基板に入力させる。電
圧波形発生器１０５にはバイアス条件の制御用コンピュ
ータ１０７７接続する。The substrate electrode 104 includes a high frequency power source (fundamental frequency 13.5SM) (z) 120'l matching circuit 12 for applying a substrate bias potential according to the present invention to the substrate 102.
Connect via 1. A voltage waveform generator 105 is connected to the high frequency power source 120, and the output power of the high frequency power source 120 is increased or decreased according to the strength of the periodic voltage waveform generated by the voltage waveform generator, and is input to the board. A computer 1077 for controlling bias conditions is connected to the voltage waveform generator 105.

当該コンピュータは基板でのバイアス電圧波形、バイア
ス電圧値、後に述べるデー−ティ、上記出力電力の大小
の繰り返し周波数を設定しファイリングするため、およ
びファイリングした複数のデータファイルの中で適当な
ファイルな成膜中に交明細ａの浄吉：（内’ＩＦに′ｌ
史ユ′１．）換して用いるためのものである。The computer is used to set and file the bias voltage waveform on the board, the bias voltage value, the data described later, and the repetition frequency of the above-mentioned output power, and to create an appropriate file structure among the multiple filed data files. Jokichi with contact details a in the film: (inside 'IF'l'
Shiyu'1. ) for use in exchange.

排気口１１３に接続した図示しない真空排気装置によシ
真空処理室１０１内の残留ガス分圧を１０−７〜１０−
”Ｔｏｒｒに保った状態で、ガス導入口１１２より高純
度アルゴンガスを数百ｓｅｃｍ導入し動作アルゴンガス
圧力を３ｍＴｏｒｒ程度に維持した後、スパッタ電極１
０８に１０〜２０ＫＷの電力を投入し、ターゲット１０
９上で高密度の第１のアルゴンプラズマ１９９を発生さ
せターゲツト材であるアルミをスパッタし上記基板１０
２上へ堆積させる。一方成膜開始と同時に基板１０２に
印加されるバイアス電圧を周期的に深（することを狙っ
て、周期的に強弱をつけた高周波電力を基板電極１０４
に投入して基板１０２上に第２のプラズマ（必ずしも積
極的に発生させる必要はない。）を発生させてバイアス
スパッタ成膜を行う。基板１０２上において半導体素子
同志または下層配線間を接続するアルミ配線膜はその膜
厚を約１μｍとした。The residual gas partial pressure in the vacuum processing chamber 101 is reduced to 10-7 to 10- by a vacuum evacuation device (not shown) connected to the exhaust port 113.
"While maintaining the pressure at 3 mTorr, high-purity argon gas is introduced from the gas inlet 112 for several hundred seconds to maintain the operating argon gas pressure at about 3 mTorr, and then the sputtering electrode 1
Inject 10~20KW of power into 08 and target 10
A high-density first argon plasma 199 is generated on the substrate 10 to sputter aluminum as a target material.
Deposit on 2. On the other hand, at the same time as the film formation starts, high frequency power is applied to the substrate electrode 102 with the aim of periodically deepening the bias voltage applied to the substrate 102.
bias sputtering is performed by generating a second plasma (which does not necessarily have to be actively generated) on the substrate 102. The aluminum wiring film connecting semiconductor elements or lower layer wiring on the substrate 102 had a thickness of about 1 μm.

次に高周波電力による基板バイアス印加方法について説
明する。高周波電源１２０の出力電圧波形を第６図に示
す。同図の縦軸は電圧で、横軸は時間である。周波数は
１１５６ＭＨｚとした。但し、第６図は電圧波形をわか
り易くするために便宜上実際の周波数よりも低い周波数
で示している。大きい方の電圧振幅６０１０時の基板へ
投入する第１の電力値は２００Ｗで小さい万の電圧振幅
６０２は第２の電力値１０Ｗであり、電圧波形はＯＶを
中心として振幅させた。Next, a method of applying substrate bias using high frequency power will be explained. The output voltage waveform of the high frequency power supply 120 is shown in FIG. The vertical axis of the figure is voltage, and the horizontal axis is time. The frequency was 1156MHz. However, in order to make the voltage waveform easier to understand, FIG. 6 shows the voltage waveform at a lower frequency than the actual frequency for convenience. The first power value applied to the substrate at the time of the larger voltage amplitude 6010 was 200 W, and the second power value was 10 W at the smaller voltage amplitude 602, and the voltage waveform was made to oscillate around OV.

高周波電源１２０から出力した上記第６図に示す強弱の
高周波電力は整合器１２１を介して基板電極１０４に投
入され、基板１０２上で第２のプラズマを発生させる。The high frequency power outputted from the high frequency power supply 120 and having the strength shown in FIG.

この時の基板１０２表面での電圧波形な第７図に示す。FIG. 7 shows the voltage waveform on the surface of the substrate 102 at this time.

同図の縦軸は電圧で、横軸は時間である。電圧波形は高
周波電源１２０の出力波形の振幅の強弱に対応している
。次に第７図に示した電圧波形の上記高周波゛電源１２
０の出力波形からのシフト量即ちセルフバイアス電圧Ｖ
ｄｃの電圧波形を／Ｊ！８図に示す。同図の縦軸は電圧
で、横軸は時間である。不実施例においては第１の電力
値２００Ｗ（２）１！ｌ）ｇｌ　ｔ７）ＶｄＣｋ”！、
−１５０Ｖ、ＩＪＪ、　２　（Ｄ電力ｔＬ　１０　ｗテ
ハｉ　２　ｏｖａｃ　−１０■ヲ示した。１周期の中で
第１のＶｄｃを基板に印加している時間をず秒とし、２
ｇ１および第２のＶｄｃの繰り返しの１周期を１秒とし
た場合の−／　’ｒ　’？ｌ’デエーテイファクタ（以
下デユーティとした）と定義する。即ち、時間Ｔ秒のう
ちＴ秒だけ付き廻り住改善に効果がある電力を基板に投
入し、デユーテイが０から１に増すにつれて該電力？投
入している時間が長くなる。上記第８図に示すＶｄｃの
電圧波形において第１のＶｄｃを印加している時間％’
ｔを２０７１秒１周期′ｒを１００μ秒としたと、上記
第１および第２のＶｄｃ　ｋ繰り返し周波数１０ＫＨｚ
（周期１００μ秒）、デユーテイ０．２の２値のパルス
として基板ｉｔ甑１０４に゛印加していることになる。The vertical axis of the figure is voltage, and the horizontal axis is time. The voltage waveform corresponds to the strength of the amplitude of the output waveform of the high frequency power supply 120. Next, the high frequency power supply 12 with the voltage waveform shown in FIG.
The amount of shift from the output waveform of 0, that is, the self-bias voltage V
DC voltage waveform /J! Shown in Figure 8. The vertical axis of the figure is voltage, and the horizontal axis is time. In the non-example, the first power value is 200W (2) 1! l) gl t7) VdCk”!,
-150V, IJJ, 2 (D power tL 10 w tehi i 2 ovac -10).
-/ 'r' when one cycle of repetition of g1 and second Vdc is 1 second? It is defined as l' duty factor (hereinafter referred to as duty). That is, power that is effective in improving the surroundings is input to the board for T seconds out of a time T seconds, and as the duty increases from 0 to 1, the power? The amount of time invested will be longer. The time period during which the first Vdc is applied in the Vdc voltage waveform shown in Figure 8 above %'
When t is 2071 seconds and one period 'r is 100 μ seconds, the above first and second Vdc k repetition frequency is 10 KHz.
(Period: 100 μsec), is applied to the substrate IT voltage 104 as a binary pulse with a duty of 0.2.

また上記２値のＶｄｃの＆＃１！ジ返し周波数は１ｏＫ
ＨｚテするからアルゴンイオンもこのＶｄｃの電圧波形
の変化に追従して基板に入射させバイアススパッタ成［
な行うことが可能となる。Also, the above binary Vdc &#1! The return frequency is 1oK
Hz, the argon ions also follow the change in the voltage waveform of Vdc and are incident on the substrate for bias sputtering [
It becomes possible to do many things.

また成膜中に基板バイアス′醒圧Ｖｄｃ　％−検出し、
［ｄＶｄｃの電圧波形が予め上記データファイルに設定
した値と合うように帰還回路１５１により第１０図に示
す電圧波形の篩低なかえることで高周波電明細吉の浄占
（内容に変更なし） 源１２０の出力を制御することによシ成膜中でのバイア
ス条件の安定化を図ることができる。Also, during film formation, the substrate bias 'pressure Vdc %- is detected,
[The feedback circuit 151 changes the voltage waveform shown in FIG. 10 so that the dVdc voltage waveform matches the value set in advance in the data file, thereby obtaining good fortune telling on high-frequency electric signals (no change in content). By controlling the output of 120, it is possible to stabilize the bias conditions during film formation.

上記第１の実施例では電力値として２値のみを用いたが
、電力値としては２値に制限されるものではな（１周期
の中で２値以上何種類を用いてもよい。従って高周波電
源１２０の出力電圧波形としては第９図（ａ）に示すよ
うな振幅が連続的に強弱を繰シ返す電圧波形であっても
よい。同図の縦軸は電圧で、横軸は時間である。ここで
は電圧振幅の尖頭電圧を結んだ包絡線９０１および９０
２が正弦波となるよう高周波電源１２０の出力を制御し
た。第９図（ａｌの出力波形を基板電極１０４に印加す
ると基板電極１０４では第９図（ｂ）に示すような電圧
波形９１Ｇとなシ、この時のＶｄｃの変化は同図に示し
た電圧波形９１１のようになる。このようにして基板１
０２でのバイアス電位を深い浅いを周期的に繰り返させ
ることができる。In the first embodiment, only two values are used as the power value, but the power value is not limited to two values (any number of two or more values may be used in one cycle. The output voltage waveform of the power supply 120 may be a voltage waveform in which the amplitude continuously repeats strength and weakness as shown in FIG. 9(a). In the figure, the vertical axis represents voltage and the horizontal axis represents time. Here, envelopes 901 and 90 connecting the peak voltages of the voltage amplitude are shown.
The output of the high frequency power supply 120 was controlled so that the signal 2 was a sine wave. When the output waveform of FIG. 9(al) is applied to the substrate electrode 104, the voltage waveform 91G shown in FIG. 911. In this way, the board 1
The bias potential at 02 can be periodically repeated from deep to shallow.

また第１４図に示す′電圧波形を印加してもよい。Alternatively, a voltage waveform shown in FIG. 14 may be applied.

以上に述べたように基板に印加するバイアス電圧はその
電圧波形、最深電圧値、最浅電圧値、デユーティファク
タ、繰り返し周期を本発明の主旨の範囲内において適宜
変えて用いることができる。As described above, the bias voltage applied to the substrate can be used by appropriately changing the voltage waveform, deepest voltage value, shallowest voltage value, duty factor, and repetition period within the scope of the gist of the present invention.

次に、成膜途中にパルス形状ファイルを交換する場合に
ついて示す。Next, a case will be described in which the pulse shape file is exchanged during film formation.

上述したようにバイアス条件を設定するファイルは、最
も深い基板バイアス電圧値（Ｖｄｃ　ｄｅｅｐ：Ｖｄと
した）、最も浅い基板バイアス電圧値（Ｖｄｃｓｈａｌ
ｌｏｗ　：　Ｖｓとした）、デニーティ、繰り返し周ａ
％波形のデータから構成されている。それぞれのｆＩｉ
を上記コンビ二一タを′用いて設定しファイリングする
。こうして揃えた異なるファイルの中から成膜に必要な
バイアス榮件のファイル１に選定し成膜途中で逐次交換
して用いることができる。もちろん１つのファイルだけ
で成膜しても差し支えない。As mentioned above, the file for setting the bias conditions includes the deepest substrate bias voltage value (Vdc deep: Vd) and the shallowest substrate bias voltage value (Vdcshal).
low: Vs), Denity, repeat lap a
It consists of % waveform data. each fIi
Set and file using the above combinator. From among the different files prepared in this way, file 1 of bias conditions necessary for film formation can be selected and used by successively replacing it during film formation. Of course, there is no problem in forming a film using only one file.

１回の成膜時間を太きく２つに分けたうちの成膜前期に
おいて付き廻り性を確保し、成膜後期では基板温式の過
度の上昇を抑制するために、成膜中に以下に示す２つの
ファイルを交換して用いることが有効である。例えば第
１のファイルとして、Ｖｓ−−１０Ｖ、　Ｖｄ−−１５
０Ｖ、　７’　ＪＬ　−ｆ　４０．　Ａ　、　（Ｄ方形
型パルス（１００μ秒周期）とした電圧波形、第２の７
アイルとしてＶＢ−、−１ｏＶ、　Ｖｄ　−−１ｓ　ｏ
Ｖ、デユーティα１同じく方形型パルス（１００μ秒周
期）とした電圧波形によりバイアススパッタ成膜を行う
。One film formation time is divided into two parts, and in order to ensure consistency in the first half of film formation and to suppress excessive rise in substrate temperature in the latter half of film formation, the following steps were taken during film formation. It is effective to use the two files shown interchangeably. For example, as the first file, Vs--10V, Vd--15
0V, 7' JL -f 40. A, (D voltage waveform with square pulse (100 μsec period), second 7
VB-, -1oV, Vd--1s o as isle
Bias sputtering film formation is performed using a voltage waveform of V, duty α1, and a rectangular pulse (100 μsec period).

本実施例に用いたスパッタ装置では一１ｏｖの基板バイ
アス電圧を基板に印加するのに約１０Ｗ、−１５０Ｖの
基板バイアス電圧を基板に印加するのに約２００Ｗを要
した。従って第２のファイルは第１のファイルに比べて
デユーティヲ０．４から０．１に小さくすることで基板
への投入電力を約１７３に小さくできる。In the sputtering apparatus used in this example, approximately 10 W was required to apply a substrate bias voltage of -1 OV to the substrate, and approximately 200 W was required to apply a substrate bias voltage of -150 V to the substrate. Therefore, by reducing the duty of the second file from 0.4 to 0.1 compared to the first file, the power input to the board can be reduced to about 173.

一万、下地の材料が例えばポリイミド系化合物のような
有機物である場合では８ｉ０　　などのような高融点で
高硬度の膜と異なり、少しのイオン衝撃に対しても即膜
質に影響を及ぼすことがある。However, if the underlying material is an organic material such as a polyimide compound, unlike a film with a high melting point and high hardness such as 8i0, even a small amount of ion bombardment may affect the immediate film quality. be.

このような場合、成膜の前期には小さい電力のバイアス
を印加するか、またはバイアスを印加しないで成膜し、
後期に必要とした適当な電力な基板に投入するといった
成膜方法が有効である。In such a case, apply a small power bias or deposit the film without applying a bias in the first half of the film formation.
It is effective to use a film forming method in which the appropriate power required in the latter stage is applied to the substrate.

このように成膜途中に交換できるファイルの内容および
ファイルの数は１種以上何種でも可能であり、スルーホ
ールのディメンジ讃ンや下地膜の性質に合わせて適用す
ることができる。In this way, the contents of the file and the number of files that can be exchanged during film formation can be one or more types, and can be applied depending on the dimension of the through hole and the properties of the underlying film.

尚、本発明はアルミ配線膜の形成手法としての適用に限
定されるものではない。配線膜としてはアルξ（もしく
はアルミ合金）に限らず、Ｔ　ｉ　、ＭＯｌＷなどあら
ゆる金属材料あるいはこれらの合金またはこれらの積層
構造を用いる場合の膜質改善を図ることができる。また
不純物をドープして導電性を与えた８ｉ！層間絶縁膜と
して用いるＳ　ｉＯ，、ＳｉＮ等の無機物やポリマー等
の有機物といった幅広い材料を対象とし、基板１０２上
の下地形状に対する付き廻り性の改善と膜特性の向上と
を同時に達成できる。Note that the present invention is not limited to application as a method of forming an aluminum wiring film. The wiring film is not limited to Al ξ (or aluminum alloy), but can be improved in film quality when using any metal material such as T i or MOLW, an alloy thereof, or a laminated structure thereof. In addition, 8i! is doped with impurities to give it conductivity! Targeting a wide range of materials such as inorganic materials such as SiO, SiN, and organic materials such as polymers used as interlayer insulating films, it is possible to simultaneously improve coverage of the underlying shape on the substrate 102 and improve film characteristics.

〔発明の効果〕〔Effect of the invention〕

以下に本発明の効果について半導体用アルミ配線膜な例
にとって、 ■　付きｍシ性の改善効果 ■　膜温度の上昇の抑制効果 ■　成膜初期から基板バイアスな印加できること忙よる
膜質改善効果 ■　１回の成膜で２種以上のバイアス条件？用いる効果 の順に説明する。The effects of the present invention will be described below, using an example of an aluminum wiring film for semiconductors. ■ Effect of improving bonding properties ■ Effect of suppressing film temperature rise ■ Effect of improving film quality by being able to apply substrate bias from the initial stage of film formation ■ One time 2 or more types of bias conditions for film formation? The effects will be explained in order of use.

ここでは全て第２の電力は１０Ｗ（Ｖｄｃ　−−１ｏＶ
）、膜厚は１μｍ共に一定とした。Here all the second power is 10W (Vdc −-1oV
), and the film thickness was kept constant at 1 μm.

第１１図はデユーティファクタ（以下デユーティとした
）ヲハラメータとしてスルーホールへの付き廻ｐ性を評
価した結ｋｊｉＬ、？示したものである。Figure 11 shows the results of evaluating the coverage of through holes using a duty factor (hereinafter referred to as duty) wall meter. This is what is shown.

高周波電力２００Ｗを連続的に投入した時バイアス電圧
Ｖｄｃは一１５０ｖであるが、この場合では第５図に示
すごとくスルーホール内に空洞が残り、付き廻り形状が
好ましくないが、投入電力を強弱させることにより間欠
的にパルス状でＶｄｃｋ印加するのであれば、以下に示
すように付き廻り性を改！！テきル。第１の電力に＊　
２００Ｗ（Ｖｄｃ　−−１５０Ｖ）　トした。Ｘ！Ｌ１
１図のＯ−０，１のデユーティでの結果に示すごとく空
洞の発生はないが付き廻り性の顕著　。When high-frequency power of 200 W is applied continuously, the bias voltage Vdc is -150 V, but in this case, a cavity remains in the through hole as shown in Figure 5, and although the shape of the surroundings is not desirable, it makes the applied power stronger or weaker. Therefore, if Vdck is applied intermittently in the form of pulses, the power distribution can be improved as shown below. ! Tekiru. To the first power *
200W (Vdc--150V). X! L1
As shown in the results at duty O-0 and 1 in Figure 1, no cavities were generated, but the rolling ability was significant.

な改善は見受けられないが、デユーティをもう少し増加
させ０．２〜０．４のデユーティでは下地を均一に曖う
ような好適な付き廻り特性を得ることができる。更にデ
ユーティを０．５〜０．７に増やすと膜温度が必要以上
に上昇するためにスルーホール内部への成膜な疎外する
アルミ膜のオーバーハング形状３１が形成し、更に０．
８以上のデユーティでは過剰なアルゴンイオン衝撃によ
りスルーホール内に空洞が発生し、第５図（Ｄ　２００
Ｗ（ＶｄＣ−−１５０Ｖ）連続投入の場合とほぼ等価の
状態となる。Although no significant improvement can be seen, by increasing the duty a little more to a duty of 0.2 to 0.4, it is possible to obtain suitable coverage characteristics that uniformly blur the base. If the duty is further increased to 0.5 to 0.7, the film temperature rises more than necessary, resulting in the formation of an overhang shape 31 of the aluminum film that prevents film formation inside the through hole.
When the duty is 8 or more, a cavity is generated in the through hole due to excessive argon ion bombardment, as shown in Fig. 5 (D 200
The state is almost equivalent to the case of continuous input of W (VdC--150V).

次に、膜温度の上昇の抑制効果を示す指標として膜の表
面の荒さを示す表面反射率について説明する。Next, the surface reflectance, which indicates the roughness of the surface of the film, will be explained as an index showing the effect of suppressing the rise in film temperature.

第１２図は４０５ｎｍの波長の単色光により測定したア
ルミ膜表面の反射率の結果であり、横軸には第１の電力
２００Ｗでの基板バイアス電圧Ｖｄｃ　ｋとっである。FIG. 12 shows the results of the reflectance of the aluminum film surface measured using monochromatic light with a wavelength of 405 nm, and the horizontal axis shows the substrate bias voltage Vdck at the first power of 200 W.

１２０１は従来法と等価であるデユーテイ１０時、１２
０２はデユーティ０．５の時、１２０３はデユーティ０
，２の時のものである。上記３糧のいずれのデユーティ
においても基板バイアスを深くするに従い反射率が低下
するが、デユーティな小さくするほど反射率の低下を著
しく小さくする明細吉の！？＋＋！’（内容に変更なし
ンことができる。第１１図に示した良好な付き廻シ特性
を得ることのできる基板バイアス電圧−１５０ｖの場合
では、従来法と等価であるデ為−ティ１で反射率が約５
０％まで低下するのに対して、デユーティ０２では８５
俤を確保できる。1201 has a duty of 10 o'clock and 12 o'clock, which is equivalent to the conventional method.
02 is when duty is 0.5, 1203 is when duty is 0
, 2. In any of the three duties mentioned above, the reflectance decreases as the substrate bias becomes deeper, but as the duty decreases, the decrease in reflectance becomes significantly smaller! ? ++! (The content can be changed without any change.In the case of a substrate bias voltage of -150V, which can obtain the good coupling characteristics shown in Fig. rate is about 5
While it drops to 0%, in duty 02 it is 85
You can secure money.

以上本発明によれば膜の高反射率を確保できることから
膜温度の過度の上昇を防ぐことができる。As described above, according to the present invention, a high reflectance of the film can be ensured, so that an excessive rise in film temperature can be prevented.

また本発明によれば第１５図に示すように比抵抗の増加
を抑制できる。Further, according to the present invention, as shown in FIG. 15, an increase in specific resistance can be suppressed.

次に本発明の大きな効果の１つである成膜初期でのバイ
アス効果について説明する。Next, the bias effect at the initial stage of film formation, which is one of the major effects of the present invention, will be explained.

半導体配線膜の故障の中にエレクトロマイグレーション
寿命がある。半導体の高集積化対応による素子の微細化
に伴い配線も細くなる。すると半導体の動作中に配線中
を流れる電流密度が細くなった分だゆ大きくなシ、電子
の流れのエネルギーが金属原子を移動する現象である。Among the failures of semiconductor wiring films is electromigration life. Wiring becomes thinner as elements become smaller due to higher integration of semiconductors. This is a phenomenon in which the energy of the flow of electrons moves through metal atoms, which increases as the density of the current flowing through the wiring decreases during semiconductor operation.

二のため配線の断線やヒロックスの成長による配線間シ
ョートといった故障に至る。このエレクトロマイグレー
シラン寿命とアルミ膜の（１１１）配向性が密接に関係
していることが知られている。つまり（１１１）Ｘ線回
折強度１（１１１）と（２００）Ｘ線回折強度Ｉ（２０
０）との比Ｉ（１１１）／Ｉ（２００）を膜の（１１１
）配向性と定め、Ｃ（７）　Ｉ　（１１１）／Ｉ　（２
００）カ大キい膜はどエレクトロマイグレーシ膳ン寿命
が長いと報告されている。そこで、始めの膜厚０．５μ
ｍまでは基板バイアスを印加しないで底膜し残り　０．
５．Ｉｌｍ　ｌ’　＄　１　（Ｄ　’ｆｔ刀１５　ｏｗ
（Ｖｄｃ−−１ｎｏｖ）、デユーティ０．２のバイアス
条件で成膜した膜と、その順序を逆に成膜開始から膜厚
０．５．ｓｍまでを第１　＋７）’ｔ　力１５　ｏＷ（
Ｖｄｃ−−１０ｏＶ　）、テ、−テ（０，２のバイアス
条件で成膜し残りの膜厚０．５μｍＱ基板バイアスを印
加しないで成膜した膜について評価した。その結果、前
者の条件で形成したまくのＩ（１１１）／Ｉ（２００）
は２　ｘ　１０　　テアル（Ｄ　ＩＩＣ対して後者の場
合は５ｘ１０　　であった。従って、成膜初期の核生成
・核成長の時期のみ適度な量と適度なエネルギーのアル
ゴンイオンケ基板表面に照射することだけでも、（１１
１）配向性？著Ｌ〈強めることができる。This leads to failures such as wire breaks and shorts between wires due to the growth of hillocks. It is known that the life of electromigration silane is closely related to the (111) orientation of the aluminum film. In other words, (111) X-ray diffraction intensity 1 (111) and (200) X-ray diffraction intensity I (20
0) and the ratio I(111)/I(200) of the membrane (111
) orientation, C(7) I (111)/I (2
00) It is reported that the electromigration plate has a longer lifespan due to its large strength. Therefore, the initial film thickness is 0.5μ.
The bottom film is deposited without applying substrate bias up to m.0.
5. Ilm l' $ 1 (D 'ft sword 15 ow
(Vdc--1nov), duty 0.2 bias condition, and film thickness 0.5 from the start of film formation in reverse order. sm to 1st +7)'t force 15 oW(
Vdc--10oV), Te, -Te (0,2), and the remaining film thickness was 0.5 μm.A film that was deposited without applying a Q substrate bias was evaluated.As a result, the film formed under the former condition was Shitamaku no I (111)/I (200)
is 2 x 10 tears (DIIC, whereas in the latter case it was 5 x 10). Therefore, it is necessary to irradiate the substrate surface with an appropriate amount and energy of argon ions only at the stage of nucleation and growth in the initial stage of film formation. Even just (11
1) Orientation? Written by L〈It can be strengthened.

次に、成膜途中にパルス形状ファイルを交換する場合に
ついて示す。Next, a case will be described in which the pulse shape file is exchanged during film formation.

深い尖頭電圧を維持したまま基板に投入する電力を変え
た２種のファイル、例えば、第１のファイルとし−ｉ：
　ｖＳ−−Ｉ　ＱＶ％Ｖｄ　−−１５０Ｖ、　ｆ　−＝
−−テ（０，４、方形型パルス、１００μ秒の電圧波形
、第２（’）　７　”ｆ　”　トＬ　テＶＳ＝−Ｉ　Ｑ
ｖ、　Ｖ−ｄ−−１ｓｏｖ、　ｆ　ｓ−−ティＱ、１、
方形型パルス、１００ＪＩ秒の電圧波形によりバイアス
スパッタ成膜な行う。第２のファイルは第１のファイル
に比べてデス−ティを小さくすることで基板への投入電
力を１／３にしている。Two types of files that change the power input to the board while maintaining a deep peak voltage, for example, the first file -i:
vS--I QV%Vd--150V, f-=
--TE(0,4, square pulse, 100μsec voltage waveform, 2nd (') 7 ``f'' L TEVS=-I Q
v, V-d--1sov, f s--T Q,1,
Bias sputtering film formation is performed using a rectangular pulse and a voltage waveform of 100 JI seconds. The second file reduces the power input to the board by one-third by making the destination smaller than that of the first file.

バイアススパッタ成膜初期の約Ｑ、５　ｊｍを上記第１
のファイルで成膜し、引続きより低′区力である第２の
ファイルで残り約α５ｊｍ（合計約１ｊｍ）を成膜する
。この際、第１のファイルにより寸法ＩＪｍ、深さ’Ｌ
３ｎｍのスルーホールに対して、膜厚０．５μｍまで底
膜した時のスルーホール部でのアルミ膜の付き廻９性１
に第１Ｓ図に示すが、この膜厚の時点で既に下地スルー
ホール形状にほぼ宿った良好な付き廻り形状な得ており
、第２のファイルによる残り０．５ａｍの成膜での付き
廻り特性向上に対して非常に有利な下地形状を得ること
ができる。また成膜後期において基板投入電力を小さく
したことにより、アルミ膜表面の反射率を高く維持でき
る。Approximately Q, 5 jm at the initial stage of bias sputtering film formation is
A film is formed using a second file having a lower force, and then a remaining film of about α5jm (total of about 1jm) is formed using a second file having a lower force. At this time, the dimension IJm and depth 'L' are determined by the first file.
When a bottom film is applied to a 3 nm through hole to a thickness of 0.5 μm, the aluminum film distribution at the through hole part 9 properties 1
As shown in Fig. 1S, at this film thickness, a good coverage shape has already been obtained that almost fits the shape of the underlying through hole, and the coverage characteristics when the remaining 0.5 am of film is formed using the second file are as follows. A very advantageous base shape for improvement can be obtained. Furthermore, by reducing the power applied to the substrate in the later stages of film formation, the reflectance of the aluminum film surface can be maintained high.

例えば上記＠１のファイルのみにより膜厚１７１ｍ成膜
した場合の反射率が７０チであるのに対して、上記実施
例による第１およびＷｃ２の２種のファイルを用いる場
合は、８０チの反射率を確保できる。For example, when a film with a thickness of 171 m is formed using only the above @1 file, the reflectance is 70 cm, whereas when using two types of files, 1st and Wc2 according to the above example, the reflectance is 80 cm. rate can be secured.

また、層間絶縁膜としてポリイミド系化合物を用いる場
合は逆に、該層間絶縁膜へ膜ダメージを与える顕著な時
期である底膜初期には極低電力とし、放膜後期になるに
従い必要充分な電力にする等して過度の温度上昇を防ぎ
、該ポリイミド系化合物の蒸発収縮や該ポリイミド系化
合物からの不純物ガス脱離等を抑制して、何かつ高品質
で良好な付き廻ｖ特性を得ることかでｉる。In addition, when using a polyimide compound as an interlayer insulating film, on the other hand, the power should be extremely low in the early stage of the bottom film, which is the period when film damage to the interlayer insulating film is significant, and the necessary and sufficient power should be increased in the later stage of the film. To prevent excessive temperature rise by, for example, suppressing evaporation shrinkage of the polyimide compound and desorption of impurity gas from the polyimide compound, thereby obtaining high quality and good distribution characteristics. I can hear it.

以上述べてきたようにデユーテイを適当に制御すること
によって、付き廻り形状の数置効果を呈する深い基板バ
イアス電圧値を維持したまま、基板に投入するトータル
の電力を適量に抑えることができると共に過剰のアルゴ
ンイオン衝ｇ／Ａ１ｆｔ低減できる。結果として、本発
明によれば良好な付きｒＪ］細Ｓζ・蓼（：、　７　／
　Ｌバニニ丁【ニニー）■なし）廻シ性を得ることと、
良質なアルミ膜を得ることとを両立することができる。As mentioned above, by appropriately controlling the duty, it is possible to suppress the total power input to the substrate to an appropriate amount while maintaining the deep substrate bias voltage value that exhibits the numerical effect of the rotation shape, and also to suppress excessive power. The argon ion impact can be reduced by g/A1ft. As a result, according to the present invention, a good attachment rJ]Sζ・蓼(:, 7/
L Banini Ding [Ninny] ■None) Obtaining rotational properties,
It is possible to simultaneously obtain a high-quality aluminum film.

そして未だ連続膜にならない極成膜初期から膜特性の制
御が可能である。また基板に印加するバイアス電圧はそ
の電圧波形、最深電圧値、最浅電圧値、デユーティファ
クタ、繰返し周期を本発明の主旨の範囲内において変え
ることができる。Furthermore, it is possible to control the film properties from the initial stage of film formation, which has not yet become a continuous film. Furthermore, the voltage waveform, deepest voltage value, shallowest voltage value, duty factor, and repetition period of the bias voltage applied to the substrate can be changed within the scope of the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、高周波基板バイア
ス印加方式のスパッタ方法及びその装置において、穴ま
たは段差部への付き廻り性を著しく向上させ、ＩＣ素子
への多層配線を可能にする効果を要する。As explained above, according to the present invention, in a sputtering method and apparatus using a high-frequency substrate bias application method, the ability to cover holes or stepped portions is significantly improved, and the effect of enabling multilayer wiring to IC elements is achieved. It takes.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本実施例の装置構成説明図、第２図は従来のバ
イアススパッタ法の説明図、第６図はアスペクト比が小
さいスルーホールに対するスパッタアルミ膜の付き廻シ
性を示す図、第４図はアスペクト比が大きいスルーホー
ルに対するスパッタアルミ膜の付き廻υ性を示す図、第
５図は従来のバイアススパッタ法によるスルーホール部
でのアルミ膜の付き廻シ性を示す図、第６図は高周波電
明、ｉ：ｉ：　”：のンζ１りにｔ）“ご（−変更なし
）源の出力電圧波形を示す図、第７図は基板電極での電
圧波形を示す図、第８図は基板電極でのセルフバイアス
電圧Ｖｄｃとしての電圧波形を示す図、第９図は本発明
の他の実施例を示す図、第１０図は波形発生器の出力電
圧波形を示す図、第１１図乃至第１３図は本発明の効果
を示す図であり、第１１図は本発明によるスルーホール
部でのアルミ膜の付き廻り性を示す図、第１２図は反射
率の評価結果を示す図、第１３図は成膜中にファイルを
交換する場合での成膜前期でのスルーホール部でのアル
ミ膜の付き廻り性を示す図、第１４図は本発明の他の実
施例を示す図、第１５図は比抵抗特性を示す図である。Fig. 1 is an explanatory diagram of the equipment configuration of this embodiment, Fig. 2 is an explanatory diagram of the conventional bias sputtering method, Fig. 6 is a diagram showing adhesion of sputtered aluminum film to through holes with small aspect ratios, Figure 4 shows the adhesion of a sputtered aluminum film to a through-hole with a large aspect ratio, Figure 5 shows the adhesion of an aluminum film to a through-hole by conventional bias sputtering, and Figure 6 The figure shows the output voltage waveform of the high-frequency power source, i:i:'':'s (-) source. Figure 7 shows the voltage waveform at the substrate electrode. 8 is a diagram showing the voltage waveform as the self-bias voltage Vdc at the substrate electrode, FIG. 9 is a diagram showing another embodiment of the present invention, FIG. 10 is a diagram showing the output voltage waveform of the waveform generator, Figures 11 to 13 are diagrams showing the effects of the present invention, Figure 11 is a diagram showing the coverage of the aluminum film in the through-hole section according to the present invention, and Figure 12 is a diagram showing the evaluation results of reflectance. Figure 13 shows the coverage of the aluminum film at the through-hole part in the early stage of film formation when files are exchanged during film formation, and Figure 14 shows another embodiment of the present invention. 15 are diagrams showing specific resistance characteristics.

Claims (1)

【特許請求の範囲】 １、成膜中に成膜対象である基板側に高周波電力を投入
するバイアススパッタ法において、高周波電力が周期的
に強弱を繰り返すことにより該高周波電力の強弱の周期
と呼応して、基板に発生する直流成分の電位を高低させ
、かつ上記直流成分の電圧波形の繰り返し周期が１μ秒
以上である高周波電力を基板に投入することをもつて特
徴としたスパッタ方法。 ２、上記した周期的電圧波形は、回の成膜工程の中で少
なくとも１種以上、複数種変更できるようにしたことを
以て特徴とした請求項１記載のスパッタ方法。 ３、真空槽、スッパタ電極、スパッタ電源、真空排気手
段、スパッタリングガス導入手段、膜を形成する基板、
基板の表面ないしは裏面にバイアス電位を付与するため
の基板バイアス電極、ブロッキングキャパシタを直列に
持つ整合回路を介して該基板バイアス電極と接続された
高周波基板バイアス電源を備えたスパッタ装置において
、上記高周波基板バイアス電源の出力の電圧波形の振幅
が周期的に強弱を繰り返すことにより、上記基板の成膜
対象面の電圧波形の正電位側の尖頭電圧を結ぶ第１の包
絡線の示す電位と負電位側の尖頭電圧を結ぶ第２の包絡
線の示す電位との平均電位は、上記高周波基板バイアス
電源の出力電圧波形が最小振幅となる時の該平均電位に
比べ上記高周波基板バイアス電源の出力電圧波形が最大
振幅となる時の該平均電位の方がより負電位となること
をもつて特徴としたスパッタ装置。 ４、上記高周波基板バイアス電源の出力の電圧波形は５
ＭＨｚ以上の高周波をキャリアとし、該キャリアの電圧
波形の尖頭電圧を結ぶ上記第１および第２の包絡線の示
す電圧波形の繰り返し周波数は、ＭＨｚ以下であること
を特徴とした請求項３記載のスパッタ装置。[Claims] 1. In the bias sputtering method in which high-frequency power is applied to the substrate on which the film is to be formed during film formation, the high-frequency power periodically repeats strength and weakness, so that the high-frequency power corresponds to the period of strength and weakness of the high-frequency power. A sputtering method characterized by increasing or decreasing the potential of a DC component generated on the substrate, and applying high frequency power to the substrate such that the repetition period of the voltage waveform of the DC component is 1 μsec or more. 2. The sputtering method according to claim 1, wherein the periodic voltage waveform described above can be changed in at least one or more types during the film forming process. 3. Vacuum chamber, sputtering electrode, sputtering power supply, vacuum evacuation means, sputtering gas introduction means, substrate on which the film is formed,
In a sputtering apparatus equipped with a substrate bias electrode for applying a bias potential to the front or back surface of the substrate, and a high frequency substrate bias power source connected to the substrate bias electrode through a matching circuit having a blocking capacitor in series, the high frequency substrate As the amplitude of the voltage waveform output from the bias power supply periodically repeats the strength and weakness, the potential indicated by the first envelope connecting the peak voltage on the positive potential side of the voltage waveform on the surface to be film-formed of the substrate and the negative potential. The average potential with respect to the potential indicated by the second envelope connecting the peak voltages on the side is the output voltage of the high frequency substrate bias power supply, compared to the average potential when the output voltage waveform of the high frequency substrate bias power supply has the minimum amplitude. A sputtering apparatus characterized in that the average potential when the waveform reaches its maximum amplitude is a more negative potential. 4. The voltage waveform of the output of the high frequency substrate bias power supply mentioned above is 5.
Claim 3, wherein a high frequency of MHz or more is used as a carrier, and a repetition frequency of the voltage waveform indicated by the first and second envelopes connecting peak voltages of the voltage waveform of the carrier is MHz or less. sputtering equipment.