JPH01184942A - トリミング素子とその電気短絡方法 - Google Patents
トリミング素子とその電気短絡方法Info
- Publication number
- JPH01184942A JPH01184942A JP63010293A JP1029388A JPH01184942A JP H01184942 A JPH01184942 A JP H01184942A JP 63010293 A JP63010293 A JP 63010293A JP 1029388 A JP1029388 A JP 1029388A JP H01184942 A JPH01184942 A JP H01184942A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrodes
- trimming
- state
- alloy layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 23
- 239000000956 alloy Substances 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 5
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract description 3
- 230000003287 optical effect Effects 0.000 abstract description 2
- 239000000543 intermediate Substances 0.000 abstract 3
- 229920005591 polysilicon Polymers 0.000 description 17
- 239000010408 film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、薄膜又は厚膜集積回路のトリミング素子とそ
の使用方法に関するもので、特にファンクショナルトリ
ミング（Ｆｕｎｃｔｉｏｎａｌ Ｔｒｉｎｎｍ−ｉｎｇ
）をはじめリダンダンシー（Ｒｅｄｕｎｄａｎｃｙ
）等において回路網の一部分、例えば能動又は受動回路
素子を短絡する場合に使用されるものである。
の使用方法に関するもので、特にファンクショナルトリ
ミング（Ｆｕｎｃｔｉｏｎａｌ Ｔｒｉｎｎｍ−ｉｎｇ
）をはじめリダンダンシー（Ｒｅｄｕｎｄａｎｃｙ
）等において回路網の一部分、例えば能動又は受動回路
素子を短絡する場合に使用されるものである。
（従来の技術）
近年半導体集積回路及び混成集積回路においては高精度
の出力特性を得るための手段としてファンクショナルト
リミングが脚光を浴びている。
の出力特性を得るための手段としてファンクショナルト
リミングが脚光を浴びている。
レーザ光によるトリミングは光を使用するため被トリミ
ング材と電気的に非接触で行うことができる。 したが
って回路の出力特性を決定する主要な因子が例えば抵抗
の場合には、その抵抗値を適切な初期値に設定しておき
、回路を動作状態にして、その出力特性を測定しながら
、レーザ光により抵抗体を切断あるいは加工して目標と
する特性が得られるまで抵抗値を調整することが可能で
、高精度の出力特性を得ることができる。 このうな方
法はファンクショナルトリミングと呼ばれる。
ング材と電気的に非接触で行うことができる。 したが
って回路の出力特性を決定する主要な因子が例えば抵抗
の場合には、その抵抗値を適切な初期値に設定しておき
、回路を動作状態にして、その出力特性を測定しながら
、レーザ光により抵抗体を切断あるいは加工して目標と
する特性が得られるまで抵抗値を調整することが可能で
、高精度の出力特性を得ることができる。 このうな方
法はファンクショナルトリミングと呼ばれる。
これに伴い抵抗値を変えるための様々なトリミング方法
が提案されているが、基本的には次の２種類の方法が主
流である。 その１つは第８図＜ａ ＞の電気回路図で
例示するように、直列結線された拡散又は薄膜抵抗素子
１と並列に短絡バー２を設けておき、この短絡バーを順
次切断（Ｘ印で示す）して、２端子Ａ、Ｂ間の抵抗値を
変化させる方式である。 また他の１つは第８図＜ｂ
＞に示す方式である。 同図は膜抵抗体４の平面図で、
３は金属電極である。 抵抗膜に溝５を形成し、膜中の
電気力線の方向を変えることで抵抗値を変化させる方式
である。
が提案されているが、基本的には次の２種類の方法が主
流である。 その１つは第８図＜ａ ＞の電気回路図で
例示するように、直列結線された拡散又は薄膜抵抗素子
１と並列に短絡バー２を設けておき、この短絡バーを順
次切断（Ｘ印で示す）して、２端子Ａ、Ｂ間の抵抗値を
変化させる方式である。 また他の１つは第８図＜ｂ
＞に示す方式である。 同図は膜抵抗体４の平面図で、
３は金属電極である。 抵抗膜に溝５を形成し、膜中の
電気力線の方向を変えることで抵抗値を変化させる方式
である。
前述の抵抗値を変える２つの方式では、抵抗体をトリミ
ング加工することによりその抵抗値は必ず増加する方向
に変化し、決して減少させることはできない。 したが
ってトリミング加工して抵抗値を変化させていったとき
、目標とする抵抗値を上回ってしまった場合には、最早
目標値に戻すことができない。
ング加工することによりその抵抗値は必ず増加する方向
に変化し、決して減少させることはできない。 したが
ってトリミング加工して抵抗値を変化させていったとき
、目標とする抵抗値を上回ってしまった場合には、最早
目標値に戻すことができない。
特に第８図＜Ａ）に示す短絡バー切断方式においては、
抵抗体の製造工程における各種要因により抵抗値がばら
つくため、目標値を上回る危険性が大きい、 これを回
避するためにトリミング抵抗体は、あらかじめこのばら
つきを考慮し、目標値より十分率さい初期値に設定し、
その抵抗値の修正可能範囲を大きくとり、その切断毎の
抵抗値変化量も微少に設定する必要がある。 しかしこ
の手段では、トリミング抵抗体の領有面積が増大し、実
用性に欠ける。
抵抗体の製造工程における各種要因により抵抗値がばら
つくため、目標値を上回る危険性が大きい、 これを回
避するためにトリミング抵抗体は、あらかじめこのばら
つきを考慮し、目標値より十分率さい初期値に設定し、
その抵抗値の修正可能範囲を大きくとり、その切断毎の
抵抗値変化量も微少に設定する必要がある。 しかしこ
の手段では、トリミング抵抗体の領有面積が増大し、実
用性に欠ける。
他方トリミング加工により抵抗体の抵抗値を減少させる
手段として、抵抗体と並列にＰＮ接合ダイオードを形成
したものがある。 第９図はこの手段を電気回路図で示
したもので、レーザ光を照射してＰＮ接合ダイオード６
の接合を熱破壊し、整流特性を失わせ、抵抗体７を短絡
し、抵抗値を減少させるものである。 しかしこの方式
ではダイオードを他の回路素子と絶縁分離させるための
領域が必要になり、トリミング抵抗体の領有面積が増す
と共に絶縁分離させるために製造工程が増し、実用性に
欠ける。 特に第１０図の断面図に示すように、ウェー
ハ上面をエミッ、り層８とし、Ｐベース層９を介して、
ウェーハ下面をＮコレクタ層１０として使用する構造の
素子と、Ｎ層１１と１層１２を有するＭｕ用ダイオード
とを１枚のウェーハに形成した場合には、素子のコレク
タ層１０と短絡用ダイオードとを絶縁分離させるため、
誘電体分Ｍ層１３あるいはＰＮ分離用拡散層１３を用い
なければならず、実用上不備な点が多い。
手段として、抵抗体と並列にＰＮ接合ダイオードを形成
したものがある。 第９図はこの手段を電気回路図で示
したもので、レーザ光を照射してＰＮ接合ダイオード６
の接合を熱破壊し、整流特性を失わせ、抵抗体７を短絡
し、抵抗値を減少させるものである。 しかしこの方式
ではダイオードを他の回路素子と絶縁分離させるための
領域が必要になり、トリミング抵抗体の領有面積が増す
と共に絶縁分離させるために製造工程が増し、実用性に
欠ける。 特に第１０図の断面図に示すように、ウェー
ハ上面をエミッ、り層８とし、Ｐベース層９を介して、
ウェーハ下面をＮコレクタ層１０として使用する構造の
素子と、Ｎ層１１と１層１２を有するＭｕ用ダイオード
とを１枚のウェーハに形成した場合には、素子のコレク
タ層１０と短絡用ダイオードとを絶縁分離させるため、
誘電体分Ｍ層１３あるいはＰＮ分離用拡散層１３を用い
なければならず、実用上不備な点が多い。
（発明が解決しようとする課題）
抵抗値を変えるトリミング方式のうち第８図（ａ ）の
ショートバー切断方式、あるいは同図（ｂ）の抵抗膜溝
加工方式はいずれもトリミング加工により抵抗値は増加
方向に変化する。 このため抵抗値を目標値にとどめる
には前述のようにトリミング抵抗体の領有面積は著しく
増大する。
ショートバー切断方式、あるいは同図（ｂ）の抵抗膜溝
加工方式はいずれもトリミング加工により抵抗値は増加
方向に変化する。 このため抵抗値を目標値にとどめる
には前述のようにトリミング抵抗体の領有面積は著しく
増大する。
またトリミングにより抵抗値を減少することのできる第
９図の接合ダイオード並列接合方式では、ダイオードと
他の回路素子との絶縁分離に複雑な分離構造を必要とし
実用性に欠ける。
９図の接合ダイオード並列接合方式では、ダイオードと
他の回路素子との絶縁分離に複雑な分離構造を必要とし
実用性に欠ける。
本発明の目的は、トリミング加工により、トリミング抵
抗値の減少が可能で、しかも従来技術における複雑な絶
縁分離を必要とせず、安価に製造できるトリミング素子
とその使用方法とを提供するものである。
抗値の減少が可能で、しかも従来技術における複雑な絶
縁分離を必要とせず、安価に製造できるトリミング素子
とその使用方法とを提供するものである。
［発明の構成］
（課題を解決するための手段と作用）
本発明にかかる請求項の１つは、（ａ ）媒介層と、（
ｂ）媒介層に接続する電極と、（Ｃ）前記電極の金属と
前記媒介層の材料との合金が媒介層に成長することによ
り前記電極間を実質的に電気短絡する合金層とから成る
トリミング素子である。
ｂ）媒介層に接続する電極と、（Ｃ）前記電極の金属と
前記媒介層の材料との合金が媒介層に成長することによ
り前記電極間を実質的に電気短絡する合金層とから成る
トリミング素子である。
また池の請求項は、前記媒介層にレーザ光を照射するこ
とにより前記電極間を実質的に電気短絡する合金層を形
成する前記トリミング素子の電気短絡方法である。
とにより前記電極間を実質的に電気短絡する合金層を形
成する前記トリミング素子の電気短絡方法である。
前記媒介層は、例えば不純物を含まないポリシリコン層
等の絶縁物層又は例えば所定不純物量を含むポリシリコ
ン層等の抵抗体層から成る。 また複数の電極は、多く
の場合配線パターンの一部分であるが、独立の金属膜で
あってもよく、互いに所定距離を隔て前記媒介層に接続
配置される。
等の絶縁物層又は例えば所定不純物量を含むポリシリコ
ン層等の抵抗体層から成る。 また複数の電極は、多く
の場合配線パターンの一部分であるが、独立の金属膜で
あってもよく、互いに所定距離を隔て前記媒介層に接続
配置される。
また集積回路に組み込まれる場合には、これらの電極は
他の回路素子あるいは配線パターンに接続される。
他の回路素子あるいは配線パターンに接続される。
電極間の媒介層にレーザ光を照射すると媒介層は加熱さ
れ、媒介層の材料とこれに接する電極金属との間に合金
が生成され、この合金層は電極と媒介層との接触面より
媒介物の厚さ方向及び横手方向に成長を続け、ついには
他の電極からの合金層と連接し、電極間を合金層で連結
するに至り、電極間を実質的に電気短絡する。
れ、媒介層の材料とこれに接する電極金属との間に合金
が生成され、この合金層は電極と媒介層との接触面より
媒介物の厚さ方向及び横手方向に成長を続け、ついには
他の電極からの合金層と連接し、電極間を合金層で連結
するに至り、電極間を実質的に電気短絡する。
したがって本トリミング素子は、媒介層が絶縁物層の場
合には合金層成形前ではオフ状態、合金層形成後はオン
状態となるスイッチと同等の作用を有する。 また媒介
層が所定抵抗値の抵抗体層の場合、合金層形成前には、
所定のオフ抵抗値を有する点が絶縁物層の場合と相異す
るほかは同一である。 即ちいずれの場合でもレーザ光
を照射するトリミング加工により抵抗値を減少すること
ができる。
合には合金層成形前ではオフ状態、合金層形成後はオン
状態となるスイッチと同等の作用を有する。 また媒介
層が所定抵抗値の抵抗体層の場合、合金層形成前には、
所定のオフ抵抗値を有する点が絶縁物層の場合と相異す
るほかは同一である。 即ちいずれの場合でもレーザ光
を照射するトリミング加工により抵抗値を減少すること
ができる。
（実施例）
以下に本発明の実施例について図面を参照して説明する
。 第１図は本発明のトリミング素子の斜視図、第２図
は該素子の合金層形成過程における断面図である。 ト
リミング素子ｉ旦は半導体基板２０上に絶８！膜（Ｓｉ
０２ ＷＡ） ２１を介して形成されている。 媒介
Ｍ２２は、不純物の極めて少ない厚さ約５０００スの高
抵抗ポリシリコン層２２から成る。 ポリシリコン層２
２に接続する２つの電極２３ａ及び２３ｂは、厚さ約４
μｍのＡ１がら成り、互いに所定間隙２５を隔てて配設
される。 符号２４はＡ１電極２３ａと２３ｂとを実質
的に電気短絡する低抵抗のＡｌ−Ｓｉ合金層で、トリミ
ング工程において電極２３ａ及び２３ｂのＡ１とポリシ
リコン層２２のＳｉとの合金が加熱されたポリシリコン
層の横手方向に成長して形成されたものである。 ト
リミング素子５０はポリシリコン層２２、ｔ［：２３ａ
及び２３ｂ並びに合金層２４により形成される。
。 第１図は本発明のトリミング素子の斜視図、第２図
は該素子の合金層形成過程における断面図である。 ト
リミング素子ｉ旦は半導体基板２０上に絶８！膜（Ｓｉ
０２ ＷＡ） ２１を介して形成されている。 媒介
Ｍ２２は、不純物の極めて少ない厚さ約５０００スの高
抵抗ポリシリコン層２２から成る。 ポリシリコン層２
２に接続する２つの電極２３ａ及び２３ｂは、厚さ約４
μｍのＡ１がら成り、互いに所定間隙２５を隔てて配設
される。 符号２４はＡ１電極２３ａと２３ｂとを実質
的に電気短絡する低抵抗のＡｌ−Ｓｉ合金層で、トリミ
ング工程において電極２３ａ及び２３ｂのＡ１とポリシ
リコン層２２のＳｉとの合金が加熱されたポリシリコン
層の横手方向に成長して形成されたものである。 ト
リミング素子５０はポリシリコン層２２、ｔ［：２３ａ
及び２３ｂ並びに合金層２４により形成される。
したがってトリミング工程前の状態では電極２３ａと２
３ｂとは実質的に絶縁物である高抵抗ポリシリコン層に
よって隔てられ、電気的に解放の状態になっている。
トリミング工程においては、第２図に示すように電極２
３ａと２３ｂとの間隙を通しポリシリコンＮ２２にレー
ザ光を照射する。 ポリシリコン層２２はレーザ光の光
エネルギーを吸収し発熱する。 ＡＩ電１２３ａ及び
２３ｂはポリシリコン層２２に比べ熱伝導率が高くかつ
レーザ光から直接吸収する光エネルギーも小さいので比
較的低温度に保持される。 したがって間隙２５部分の
ポリシリコン層が最も発熱し高温となり、これに接する
電極面からＡ１と８１との合金層（シンタ層と呼ばれる
こともある）が成長をはじめる。 レーザ光をさらに照
射することにより合金層はポリシリコン層の厚さ方向と
共に横手方向にも成長し、電極２３ａ及び２３ｂの直下
から成長した百合金層は遂には接触する。
３ｂとは実質的に絶縁物である高抵抗ポリシリコン層に
よって隔てられ、電気的に解放の状態になっている。
トリミング工程においては、第２図に示すように電極２
３ａと２３ｂとの間隙を通しポリシリコンＮ２２にレー
ザ光を照射する。 ポリシリコン層２２はレーザ光の光
エネルギーを吸収し発熱する。 ＡＩ電１２３ａ及び
２３ｂはポリシリコン層２２に比べ熱伝導率が高くかつ
レーザ光から直接吸収する光エネルギーも小さいので比
較的低温度に保持される。 したがって間隙２５部分の
ポリシリコン層が最も発熱し高温となり、これに接する
電極面からＡ１と８１との合金層（シンタ層と呼ばれる
こともある）が成長をはじめる。 レーザ光をさらに照
射することにより合金層はポリシリコン層の厚さ方向と
共に横手方向にも成長し、電極２３ａ及び２３ｂの直下
から成長した百合金層は遂には接触する。
この状態に至ると、電極２３ａと２３ｂとの間はＡｌ−
Ｓｉ合金層２４により電気短絡の状態になる。 第３図
は電気等価回路図で前記トリミング素子且の機能を記載
したものである。 ここではトリミング素子１旦は破線
で囲まれた部分で、スイッチ５０として記載されており
抵抗素子１と並列に接続されている。 レーザ光照射の
トリミング工程前にはスイッチ５０は開放（オフ）の状
態であるが、レーザ光照射により該スイッチは電気短絡
（オン）状態へと移行する。 第３図において抵抗素子
１に換えて、その池の受動又は能動素子、あるいはこれ
らを含む電気回路網としても、ｌ・リミンク素子旦はこ
れらを電気短絡する機能を有する。
Ｓｉ合金層２４により電気短絡の状態になる。 第３図
は電気等価回路図で前記トリミング素子且の機能を記載
したものである。 ここではトリミング素子１旦は破線
で囲まれた部分で、スイッチ５０として記載されており
抵抗素子１と並列に接続されている。 レーザ光照射の
トリミング工程前にはスイッチ５０は開放（オフ）の状
態であるが、レーザ光照射により該スイッチは電気短絡
（オン）状態へと移行する。 第３図において抵抗素子
１に換えて、その池の受動又は能動素子、あるいはこれ
らを含む電気回路網としても、ｌ・リミンク素子旦はこ
れらを電気短絡する機能を有する。
次に前記トリミング素子ｉ旦において、不純物の極めて
少ないポリシリコン層２２に換えて、所定量の不純物を
含むポリシリコン層を使用した場合のトリミング素子５
０ａの機能を第４図の電気等価回路図で示す。 ここで
は素子５０ａは破線で囲まれた部分で、トリミング工程
前には、素子５０ａは前記所定量の不純物に対応した抵
抗値を持つ抵抗体５ｏｂとスイッチ５０ａとの並列接続
されたものとして表される。 即ちトリミング素子５０
ａはトリミング工程前ではスイッチ５０ａはオフ状態で
抵抗素子としての機能を持ち、レーザ光照射によるトリ
ミング工程後においてはスイッチ５０ａはオン状態とな
り回路バーとしての作用を持つ。
少ないポリシリコン層２２に換えて、所定量の不純物を
含むポリシリコン層を使用した場合のトリミング素子５
０ａの機能を第４図の電気等価回路図で示す。 ここで
は素子５０ａは破線で囲まれた部分で、トリミング工程
前には、素子５０ａは前記所定量の不純物に対応した抵
抗値を持つ抵抗体５ｏｂとスイッチ５０ａとの並列接続
されたものとして表される。 即ちトリミング素子５０
ａはトリミング工程前ではスイッチ５０ａはオフ状態で
抵抗素子としての機能を持ち、レーザ光照射によるトリ
ミング工程後においてはスイッチ５０ａはオン状態とな
り回路バーとしての作用を持つ。
なお、第２図ではＡ１電ｔｆ１２３ａ及び２３ｂは間隙
を隔てて配設されているが、第５図に示すように、Ａ１
電極３３ａ及び３３ｂは絶縁膜３５を介して配設されて
も差支えない、 この場合トリミング工程において合金
層３４はポリシリコン層３２と絶縁膜３５との界面に沿
って成長し、前記第１図に示す実施例と同一の効果が得
られる。
を隔てて配設されているが、第５図に示すように、Ａ１
電極３３ａ及び３３ｂは絶縁膜３５を介して配設されて
も差支えない、 この場合トリミング工程において合金
層３４はポリシリコン層３２と絶縁膜３５との界面に沿
って成長し、前記第１図に示す実施例と同一の効果が得
られる。
次に本発明のトリミング素子の抵抗減少機能を用いる使
用例について説明する。 抵抗体の抵抗値をトリミング
により、例えば１０Ωから９０Ωまでの１０Ωきざみの
任意値だけ変化させる場合には従来の単調増加方式では
第６図＜ａ ＞に示すように１０Ωから９０Ωまで全抵
抗範囲を可変にしなくてはならないが本発明のトリミン
グ素子を利用すれば同図＜ｂ ＞に示ずように本発明の
トリミング素子ｉ旦を並列に接続した４０Ωの抵抗素子
１ａと１０Ωから５０Ωまで変化可能なトリミング抵抗
素子の直列結線で良い、 多くの場合同図（ｂ ）に示
す構成の方がトリミング抵抗形成面積は少なくなり、チ
ップサイズの低減化、換言すれば低価格化が可能である
。
用例について説明する。 抵抗体の抵抗値をトリミング
により、例えば１０Ωから９０Ωまでの１０Ωきざみの
任意値だけ変化させる場合には従来の単調増加方式では
第６図＜ａ ＞に示すように１０Ωから９０Ωまで全抵
抗範囲を可変にしなくてはならないが本発明のトリミン
グ素子を利用すれば同図＜ｂ ＞に示ずように本発明の
トリミング素子ｉ旦を並列に接続した４０Ωの抵抗素子
１ａと１０Ωから５０Ωまで変化可能なトリミング抵抗
素子の直列結線で良い、 多くの場合同図（ｂ ）に示
す構成の方がトリミング抵抗形成面積は少なくなり、チ
ップサイズの低減化、換言すれば低価格化が可能である
。
また抵抗体形成時に目標抵抗値を上回ってしまった場合
でも、本発明のトリミング素子を使用すれば修正が可能
であり、従来技術に比し歩留り向上にも寄与する。 例
えば目標抵抗値２００Ωの抵抗体を形成する場合の一例
を第７図に示す。 同図に示ず回Ｆ４楕成は本発明のト
リミング工程前の素子ｉ旦を並列接続した短絡可能な１
Ω抵抗素子と短絡バー２を並列接続した開放可能な１Ω
抵抗素子とをそれぞれ複数組直列接続したもので、同図
の場合１９６Ωから２０４Ωの範囲で調整可能である。
でも、本発明のトリミング素子を使用すれば修正が可能
であり、従来技術に比し歩留り向上にも寄与する。 例
えば目標抵抗値２００Ωの抵抗体を形成する場合の一例
を第７図に示す。 同図に示ず回Ｆ４楕成は本発明のト
リミング工程前の素子ｉ旦を並列接続した短絡可能な１
Ω抵抗素子と短絡バー２を並列接続した開放可能な１Ω
抵抗素子とをそれぞれ複数組直列接続したもので、同図
の場合１９６Ωから２０４Ωの範囲で調整可能である。
以上はファンクショナルトリミングにおける効果を述べ
たが、リダンダンシーにおける冗長回路の短絡にも本発
明のトリミング素子を使用することは可能である。
たが、リダンダンシーにおける冗長回路の短絡にも本発
明のトリミング素子を使用することは可能である。
［発明の効果］
前述のように本発明のトリミング素子とその電気短絡方
法を使用すれば、トリミング加工によりトリミング抵抗
値の減少が可能であり、しかも該素子は単に絶縁膜上に
形成するだけでよく、したがって従来技術における複雑
なＰＮ分離や誘電体分離等を用いずに安価にトリミング
による抵抗減少機能を有するトリミング素子とその使用
方法とを提供することができた。
法を使用すれば、トリミング加工によりトリミング抵抗
値の減少が可能であり、しかも該素子は単に絶縁膜上に
形成するだけでよく、したがって従来技術における複雑
なＰＮ分離や誘電体分離等を用いずに安価にトリミング
による抵抗減少機能を有するトリミング素子とその使用
方法とを提供することができた。
第１図は本発明のトリミング素子の斜視図、第２図は第
１図の素子のトリミング過程における断面図、第３図は
第１図の素子の機能を示す電気等価回路図、第４図は本
発明のトリミング素子の媒介物が抵抗体の場合の機能を
示す電気等価回路図、第５図は本発明のトリミング素子
の他の実施例の断面図、第６図は同一抵抗変化を与える
従来（同図（ａ））及び本発明（同図（ｂ））の回路構
成を示す図、第７図は本発明トリミング素子の使用例を
示す回路図、第８図（ａ ）は従来の抵抗値を変えるた
めのトリミング方法を説明する回路図、同図（ｂ）は従
来のトリミング膜抵抗体の平面図、第９図は従来の抵抗
値を減少させる方法を説明する回路図、第１０図はダイ
オードとトランジスタの素子間分離を示す断面図である
。 １・・・抵抗素子、 １０．２０・・・半導体基板、２
２．３２・・・媒介層又はポリシリコン層、２３ａ 、
２３ｂ 、 ３３ａ 、 ３３ｂ −Ｔｌｂ’Ｆｆｌ
、 ２４゜３４・・・合金層、 ２５・・・間隙、 ３
５・・・絶＃１！膜、５０．５０ａ・・・本発明のトリ
ミング素子、 ５０゜５０ａ・・・スイッチ。 ２２ 媒介層（ポリシリコン層） 第１図 し 第２図 第６図
１図の素子のトリミング過程における断面図、第３図は
第１図の素子の機能を示す電気等価回路図、第４図は本
発明のトリミング素子の媒介物が抵抗体の場合の機能を
示す電気等価回路図、第５図は本発明のトリミング素子
の他の実施例の断面図、第６図は同一抵抗変化を与える
従来（同図（ａ））及び本発明（同図（ｂ））の回路構
成を示す図、第７図は本発明トリミング素子の使用例を
示す回路図、第８図（ａ ）は従来の抵抗値を変えるた
めのトリミング方法を説明する回路図、同図（ｂ）は従
来のトリミング膜抵抗体の平面図、第９図は従来の抵抗
値を減少させる方法を説明する回路図、第１０図はダイ
オードとトランジスタの素子間分離を示す断面図である
。 １・・・抵抗素子、 １０．２０・・・半導体基板、２
２．３２・・・媒介層又はポリシリコン層、２３ａ 、
２３ｂ 、 ３３ａ 、 ３３ｂ −Ｔｌｂ’Ｆｆｌ
、 ２４゜３４・・・合金層、 ２５・・・間隙、 ３
５・・・絶＃１！膜、５０．５０ａ・・・本発明のトリ
ミング素子、 ５０゜５０ａ・・・スイッチ。 ２２ 媒介層（ポリシリコン層） 第１図 し 第２図 第６図
Claims (1)
- 【特許請求の範囲】 １ 媒介層と、媒介層に接続する電極と、前記電極の金
属と媒介層の材料との合金が媒介層に成長することによ
り前記電極間を実質的に電気短絡する合金層とから成る
ことを特徴とするトリミング素子。 ２ 媒介層にレーザ光を照射することにより電極間を実
質的に電気短絡する合金層を形成する特許請求の範囲第
１項記載のトリミング素子の電気短絡方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010293A JPH01184942A (ja) | 1988-01-20 | 1988-01-20 | トリミング素子とその電気短絡方法 |
| EP19890100821 EP0325234A3 (en) | 1988-01-20 | 1989-01-18 | Trimming element for microelectronic circuit |
| US07/298,131 US4947020A (en) | 1988-01-20 | 1989-01-18 | Trimming element for microelectric circuit |
| KR1019890000576A KR920003467B1 (ko) | 1988-01-20 | 1989-01-20 | 트리밍소자와 그 전기단락방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010293A JPH01184942A (ja) | 1988-01-20 | 1988-01-20 | トリミング素子とその電気短絡方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184942A true JPH01184942A (ja) | 1989-07-24 |
Family
ID=11746240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63010293A Pending JPH01184942A (ja) | 1988-01-20 | 1988-01-20 | トリミング素子とその電気短絡方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4947020A (ja) |
| EP (1) | EP0325234A3 (ja) |
| JP (1) | JPH01184942A (ja) |
| KR (1) | KR920003467B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065221A (en) * | 1988-09-30 | 1991-11-12 | Kabushiki Kaisha Toshiba | Trimming resistor element for microelectronic circuit |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE465193B (sv) * | 1989-12-06 | 1991-08-05 | Ericsson Telefon Ab L M | Foer hoegspaenning avsedd ic-krets |
| US5218225A (en) * | 1990-03-30 | 1993-06-08 | Dallas Semiconductor Corp. | Thin-film resistor layout |
| US5451811A (en) * | 1991-10-08 | 1995-09-19 | Aptix Corporation | Electrically programmable interconnect element for integrated circuits |
| US5321322A (en) * | 1991-11-27 | 1994-06-14 | Aptix Corporation | Programmable interconnect architecture without active devices |
| US5963825A (en) * | 1992-08-26 | 1999-10-05 | Hyundai Electronics America | Method of fabrication of semiconductor fuse with polysilicon plate |
| US5498850A (en) * | 1992-09-11 | 1996-03-12 | Philip Morris Incorporated | Semiconductor electrical heater and method for making same |
| TW232091B (ja) * | 1992-12-17 | 1994-10-11 | American Telephone & Telegraph | |
| US5314840A (en) * | 1992-12-18 | 1994-05-24 | International Business Machines Corporation | Method for forming an antifuse element with electrical or optical programming |
| US5412593A (en) * | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
| JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
| US5922514A (en) * | 1997-09-17 | 1999-07-13 | Dale Electronics, Inc. | Thick film low value high frequency inductor, and method of making the same |
| DE19949607A1 (de) * | 1999-10-15 | 2001-04-19 | Bosch Gmbh Robert | Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung |
| US6958523B2 (en) * | 2000-09-15 | 2005-10-25 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| US6664500B2 (en) * | 2000-12-16 | 2003-12-16 | Anadigics, Inc. | Laser-trimmable digital resistor |
| US7422972B2 (en) * | 2001-09-07 | 2008-09-09 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| DE10310434A1 (de) | 2003-03-11 | 2004-09-30 | Krone Gmbh | Verfahren zum HF-Abstimmen einer elektrischen Anordnung sowie eine hierzu geeignete Leiterplatte |
| US7956672B2 (en) * | 2004-03-30 | 2011-06-07 | Ricoh Company, Ltd. | Reference voltage generating circuit |
| JP4322732B2 (ja) * | 2004-05-07 | 2009-09-02 | 株式会社リコー | 定電流発生回路 |
| US20050267664A1 (en) * | 2004-05-14 | 2005-12-01 | Jiyuan Ouyang | Method for adjusting a control signal of an electronic sensor |
| US8202128B2 (en) * | 2008-11-25 | 2012-06-19 | Adc Gmbh | Telecommunications jack with adjustable crosstalk compensation |
| JP5683139B2 (ja) * | 2009-06-23 | 2015-03-11 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136980A (en) * | 1977-05-04 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Resistance value correction method for poly crystal silicon resistor |
| JPS57198655A (en) * | 1981-06-01 | 1982-12-06 | Toshiba Corp | Semiconductor device and manufacture therefor |
| JPS61111506A (ja) * | 1984-11-05 | 1986-05-29 | 株式会社東芝 | 膜抵抗体の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3634927A (en) * | 1968-11-29 | 1972-01-18 | Energy Conversion Devices Inc | Method of selective wiring of integrated electronic circuits and the article formed thereby |
| US4636404A (en) * | 1982-06-17 | 1987-01-13 | Mass. Institute Of Technology | Method and apparatus for forming low resistance lateral links in a semiconductor device |
| EP0105639B1 (en) * | 1982-09-08 | 1988-01-07 | Kabushiki Kaisha Toshiba | Production of resistor from insulating material by local heating |
| JPS5969961A (ja) * | 1982-10-15 | 1984-04-20 | Nec Corp | 集積回路 |
| JPS59178748A (ja) * | 1983-03-30 | 1984-10-11 | Hitachi Ltd | レ−ザ処理方法 |
| JPS60115966A (ja) * | 1983-11-28 | 1985-06-22 | Mita Ind Co Ltd | 現像装置脱着機構 |
| JPS60167491A (ja) * | 1984-02-10 | 1985-08-30 | 株式会社東芝 | 導体路形成方法 |
| US4665295A (en) * | 1984-08-02 | 1987-05-12 | Texas Instruments Incorporated | Laser make-link programming of semiconductor devices |
-
1988
- 1988-01-20 JP JP63010293A patent/JPH01184942A/ja active Pending
-
1989
- 1989-01-18 EP EP19890100821 patent/EP0325234A3/en not_active Ceased
- 1989-01-18 US US07/298,131 patent/US4947020A/en not_active Expired - Lifetime
- 1989-01-20 KR KR1019890000576A patent/KR920003467B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136980A (en) * | 1977-05-04 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Resistance value correction method for poly crystal silicon resistor |
| JPS57198655A (en) * | 1981-06-01 | 1982-12-06 | Toshiba Corp | Semiconductor device and manufacture therefor |
| JPS61111506A (ja) * | 1984-11-05 | 1986-05-29 | 株式会社東芝 | 膜抵抗体の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065221A (en) * | 1988-09-30 | 1991-11-12 | Kabushiki Kaisha Toshiba | Trimming resistor element for microelectronic circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890012330A (ko) | 1989-08-25 |
| EP0325234A3 (en) | 1990-11-28 |
| KR920003467B1 (ko) | 1992-05-01 |
| EP0325234A2 (en) | 1989-07-26 |
| US4947020A (en) | 1990-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01184942A (ja) | トリミング素子とその電気短絡方法 | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US5065221A (en) | Trimming resistor element for microelectronic circuit | |
| KR940006714B1 (ko) | 직렬 및 병렬접속된 모놀리식 광전지 모듈 | |
| US4636404A (en) | Method and apparatus for forming low resistance lateral links in a semiconductor device | |
| JPH0418471B2 (ja) | ||
| JPH0428145B2 (ja) | ||
| US4835118A (en) | Non-destructive energy beam activated conductive links | |
| US4928838A (en) | Trimming process by a laser beam | |
| US20020153037A1 (en) | Electric power generating film and method of fabrication | |
| WO2000022681A1 (en) | Melt through contact formation method | |
| JP4409428B2 (ja) | 集積キャパシタ構造セット、特に集積グリッドキャパシタ | |
| CA1065499A (en) | Semiconductor component with electric contacts and process for making the same | |
| US20020008236A1 (en) | Electronic device, and method of patterning a first layer | |
| JPS6369253A (ja) | 半導体装置を製造する方法および半導体装置 | |
| JP3476849B2 (ja) | ヒユーズ抵抗器およびその製造方法 | |
| US4929995A (en) | Selective integrated circuit interconnection | |
| JP3613359B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US4849365A (en) | Selective integrated circuit interconnection | |
| JP2532944B2 (ja) | 半導体装置 | |
| JPH03242966A (ja) | 半導体装置の製造方法 | |
| JPH06204340A (ja) | 半導体装置のトリミング用ヒューズ構造 | |
| JPH079942B2 (ja) | 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路 | |
| JPH06326195A (ja) | 半導体装置の製造方法 | |
| JPH07211867A (ja) | 抵抗素子 |