JPH01183837A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01183837A JPH01183837A JP63009054A JP905488A JPH01183837A JP H01183837 A JPH01183837 A JP H01183837A JP 63009054 A JP63009054 A JP 63009054A JP 905488 A JP905488 A JP 905488A JP H01183837 A JPH01183837 A JP H01183837A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- outer lead
- sections
- lead portion
- lead sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000012546 transfer Methods 0.000 claims description 3
- 229920005989 resin Polymers 0.000 abstract description 16
- 239000011347 resin Substances 0.000 abstract description 16
- 238000001721 transfer moulding Methods 0.000 abstract description 11
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 16
- 229920001721 polyimide Polymers 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000465 moulding Methods 0.000 description 7
- 238000007789 sealing Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 208000036366 Sensation of pressure Diseases 0.000 description 1
- 241001441724 Tetraodontidae Species 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は半導体装置、特に半導体チップ（具体的には半
導体ＩＣチップ）を実装するパフケージ構造に関するも
のである。
導体ＩＣチップ）を実装するパフケージ構造に関するも
のである。
口、従来技術
従来、ＩＣチップを実装する技術の１つとしていわゆる
ＴＡ Ｂ （ｔａｐｅ ｆｏｒ ａｕｔｏｍａｔｅｄ
ｂｏｎｄｉｎｇ）方式によるものが知られている。この
ＴＡＢは、ファインパターン化が可能であって多ピン化
を実現でき、かつパターンを自在に設けることができる
等、優れたパッケージング方法である。
ＴＡ Ｂ （ｔａｐｅ ｆｏｒ ａｕｔｏｍａｔｅｄ
ｂｏｎｄｉｎｇ）方式によるものが知られている。この
ＴＡＢは、ファインパターン化が可能であって多ピン化
を実現でき、かつパターンを自在に設けることができる
等、優れたパッケージング方法である。
ＴＡＢによれば、ポリイミドフィルム基板等に設けた銅
箔を所定パターンにエツチングしてリードを形成し、こ
のリードのインナーリード部を基板の中央部の開口に突
設させてＩＣチップとの間／。
箔を所定パターンにエツチングしてリードを形成し、こ
のリードのインナーリード部を基板の中央部の開口に突
設させてＩＣチップとの間／。
でギヤフグボンディングを行っている。そして、最終的
なパッケージングはボッティングによる樹脂封止て°実
現している。
なパッケージングはボッティングによる樹脂封止て°実
現している。
従って、ＴＡＢを用いたパッケージ構造の場合、インナ
ーリード部とＩＣチップとのボンディングに特定のイン
ナーリードボンダーが必要であり、かつ樹脂封止にもや
はり特定のポツティングマシーンが必要であるため、設
備費が増え、コストアップを免れ得ない。しかも、上記
のボッティングによる樹脂封止は、Ｐ ＣＴ （ｐｒｅ
ｓｓｕｒｅ ｃｏｏｋｅｒｔｅｓｔｉｎｇ ニ一定の
圧力、温度、湿度下でのテスト）で結果が不良であり、
信頼性に劣るという問題がある。
ーリード部とＩＣチップとのボンディングに特定のイン
ナーリードボンダーが必要であり、かつ樹脂封止にもや
はり特定のポツティングマシーンが必要であるため、設
備費が増え、コストアップを免れ得ない。しかも、上記
のボッティングによる樹脂封止は、Ｐ ＣＴ （ｐｒｅ
ｓｓｕｒｅ ｃｏｏｋｅｒｔｅｓｔｉｎｇ ニ一定の
圧力、温度、湿度下でのテスト）で結果が不良であり、
信頼性に劣るという問題がある。
ハ０発明の目的
本発明の目的は、ＴＡＢ方式の特長を生かしつつ実装に
要するコストを低減し、かつ信頼性をフラットパッケー
ジと同等に向上させ、更にパッケージサイズを縮小させ
た半導体装置を提供することにある。
要するコストを低減し、かつ信頼性をフラットパッケー
ジと同等に向上させ、更にパッケージサイズを縮小させ
た半導体装置を提供することにある。
二０発明の構成
即ち、本発明は、インナーリード部と７ウタ一リード部
とを有するリードがフレキシブル基板に所定パターンに
設けられ、このフレキシブル基板上にマウントされた半
導体チップと前記インナーリード部とがワイヤボンディ
ングされ、かつ前記アウターリード部以外の領域がトラ
ンスファモールドされている半導体装置に係るものであ
る。
とを有するリードがフレキシブル基板に所定パターンに
設けられ、このフレキシブル基板上にマウントされた半
導体チップと前記インナーリード部とがワイヤボンディ
ングされ、かつ前記アウターリード部以外の領域がトラ
ンスファモールドされている半導体装置に係るものであ
る。
ホ、実施例
以下、本発明の詳細な説明する。
第１図〜第９図は、本発明の第１の実施例を示すもので
ある。
ある。
この例によれば、第１図〜第４図に示す如く、ポリイミ
ド等の耐熱性のあるフレキシブルフィルム基板１に、銅
箔等の導体箔を接着剤等（図示省略）で接着し、これを
公知のフォトエツチング技術で所定パターンにエツチン
グして、所定ピッチ及び幅のインナーリード部２ （図
中の領域Ａに亘る一点鎖線内の斜線の領域）と所定ピッ
チ及び幅のアウターリード部３（図中の領域日に亘る。
ド等の耐熱性のあるフレキシブルフィルム基板１に、銅
箔等の導体箔を接着剤等（図示省略）で接着し、これを
公知のフォトエツチング技術で所定パターンにエツチン
グして、所定ピッチ及び幅のインナーリード部２ （図
中の領域Ａに亘る一点鎖線内の斜線の領域）と所定ピッ
チ及び幅のアウターリード部３（図中の領域日に亘る。
）とに加工している。この場合、インナーリード部の領
域ではＩＣチップマウント部４のベース１ａは４隅から
放射状に延びる連結部１ｃによって上下のベースに連結
されており、これらの各連結部間はスルーホール５及び
７となっている。マウント部４の周囲にはサイズの小さ
いスルーホール６が形成されている。これらのスルーホ
ール５〜７は夫々、予め打抜き加工で形成されたもので
ある。
域ではＩＣチップマウント部４のベース１ａは４隅から
放射状に延びる連結部１ｃによって上下のベースに連結
されており、これらの各連結部間はスルーホール５及び
７となっている。マウント部４の周囲にはサイズの小さ
いスルーホール６が形成されている。これらのスルーホ
ール５〜７は夫々、予め打抜き加工で形成されたもので
ある。
なお、基板１の上下位置に形成されたスルーホール８．
９は実装工程の各段階に基板を送るための送り穴となる
ものである。また、１７はモールド時のクランパ位置決
めパターンである。
９は実装工程の各段階に基板を送るための送り穴となる
ものである。また、１７はモールド時のクランパ位置決
めパターンである。
そして、上記の各スルーホール７においては、基板１が
存在しないために、リード２のみがブリッジ部２ａとし
て架は渡される如くに設けられていることになる。なお
、マウント部４の導体箔の直下には基板１が存在してい
る。また、上記のインナーリード部２の各先端部にはメ
ツキ１０が施されていて、後述のワイヤボンディングを
行い易くしている。
存在しないために、リード２のみがブリッジ部２ａとし
て架は渡される如くに設けられていることになる。なお
、マウント部４の導体箔の直下には基板１が存在してい
る。また、上記のインナーリード部２の各先端部にはメ
ツキ１０が施されていて、後述のワイヤボンディングを
行い易くしている。
上記の如くに、フレキシブル基板１に各リードを所定パ
ターンに設けてフレキシブルプリント基板（ＦＰＣ）１
１ （別名ＦＰＣフレーム）を構成しているが、従来
のＴＡＢ方式のものと根本的に異なる点は、ポリイミド
フィルム上のパターンに対しワイヤボンディング法とト
ランスファモールド法を用い、更にＦＰＣフレームを使
って量産することにある。また、インナーベース１ａ上
にインナーリード部２が保持されていて先端部は突設し
ていない上に、これに対向してＩＣチップマウント部４
もインナーベース１ａ上に設けられている。更に、マウ
ント部４の周囲のスルーホール６をはじめ、５及び７も
後述するように重要なものである。
ターンに設けてフレキシブルプリント基板（ＦＰＣ）１
１ （別名ＦＰＣフレーム）を構成しているが、従来
のＴＡＢ方式のものと根本的に異なる点は、ポリイミド
フィルム上のパターンに対しワイヤボンディング法とト
ランスファモールド法を用い、更にＦＰＣフレームを使
って量産することにある。また、インナーベース１ａ上
にインナーリード部２が保持されていて先端部は突設し
ていない上に、これに対向してＩＣチップマウント部４
もインナーベース１ａ上に設けられている。更に、マウ
ント部４の周囲のスルーホール６をはじめ、５及び７も
後述するように重要なものである。
ＩＣＣチップ１は、第５図に示すように、マウント部４
上にマウントされ、更に通常のワイヤボンダーを用いて
インナーリード部２に対しワイヤ１３でボンディングさ
れる。そして、次に第６図のように、アウターリード部
３を除く領域が通常のトランスファモールド法によって
樹脂１４で封止（モールドプレス）され、第７図に明示
するようにパッケージングを完成している。
上にマウントされ、更に通常のワイヤボンダーを用いて
インナーリード部２に対しワイヤ１３でボンディングさ
れる。そして、次に第６図のように、アウターリード部
３を除く領域が通常のトランスファモールド法によって
樹脂１４で封止（モールドプレス）され、第７図に明示
するようにパッケージングを完成している。
第８図は、本例によるフレキシブルフラットパッケージ
実装構造の作成手順を示したが、基本的には通常のフラ
ットパッケージと異なることはない。但し、マウンター
、ボンダー、オートモールドプレス、シンポ（製品名の
刻印）、トリミング及びフォーミング（第７図の如き最
終形状への仕上ケ）の各マシーンで、ＦＰＣフレーム１
１の送り機構を片側フック送り方式から両側フック送り
方式又はギヤ送り方式に変更するのが望ましい。
実装構造の作成手順を示したが、基本的には通常のフラ
ットパッケージと異なることはない。但し、マウンター
、ボンダー、オートモールドプレス、シンポ（製品名の
刻印）、トリミング及びフォーミング（第７図の如き最
終形状への仕上ケ）の各マシーンで、ＦＰＣフレーム１
１の送り機構を片側フック送り方式から両側フック送り
方式又はギヤ送り方式に変更するのが望ましい。
即ち、このＦＰＣフレームは、リードフレームに比べて
剛性が弱いためである。また、テスティングに当たって
は、後述するようにフレーム上でのブロービングが可能
である。
剛性が弱いためである。また、テスティングに当たって
は、後述するようにフレーム上でのブロービングが可能
である。
上記したように、本例によるパッケージ構造によれば、
いわゆる金属製のリードフレームを用いるのではなく、
ポリイミドベース上にＣｕリードを設けたＦＰＣフレー
ムを用いているために、ＴＡＢ方式のように特別の設備
を要せずして、既存の通常のワイヤボンダーによってチ
ップマウント−ワイヤボンディングが可能となる。しか
も、樹脂封止にトランスファモールド法を適用していル
タめに、やはり使用するマシーンが通常の％ −ルドプ
レスに用いるものでよく、かっ封止構造も耐圧、耐熱、
耐湿の各特性の良好な信頼性の高いものとなる。
いわゆる金属製のリードフレームを用いるのではなく、
ポリイミドベース上にＣｕリードを設けたＦＰＣフレー
ムを用いているために、ＴＡＢ方式のように特別の設備
を要せずして、既存の通常のワイヤボンダーによってチ
ップマウント−ワイヤボンディングが可能となる。しか
も、樹脂封止にトランスファモールド法を適用していル
タめに、やはり使用するマシーンが通常の％ −ルドプ
レスに用いるものでよく、かっ封止構造も耐圧、耐熱、
耐湿の各特性の良好な信頼性の高いものとなる。
従って、本例の構造は、ＴＡＢ方式の特長であるファイ
ンパターン化による小型、多ピン化（例えばアウターリ
ード部３のピンチを０．１Ｒ以下、厚み３５μｍ以下、
１００〜２００ピンが可能）をはじめ、パターンの任意
な設計及び作製、実装のりペア可能、更にはハイブリッ
ドＩＣ的な用途、Ｃ０Ｇ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ
） ヘの応用等を生かしつつ、実装に要する設備費を
低減させることができ、かつきる。これは、ＦＰＣがワ
イヤボンディングとトランスファモールドに耐えられな
いとするこれ迄の一般常識を打ち破った画期的なもので
ある。
ンパターン化による小型、多ピン化（例えばアウターリ
ード部３のピンチを０．１Ｒ以下、厚み３５μｍ以下、
１００〜２００ピンが可能）をはじめ、パターンの任意
な設計及び作製、実装のりペア可能、更にはハイブリッ
ドＩＣ的な用途、Ｃ０Ｇ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ
） ヘの応用等を生かしつつ、実装に要する設備費を
低減させることができ、かつきる。これは、ＦＰＣがワ
イヤボンディングとトランスファモールドに耐えられな
いとするこれ迄の一般常識を打ち破った画期的なもので
ある。
まず、ＦＰＣフレーム１１のインナーリード部の領域に
おいて、ポリイミドベース１ａは、ボンディング時等で
のインナーリード部２の剛性を確保する作用があるため
、ワイヤボンディングやトランスファモールドにも十分
に耐えることができる。ベース１ａ自体も高耐熱性があ
り、かつクランプ圧にも十分に耐えられるから、トラン
スファモールドを完全に行うことができる。
おいて、ポリイミドベース１ａは、ボンディング時等で
のインナーリード部２の剛性を確保する作用があるため
、ワイヤボンディングやトランスファモールドにも十分
に耐えることができる。ベース１ａ自体も高耐熱性があ
り、かつクランプ圧にも十分に耐えられるから、トラン
スファモールドを完全に行うことができる。
いので、トランスファモールド時の樹脂進入の際に樹脂
の流れを良クシ（即ち、スルーホールを通して下方から
上方へ流動し易い）、これによってベース上下での圧力
差を減少させ、ＦＰＣフレームの平坦性を確保し、モー
ルドを良好に行うことができる。
の流れを良クシ（即ち、スルーホールを通して下方から
上方へ流動し易い）、これによってベース上下での圧力
差を減少させ、ＦＰＣフレームの平坦性を確保し、モー
ルドを良好に行うことができる。
また、上記の各スルーホールの存在と共に、Ｃｕのみか
らなるブリッジ部２ａを設けていることも重要である。
らなるブリッジ部２ａを設けていることも重要である。
即ち、ポリイミド上にＣｕを接着した構造では、モール
ド時にポリイミドの熱膨張と冷却時の収縮によって、ポ
リイミド−モールド樹脂間の密着性が悪くなり、信頼性
低下の原因となることがあるが、上記のＣｕジブリッジ
２ａをスルーホール上に形成することによって樹脂によ
る密着性及び封止性を上げ、水分の侵入を有効に防止す
ることができる。
ド時にポリイミドの熱膨張と冷却時の収縮によって、ポ
リイミド−モールド樹脂間の密着性が悪くなり、信頼性
低下の原因となることがあるが、上記のＣｕジブリッジ
２ａをスルーホール上に形成することによって樹脂によ
る密着性及び封止性を上げ、水分の侵入を有効に防止す
ることができる。
インナーリード部２の先端部には、メツキ１０が施され
ているが、このメツキによってワイヤボンディングを信
頼性良く行うことができる。
ているが、このメツキによってワイヤボンディングを信
頼性良く行うことができる。
また、樹脂モールドにおいて、一般のリードフレームの
場合にはタイバーと称される樹脂流動規制手段がインナ
ーリード部の周囲にて各アウターリード部を連結するよ
うに設けられているが、本実施例ではそうしたタイバー
は不要となる。第９図には、アウターベース１ｂ上にエ
ポキシ系接着剤１５によってＣｕアウターリード３が接
着された状態を示した。ここで、モールド時に第２図■
−ＩＸ線に沿ってクランパー１６（第９Ｂ図参照）でＦ
ＰＣを上下から挟み付け、トランスファモールドを行う
が、アウタリード部３の厚みを特に例えば３５μｍ以下
と小さくした場合には、クランプ圧によってアウターリ
ード部３が接着剤１５中に多少埋没し、これによってク
ランパー−ＦＰＣ間の間隙（樹脂流出経路）が狭くなり
、樹脂が流出しな（なる、この結果、従来の如きタイバ
ーがなくてもモールドが可能となる上に、これによって
各７ウタ一リード部間が分離されていることになるため
にプロービング等のテストがモールド直後に後加工なし
に可能となる。
場合にはタイバーと称される樹脂流動規制手段がインナ
ーリード部の周囲にて各アウターリード部を連結するよ
うに設けられているが、本実施例ではそうしたタイバー
は不要となる。第９図には、アウターベース１ｂ上にエ
ポキシ系接着剤１５によってＣｕアウターリード３が接
着された状態を示した。ここで、モールド時に第２図■
−ＩＸ線に沿ってクランパー１６（第９Ｂ図参照）でＦ
ＰＣを上下から挟み付け、トランスファモールドを行う
が、アウタリード部３の厚みを特に例えば３５μｍ以下
と小さくした場合には、クランプ圧によってアウターリ
ード部３が接着剤１５中に多少埋没し、これによってク
ランパー−ＦＰＣ間の間隙（樹脂流出経路）が狭くなり
、樹脂が流出しな（なる、この結果、従来の如きタイバ
ーがなくてもモールドが可能となる上に、これによって
各７ウタ一リード部間が分離されていることになるため
にプロービング等のテストがモールド直後に後加工なし
に可能となる。
次に、ＦＰＣフレームのアウターリード部３はポリイミ
ドベース１ｂ上に支持されているので、フォーミング後
もアウターリード部の強度が十分であり、同リード部の
不測の変形（曲がり）が生しることがない。第６図及び
第７図にはパッケージの最終形状を示したが、アウター
リード部３がベース１ｂに支持（接着）されたまま、外
部回路に接続されることになる。この際にも、アウター
リード部の曲がりが不測に生じないために、外部回路へ
のボンディングが良好に行える。特にこの方式（ベース
１ｂでの支持）は、５００μｍ以下の半田マウントが使
用できないアウターリードピッチにおいて使用する。こ
れは、従来のＴＡＢのようにアウターリード部がＣｕの
みからなる場合に比べて顕著な差異である。また、これ
に加えて、アウターリード部３より外側の領域では余分
なＣｕをエツチング除去してポリイミドベースのみとし
ているので、トランスファモールド時等におけるＣｕ−
ポリイミド間の線膨張係数の差による反り、及びこれに
起因するワイヤ切れを効果的に防止できる。
ドベース１ｂ上に支持されているので、フォーミング後
もアウターリード部の強度が十分であり、同リード部の
不測の変形（曲がり）が生しることがない。第６図及び
第７図にはパッケージの最終形状を示したが、アウター
リード部３がベース１ｂに支持（接着）されたまま、外
部回路に接続されることになる。この際にも、アウター
リード部の曲がりが不測に生じないために、外部回路へ
のボンディングが良好に行える。特にこの方式（ベース
１ｂでの支持）は、５００μｍ以下の半田マウントが使
用できないアウターリードピッチにおいて使用する。こ
れは、従来のＴＡＢのようにアウターリード部がＣｕの
みからなる場合に比べて顕著な差異である。また、これ
に加えて、アウターリード部３より外側の領域では余分
なＣｕをエツチング除去してポリイミドベースのみとし
ているので、トランスファモールド時等におけるＣｕ−
ポリイミド間の線膨張係数の差による反り、及びこれに
起因するワイヤ切れを効果的に防止できる。
なお、この実施例では、インナーリード部２の方向をブ
リッジ部２ａの位置で平行に揃え、このままの状態でア
ウターリード部まで延ばしている。
リッジ部２ａの位置で平行に揃え、このままの状態でア
ウターリード部まで延ばしている。
従って、アウターリード部３はもはや、インナーリード
のブリッジ部２ａの位置で方向とピッチが揃えられてい
ることになり、これによってパターン設計及びその作製
が容易になるという利点がある。
のブリッジ部２ａの位置で方向とピッチが揃えられてい
ることになり、これによってパターン設計及びその作製
が容易になるという利点がある。
第１０図は、本発明の他の実施例を示すものである。
この第１０図は、上述した第２図に相当するＦＰＣフレ
ームの平面図であって、アウターリード部３のパターン
形状を上述の実施例と異ならせている。これは、通常の
テスト用コネクタに対応するピッチにアウターリード部
を合わせたものである。また、図示省略したインナーリ
ード部の領域ではＩＣチップマウント部４の周囲に上述
したと同様のスルーホール６を形成してよい等、他の部
分は上述の実施例と同様に構成できる。なお、図中の一
点鎖線Ａ内の斜線はインナーリード部の領域を示し、図
示省略したが、アウターリード部３に連設されたインナ
ーリード部がマウント部４の近傍にまで延びている。
ームの平面図であって、アウターリード部３のパターン
形状を上述の実施例と異ならせている。これは、通常の
テスト用コネクタに対応するピッチにアウターリード部
を合わせたものである。また、図示省略したインナーリ
ード部の領域ではＩＣチップマウント部４の周囲に上述
したと同様のスルーホール６を形成してよい等、他の部
分は上述の実施例と同様に構成できる。なお、図中の一
点鎖線Ａ内の斜線はインナーリード部の領域を示し、図
示省略したが、アウターリード部３に連設されたインナ
ーリード部がマウント部４の近傍にまで延びている。
以上、本発明を実施例について説明したが、上述の実施
例は本発明の技術的思想に基づいて更に変形が可能であ
る。
例は本発明の技術的思想に基づいて更に変形が可能であ
る。
例えば、上述の各リード部のパターンや作製方法をはじ
め、各部の形状、作製プロセス、材質等は上述したもの
に限ることなく、種々変更するこスファモールドを導入
して信頼性を向上させることもできる。本発明に適用で
きるＩＣチップは特に高集積化、多機能化されたもので
あってもその多ピン化、小型化の要求を本発明で十分に
実現できる。
め、各部の形状、作製プロセス、材質等は上述したもの
に限ることなく、種々変更するこスファモールドを導入
して信頼性を向上させることもできる。本発明に適用で
きるＩＣチップは特に高集積化、多機能化されたもので
あってもその多ピン化、小型化の要求を本発明で十分に
実現できる。
へ０発明の作用効果
本発明は上述の如く、リードがフレキシブル基板上に設
けられた状態でチップとインナーリード部とがワイヤボ
ンディングされ、更にアウターリード部以外がトランス
ファモールドされているので、ＴＡＢ方式の特長である
多ビン化、小型化等の効果を発揮しつつ、実装に要する
設備費を低減させることができ、かつトランスファモー
ルドに
けられた状態でチップとインナーリード部とがワイヤボ
ンディングされ、更にアウターリード部以外がトランス
ファモールドされているので、ＴＡＢ方式の特長である
多ビン化、小型化等の効果を発揮しつつ、実装に要する
設備費を低減させることができ、かつトランスファモー
ルドに
図面は本発明の実施例を示すものであって、第１図はフ
レキシブルプリント基板（Ｆ Ｐ Ｃ）のインナーリー
ド部を中心とした拡大平面図、第２図はインナーリード
部を図示省略したＦＰＣ全体の一部平面図、 第３図は同ＦＰＣをテープ状にした平面図、第４図、第
５図、第６図はＩＣパッケージ作製方法を工程順に示す
第１図、第２図ＩＶ−ＩＶ線に沿う各断面図、 第７図は同パッケージの斜視図、 第８図はＩＣパッケージ作製時のフロー図、第９Ａ図、
第９日図は樹脂モールド時の状況を示す第２図ＩＸ−Ｉ
Ｘ線に沿う各断面図、第１０図は他の実施例によるＦＰ
Ｃの各一部平面図 である。 なお、図面に示す符号において、 １・・・・・・・・・ポリイミド基板（ベース）１ａ・
・・・・・・・・インナーベース１ｂ・・・・・・・・
・アウターベース２・・・・・・・・・インナーリード
部２ａ・・・・・・・・・ブリッジ部 ３・・・・・・・・・アウターリード部４・・・・・・
・・・チンプマウント部５．６．７・・・・・・・・・
スルーホール１０・・・・・・・・・メツキ １１・・・・・・・・・フレキシブルプリント基板１２
・・・・・・・・・ＩＣチップ １３・・・・・・・・・ワイヤ １４・・・・・・・・・モールド樹脂 １５・・・・・・・・・接着剤 １６・・・・・・・・・クランパ Ａ・・・・・・・・・インナーリード部の領域日・・・
・・・・・・アウターリード部の領域である。
レキシブルプリント基板（Ｆ Ｐ Ｃ）のインナーリー
ド部を中心とした拡大平面図、第２図はインナーリード
部を図示省略したＦＰＣ全体の一部平面図、 第３図は同ＦＰＣをテープ状にした平面図、第４図、第
５図、第６図はＩＣパッケージ作製方法を工程順に示す
第１図、第２図ＩＶ−ＩＶ線に沿う各断面図、 第７図は同パッケージの斜視図、 第８図はＩＣパッケージ作製時のフロー図、第９Ａ図、
第９日図は樹脂モールド時の状況を示す第２図ＩＸ−Ｉ
Ｘ線に沿う各断面図、第１０図は他の実施例によるＦＰ
Ｃの各一部平面図 である。 なお、図面に示す符号において、 １・・・・・・・・・ポリイミド基板（ベース）１ａ・
・・・・・・・・インナーベース１ｂ・・・・・・・・
・アウターベース２・・・・・・・・・インナーリード
部２ａ・・・・・・・・・ブリッジ部 ３・・・・・・・・・アウターリード部４・・・・・・
・・・チンプマウント部５．６．７・・・・・・・・・
スルーホール１０・・・・・・・・・メツキ １１・・・・・・・・・フレキシブルプリント基板１２
・・・・・・・・・ＩＣチップ １３・・・・・・・・・ワイヤ １４・・・・・・・・・モールド樹脂 １５・・・・・・・・・接着剤 １６・・・・・・・・・クランパ Ａ・・・・・・・・・インナーリード部の領域日・・・
・・・・・・アウターリード部の領域である。
Claims (1)
- １、インナーリード部とアウターリード部とを有するリ
ードがフレキシブル基板に所定パターンに設けられ、こ
のフレキシブル基板上にマウントされた半導体チップと
前記インナーリード部とがワイヤボンディングされ、か
つ前記アウターリード部以外の領域がトランスファモー
ルドされている半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009054A JPH01183837A (ja) | 1988-01-18 | 1988-01-18 | 半導体装置 |
| US07/532,134 US5075760A (en) | 1988-01-18 | 1990-05-31 | Semiconductor device package assembly employing flexible tape |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009054A JPH01183837A (ja) | 1988-01-18 | 1988-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01183837A true JPH01183837A (ja) | 1989-07-21 |
Family
ID=11709918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63009054A Pending JPH01183837A (ja) | 1988-01-18 | 1988-01-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5075760A (ja) |
| JP (1) | JPH01183837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0435093A2 (en) * | 1989-12-27 | 1991-07-03 | Motorola, Inc. | Thin, molded, surface mount electronic device |
| US5422163A (en) * | 1991-02-13 | 1995-06-06 | Nippon Steel Corporation | Flexible substrate with projections to block resin flow |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136327A (ja) * | 1991-11-12 | 1993-06-01 | Toshiba Corp | 半導体パツケージ |
| JPH0637241A (ja) * | 1992-07-17 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100209457B1 (ko) | 1992-07-24 | 1999-07-15 | 토마스 디스테파노 | 반도체 접속 부품과 그 제조 방법 및 반도체 칩 접속 방법 |
| US5977618A (en) | 1992-07-24 | 1999-11-02 | Tessera, Inc. | Semiconductor connection components and methods with releasable lead support |
| US5414299A (en) * | 1993-09-24 | 1995-05-09 | Vlsi Technology, Inc. | Semi-conductor device interconnect package assembly for improved package performance |
| US5336564A (en) * | 1993-12-06 | 1994-08-09 | Grumman Aerospace Corporation | Miniature keeper bar |
| US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
| US5834339A (en) | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
| JP3807508B2 (ja) | 1995-09-18 | 2006-08-09 | テセラ，インコーポレイテッド | 誘電層を備えた超小形電子リード構造体 |
| JP2814966B2 (ja) * | 1995-09-29 | 1998-10-27 | 日本電気株式会社 | 半導体装置 |
| US5888849A (en) * | 1997-04-07 | 1999-03-30 | International Business Machines Corporation | Method for fabricating an electronic package |
| AU1310399A (en) | 1997-11-05 | 1999-05-24 | Robert A. Martin | Chip housing, methods of making same and methods for mounting chips therein |
| US6214640B1 (en) | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
| US6975021B1 (en) * | 1999-09-03 | 2005-12-13 | Micron Technology, Inc. | Carrier for substrate film |
| US6683368B1 (en) | 2000-06-09 | 2004-01-27 | National Semiconductor Corporation | Lead frame design for chip scale package |
| US6689640B1 (en) * | 2000-10-26 | 2004-02-10 | National Semiconductor Corporation | Chip scale pin array |
| US7154166B2 (en) | 2001-08-15 | 2006-12-26 | Texas Instruments Incorporated | Low profile ball-grid array package for high power |
| US7095096B1 (en) | 2004-08-16 | 2006-08-22 | National Semiconductor Corporation | Microarray lead frame |
| US7846775B1 (en) | 2005-05-23 | 2010-12-07 | National Semiconductor Corporation | Universal lead frame for micro-array packages |
| US10849235B1 (en) | 2020-05-20 | 2020-11-24 | Tactotek Oy | Method of manufacture of a structure and structure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE225556C (ja) * | ||||
| US4006047A (en) * | 1974-07-22 | 1977-02-01 | Amp Incorporated | Catalysts for electroless deposition of metals on comparatively low-temperature polyolefin and polyester substrates |
| JPS54137971A (en) * | 1978-04-18 | 1979-10-26 | Toshiba Corp | Resin-sealed type semiconductor device |
| US4477827A (en) * | 1981-02-02 | 1984-10-16 | Northern Telecom Limited | Lead frame for leaded semiconductor chip carriers |
| JPS58178544A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electronics Corp | リ−ドフレ−ム |
| JPS58178545A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electronics Corp | リ−ドフレ−ム |
| JPS58207657A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4706105A (en) * | 1983-02-02 | 1987-11-10 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
| US4772936A (en) * | 1984-09-24 | 1988-09-20 | United Technologies Corporation | Pretestable double-sided tab design |
| US4709468A (en) * | 1986-01-31 | 1987-12-01 | Texas Instruments Incorporated | Method for producing an integrated circuit product having a polyimide film interconnection structure |
| US4884124A (en) * | 1986-08-19 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
| WO1988006348A1 (en) * | 1987-02-20 | 1988-08-25 | Lsi Logic Corporation | Integrated circuit package assembly |
-
1988
- 1988-01-18 JP JP63009054A patent/JPH01183837A/ja active Pending
-
1990
- 1990-05-31 US US07/532,134 patent/US5075760A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0435093A2 (en) * | 1989-12-27 | 1991-07-03 | Motorola, Inc. | Thin, molded, surface mount electronic device |
| EP0435093A3 (en) * | 1989-12-27 | 1991-11-06 | Motorola, Inc. | Thin, molded, surface mount electronic device |
| US5422163A (en) * | 1991-02-13 | 1995-06-06 | Nippon Steel Corporation | Flexible substrate with projections to block resin flow |
Also Published As
| Publication number | Publication date |
|---|---|
| US5075760A (en) | 1991-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01183837A (ja) | 半導体装置 | |
| JP5564392B2 (ja) | 半導体装置 | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
| US6553657B2 (en) | Semiconductor device | |
| US5929513A (en) | Semiconductor device and heat sink used therein | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
| JPH06252334A (ja) | 半導体装置 | |
| JP4764608B2 (ja) | 半導体装置 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JPH06104314A (ja) | フィルムキャリア | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| JP3475311B2 (ja) | リードフレーム部材の製造方法 | |
| JPH03296233A (ja) | 半導体装置 | |
| JP2000323641A (ja) | リードフレームおよびその製造方法 | |
| JPH0472655A (ja) | 複合リードフレームおよび半導体素子 | |
| JPH0855879A (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置の製造方法 | |
| JPH04259230A (ja) | 半導体装置の製造方法 | |
| JPH06163801A (ja) | 樹脂封止型半導体装置 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JPH0828397B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0563035A (ja) | 半導体装置用テ−プキヤリア及び半導体装置の製造方法 | |
| JPH1187603A (ja) | 樹脂封止型半導体装置及びその製造方法 |