JPH01180056A - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPH01180056A
JPH01180056A JP341588A JP341588A JPH01180056A JP H01180056 A JPH01180056 A JP H01180056A JP 341588 A JP341588 A JP 341588A JP 341588 A JP341588 A JP 341588A JP H01180056 A JPH01180056 A JP H01180056A
Authority
JP
Japan
Prior art keywords
channel
input
channel device
information
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP341588A
Other languages
English (en)
Inventor
Fumihiko Nagai
長井 文彦
Mitsuo Morohashi
諸橋 光男
Yoshifumi Ojiro
雄城 嘉史
Hideaki Ando
秀明 安藤
Hitoshi Kosokabe
香曾我部 仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP341588A priority Critical patent/JPH01180056A/ja
Publication of JPH01180056A publication Critical patent/JPH01180056A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (概 要) チャネル装置及びチャネル処理装置によってデータの入
出力を行なうようにした入出力制御方式チャネル装置の
排他制御に要する時間を短縮することを目的とし、 入出力装置との間のデータの入出力を制御するチャネル
装置と、チャネル装置が使用中であるか否かの情報を保
持するチャネル情報保持手段と、チャネル装置の使用状
況に応じてチャネル情報保持手段に保持する情報の設定
を行なうチャネル情報設定手段と、チャネル情報保持手
段に保持された情報に基づいて、チャネル装置の制御を
行なうチャネル制御手段とを備えるように構成する。
〔産業上の利用分野〕
本発明は、入出力制御方式に関し、特に、チャネル装置
及びチャネル処理装置によってデータの入出力を行なう
ようにした入出力制御方式に関するものである。
〔従来の技術〕
コンピュータシステムにおいて、中央処理装置(CPU
)及び主記憶装置(MSU)と入出力装置間で効率良く
データの入出力を行なうためにチャネル装置が汎用され
ている。
第4図に、一般的なコンピュータシステムの全体構成を
示す。図に示したコンピュータシステムは、全体の制御
及びデータ処理を行なうCPU431と、CPU431
が直接処理を行なうデータやプログラムを格納するMS
U433と、CPU431あるいはMSU433と入出
力装置との間のデータの入出力処理を行なう4つのチャ
ネル装置411,413,415,417と、チャネル
装置の制御を行なうチャネル処理装置441とを備えて
いる。チャネル装置411には、入出力装置421及び
入出力装置423が接続されている(他のチャネル装置
に接続された入出力装置は省略する)。
CPU431及びMSU433はチャネル処理装置44
1と接続されており、入出力装置とのデータのやりとり
は、チャネル処理装置441及び各チャネル装置を介し
て行なう。
第5図は、第4図に示したチャネル処理装置441及び
チャネル装置411の詳細な構成を示す。
従来の入出力制御方式に関する説明を行なうため、チャ
ネル処理装置441とチャネル装置411との間の制御
信号の授受に着目する。例えば、CPU431から入出
力装置421をアクセスするために、チャネル処理装置
441からチャネル装置411に指示を送る場合を考え
る。
図において、チャネル処理装置441は、チャネル処理
装置441の全体の制御を行なうマイクロプロセッサユ
ニット(MPU)541を備えており、このMPU54
1はマイクロプログラム543を実行して処理を行なう
。同様に、チャネル装置411は、チャネル装置411
の全体の制御を行なうMPU511を備えており、MP
U511はマイクロプログラム513を実行して処理を
行なう。
チャネル処理装置441がチャネル装置411に指示を
送る場合、先ずMPU541は、出力ポート545から
チャネル装置411の入力ボート515に要求信号”1
゛′を送る。MPU511は、入力ポート515の状態
を監視しており、チャネル処理装置441から送られて
くる要求信号“1°゛を受は取る。このとき、チャネル
装置411が使用可能な状態であれば(入出力装置42
1等をアクセス中でないとき)、MPU511は、出力
ポート517からチャネル処理装置441の入カポ−)
547に使用可能信号“1゛を送り返す。
MPU541は、入力ポート547を介してチャネル装
置411からの使用可能信号を受は取ると、以後チャネ
ル装置411に対するアクセスを開始する。
第6図は、上述したMPU541に着目したときのチャ
ネル装置411に対する排他制御の動作手順を示す。
先ず、MPU541は、要求信号を送出する(ステップ
611)。次に、チャネル装置411がその要求に対応
するのに充分な時間経過(ステップ612)の後、使用
可能信号を受は取ったか否かの判定を行なう(ステップ
613)。
使用可能信号を受は取ったときは肯定判断して、チャネ
ル装置411を起動しくステップ614)、チャネル装
置411の使用が終わると処理を終了する。
使用可能信号を受は取っていないとき(チャネル装置4
11が使用中であるため使用可能信号が送り返されてこ
ないとき)は、MPU541はステップ613で否定判
断し、チャネル装置411の起動を保留して(ステップ
615)、処理を終了する。尚、ステップ612で充分
な時間経過を待つ間、チャネル装置441は他の処理を
行なうこともできる。
〔発明が解決しようとする問題点〕
ところで、上述した従来方式にあっては、チャネル処理
装置441がチャネル装置411に対する排他制御を行
なう場合、MPU541から送出する要求信号に対応す
る使用可能信号が送り返されてきたときに始めてチャネ
ル装ff411へのアクセスが可能になるため、チャネ
ル装置の排他制御に時間がかかるという問題点があった
特に、チャネル装置411のMPU541は、通常動作
に並行して、チャネル処理装置441からの要求信号の
検出、使用可能信号の返送を行なっており、しかもこれ
らはプログラム処理のため時間がかかり、かつ一定しな
いことになる。
本発明は、このような点にかんがみて創作されたもので
あり、チャネル装置の排他制御に要する時間を短縮する
ようにした入出力制御方式を提供することを目的として
いる。
〔問題点を解決するための手段〕
第1図は、本発明の入出力制御方式の原理ブロック図で
ある。
図において、チャネル装置111は、入出力装置との間
のデータの入出力を制御する。
チャネル情報保持手段121は、チャネル装置111が
使用中であるか否かの情報を保持する。
チャネル情報設定手段131は、チャネル装置111の
使用状況に応じてチャネル情報保持手段121に保持す
る情報の設定を行なう。
チャネル制御手段141は、チャネル情報保持手段12
1に保持された情報に基づいて、チャネル装置111の
制御を行なう。
従って、全体として、チャネル情報保持手段121の情
報に基づいてチャネル装置111の制御を行なうように
構成されている。
〔作 用〕
チャネル情報設定手段131は、チャネル装置111が
使用中であるか否かの情報をチャネル情報保持手段12
1に供給し、チャネル情報保持手段121はその情報を
保持する。チャネル制御手段141は、チャネル情報保
持手段121に保持した情報に基づいてチャネル装置1
11を制御する。
本発明にあっては、チャネル装置111が使用中である
か否かの情報をチャネル情報保持手段121に保持して
おき、このチャネル情報保持手段121の情報に基づい
てチャネル制御手段141によるチャネル装置111の
制御を行なうことにより、チャネル装置111の排他制
御に要する時間を短縮することができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明の入出力制御方式を適用した一実施例
の構成を示す。
1.1と 1′′との・心 ・ ここで、本発明の実施例と第1図との対応関係を示して
おく。
チャネル装置111は、チャネル装置210に相当する
チャネル情報保持手段121は、ラッチ221に相当す
る。
チャネル情報設定手段131は、MPU211マイクロ
プログラム213に相当する。
チャネル制御手段141は、MPU241.マイクロプ
ログラム243に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
■−夫施五q問基 第2図において、CPU251と入出力装置261、あ
るいはMPU241と入出力装置261との間のデータ
の入出力は、チャネル処理装置240及びチャネル装置
210を介して行なわれる。
チャネル処理装置240は、チャネル処理装置240全
体の制御を行なうMPU241と、チャネル処理装置2
40からチャネル装置210へのアクセス要求とチャネ
ル装置210の使用状況に関する情報とを格納するため
のラッチ221とを備えている。MPU241は、マイ
クロプログラム243を実行することにより動作を行な
う。
また、チャネル装置210はMPU211を備えており
、MPU211はマイクロプログラム213を実行する
ことにより動作を行なう。
チャネル処理装置240のMPU241は、マイクロプ
ログラム243.ラッチ221及び外部のCPU251
.MPU211.チャネル装置210内のMPU211
と接続されている。また、チャネル装置210のMPU
211は、マイクロプログラム213及びチャネル処理
装置240内のラッチ221と接続されている。
皿−JuI慢填亦作 次に、上述した本発明実施例の入出力制御方式の動作を
説明する。
第3図は実施例の排他制御の手順を示す。(イ)はチャ
ネル装置210の動作を、(ロ)はチャネル処理装置2
40のMPU241の動作を示している。
ラッチ221において、チャネル処理装置240からチ
ャネル装置210へのアクセス要求があるときに予約ビ
ット225を“1″“とし、チャネル装置210が使用
中であるときに使用中ビット223を1′”とするもの
とする。
例えば、チャネル処理装置240がチャネル装置210
の排他制御を行なう例として、CPU251からチャネ
ル処理装置240に入出力早期解放命令が出された場合
を考えることができる。チャネル処理装置240は、チ
ャネルアドレスワード(CAW)やチャネルアドレスを
受は取り、対応するチャネル装置210が使用可能であ
れば、CPU251にコンデイションコードCC=Oを
返してCPU251を解放し、チャネル装置210を起
動する。チャネル装置210が使用中であれば、CPU
251の命令実行を一時的に抑止し、チャネル装置21
0からの処理依頼あるいはチャネル装置210の使用状
態の解除を契機に、再度チャネル装置210へのアクセ
スを行なう。
以下、第2図、第3図を参照しながら、場合を分けてチ
ャネル装ff210.チャネル処理袋=240における
詳細動作を説明する。
1 チャネル装置の 最初に、チャネル装置210の動作を説明する。
チャネル装置210のMPU211は、通常処理(例え
ば入出力装置261へのアクセス)に先立って、先ず、
チャネル処理装置240内のラッチ221の予約ビット
225が“1″であるが否かの判定を行なう(ステップ
311)。予約ビット225が“1”であるときは肯定
判断し、通常処理を保留して(ステップ315)、処理
を終了する。以後、チャネル処理装置240は、ラッチ
221の使用中ビット223が“O“°であること(チ
ャネル装置210のMPU211が“1′”に変更しな
い限りは“O゛)を参照してチャネル装置210に対す
るアクセスを行なうことができる。
ラッチ221の予約ビット225が“0”であるとき(
チャネル処理装置240のチャネル装置210へのアク
セス要求がないとき)はステップ311で否定判断して
、次にMPU211は、ラッチ221の使用中ビット2
23を“1°゛に変更する(ステップ312)。以後M
PU211は所望の処理を行ない(ステップ3工3)、
終了するとラッチ221の使用中ビット223を°“0
゛に変更して(ステップ314)、処理を終了する。
j  チャネル几 者のφ 次に、チャネル処理装置240の動作を説明する。
チャネル処理装置240のMPU241からチャネル装
置210をアクセスする場合、先ずMPU241は、ラ
ッチ221の予約ビット225を′“1゛′にする(ス
テップ351)。次にMPU241は、ラッチ221の
使用中ビット223が“1 ”であるか否かの判定を行
なう(ステップ352)。使用中ビット223が“1゛
でないとき(チャネル装置210が未使用のとき)は否
定判断して、次にMPU241はチャネル装置210を
起動(使用)シ(ステップ353)、所望の処理が終了
するとラッチ221のラッチ221を“0”に変更して
(ステップ354)、排他制御処理を終了する。
また、ステップ352の判定(使用中ビット223は“
1“か)で肯定判定したときは、MPU241はチャネ
ル装置210の起動を保留して(ステップ355 )、
排他制御処理を終了する。
Uのまとめ このように、チャネル装置210は、使用中であること
を示すビットデータをチャネル処理装置240内のラッ
チ221に格納する。このとき、チャネル処理装置24
0からチャネル装置210へのアクセス要求があるとき
は、そのアクセス要求を優先させる。
チャネル処理装置240のMPU241は、ラッチ22
1を調べることにより、チャネル装置210が使用中で
あるか否かを判定し、未使用のときにチャネル装置21
0のアクセスを行なう。
従って、チャネル処理装置240のMPU241は、ラ
ッチ221を調べることによりチャネル装置210の使
用状況を知ることができ、チャネル装置210の排他制
御に要する時間を短縮することができる。
また、通常は上位袋ヱの方が高速処理を行なうことがで
きるため、MPU241によるラッチ221の検索時間
は、チャネル装置210のMPU211における処理時
間(従来方式における使用可能信号送出までの時間)に
比べて短く、かつ−定している。
U  の ・ ノ ヒ なお、上述した本発明の実施例にあっては、チャネル処
理装置240とチャネル装置210との関係を考えたが
、チャネル処理装置240と他のチャネル装置について
も本発明は適用することができる。
また、実施例では、MPU241からチャネル装置21
0をアクセスする場合を考えたが、反対にチャネル装置
210からチャネル処理装置240をアクセスする場合
は、チャネル装置210からのアクセス要求を表すビッ
トデータをチャネル処理装置240内のラッチ221に
格納するようにすれば同様に考えることができる。
更に、「■、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、チャネル装置が使用
中であるか否かの情報をチャネル情報保持手段に保持し
ておき、このチャネル情報保持手段の情報に基づいてチ
ャネル制御手段によるチャネル装置の制御を行なうこと
により、チャネル装置のアクセス時間を短縮すること力
)できるので、実用的には極めて有用である。
【図面の簡単な説明】
第1図は本発明の入出力制御方式の原理ブロック図、 第2図は本発明の入出力制御方式を適用した一実施例の
構成図、 第3図は実施例の動作説明図、 第4図はコンピュータシステムの全体構成図、第5図は
従来例の構成図、 第6図は従来例の動作説明図である。 図において、 111はチャネル装置、 121はチャネル情報保持手段、 131はチャネル情報設定手段、 141はチャネル制御手段、 210.411,413,415,417はチャネル装
置、 211.241,511,541はMPU。 213.243,513,543はマイクロプログラム
、 221はラッチ、 223は使用中ビット、 225は予約ビット、 240.441はチャネル処理装置、 251.431はCP U。 253,433はMSU。 261.421,423は入出力装置、515.547
は入力ボート、 517.545は出力ボートである。

Claims (1)

  1. 【特許請求の範囲】 入出力装置との間のデータの入出力を制御するチャネル
    装置(111)と、 前記チャネル装置(111)が使用中であるか否かの情
    報を保持するチャネル情報保持手段(121)と、 前記チャネル装置(111)の使用状況に応じて前記チ
    ャネル情報保持手段(121)に保持する情報の設定を
    行なうチャネル情報設定手段(131)と、 前記チャネル情報保持手段(121)に保持された情報
    に基づいて、前記チャネル装置(111)の制御を行な
    うチャネル制御手段(141)と、を備えるように構成
    したことを特徴とする入出力制御方式。
JP341588A 1988-01-11 1988-01-11 入出力制御方式 Pending JPH01180056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP341588A JPH01180056A (ja) 1988-01-11 1988-01-11 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP341588A JPH01180056A (ja) 1988-01-11 1988-01-11 入出力制御方式

Publications (1)

Publication Number Publication Date
JPH01180056A true JPH01180056A (ja) 1989-07-18

Family

ID=11556752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP341588A Pending JPH01180056A (ja) 1988-01-11 1988-01-11 入出力制御方式

Country Status (1)

Country Link
JP (1) JPH01180056A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127228A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd チヤネル装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127228A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd チヤネル装置

Similar Documents

Publication Publication Date Title
US5168566A (en) Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks
US5553293A (en) Interprocessor interrupt processing system
JPH0594317A (ja) 仮想計算機の入出力割り込み処理方式
JPH08115290A (ja) データ転送装置
JPH0798663A (ja) 非同期i/o制御方式
JP2877095B2 (ja) マルチプロセッサシステム
JPH01180056A (ja) 入出力制御方式
JPH01303529A (ja) データ処理装置
JPS6027421B2 (ja) マルチシステムの監視・制御方式
JPS58182737A (ja) 情報処理装置
JPH01206446A (ja) 共通バス制御方式
JPS5920030A (ja) 入出力命令制御方式
JP2000010899A (ja) 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体
JPH0535643A (ja) 全二重チヤネル入出力制御システム
JPH0463421B2 (ja)
JPS6143369A (ja) マルチプロセツサシステム
JPS63231669A (ja) デ−タの伝送方式
JPH05173926A (ja) 周辺装置接続システム
JPH02293953A (ja) 特定システム情報取得方式
JPH0365735A (ja) 診断処理代行方式
JPS6279536A (ja) 情報処理装置の試験実行方式
JPH01125653A (ja) 情報処理システム
JPH0690698B2 (ja) チャネル装置制御方式
JPH04175927A (ja) プログラムのパッチ方式
JPH07248979A (ja) データ処理装置の試験制御方法,及び回路