JPH01174050A - Data transmission system for bipolar signal - Google Patents
Data transmission system for bipolar signalInfo
- Publication number
- JPH01174050A JPH01174050A JP32995287A JP32995287A JPH01174050A JP H01174050 A JPH01174050 A JP H01174050A JP 32995287 A JP32995287 A JP 32995287A JP 32995287 A JP32995287 A JP 32995287A JP H01174050 A JPH01174050 A JP H01174050A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data transmission
- state
- line
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 54
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルデータ伝送方式に係り、特にバイポ
ーラ信号によるデータ伝送方式、すなわち、バイポーラ
信号のデータ伝送方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital data transmission system, and particularly to a data transmission system using bipolar signals, that is, a data transmission system using bipolar signals.
従来、この種のバイポーラ信号のデータ伝送方式は、デ
ータnビット(以下、Dビットと略称する)とフレーム
クロックを伝達するだめのフレームビット(以下、Fビ
ットと略称する)および回線状態を識別するだめのステ
ータスビット(以下、Sビットと略称する)′fr:F
−D−8となるよりに配列し、(n+2)ビットを1エ
ンベロープと称してデータ伝送を行っていプヒ。Conventionally, this type of bipolar signal data transmission system identifies n bits of data (hereinafter abbreviated as D bits), frame bits (hereinafter abbreviated as F bits) for transmitting a frame clock, and line status. Default status bit (hereinafter abbreviated as S bit)'fr:F
-D-8, and data transmission is performed using (n+2) bits as one envelope.
この従来のバイポーラ信号のデータ伝送方式におけるデ
ータ形式(エンベロープ形式)を第3図に示す。第3図
においてFピッ)13.Dビット14、Sビット15の
順で伝送されていた。FIG. 3 shows the data format (envelope format) in this conventional bipolar signal data transmission system. F beep in Figure 3) 13. It was transmitted in the order of D bit 14 and S bit 15.
上述した従来のバイポーラ信号のデータ伝送方式では、
F−D−8なるエンベロープ形式にてデータ伝送を行っ
ているので、データ伝送速度からFビットおよびSビッ
ト分を除いた速度でしかデータ伝送を行うことができな
いという問題点があった。In the conventional bipolar signal data transmission method described above,
Since data is transmitted in an envelope format called FD-8, there is a problem in that data can only be transmitted at a speed obtained by subtracting F bits and S bits from the data transmission rate.
本発明のバイポーラ信号のデータ伝送方式は、送信側装
置にて線路へ直流を重畳する定電流源と。The bipolar signal data transmission system of the present invention uses a constant current source that superimposes a direct current onto the line at the transmitting side device.
この定電流源を制御するSビット制御回路とを有し、受
信側装置にて上記線路に重畳された直流を検出する直流
検出回路を有し、SビットのON・OFF制御を行い、
従来のSビット位置をもデータビットとして使用し7、
より高速なデータ伝送を行い得るようにしたものでろる
。It has an S bit control circuit that controls this constant current source, and has a DC detection circuit that detects the DC superimposed on the line in the receiving side device, and performs ON/OFF control of the S bit,
The conventional S bit position is also used as a data bit7.
It is designed to enable faster data transmission.
し作用〕
本発明においては、回線状態の0N−OFFを伝送路へ
の直流1!L畳にて行い、FビットとDビットのみのデ
ータ伝送方式とする。Function] In the present invention, the ON-OFF state of the line is changed to DC 1! to the transmission path. The data transmission method uses only F bits and D bits.
以下、図面に基づき本発明の実施例を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第】図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
図において、1は線路へ直流を重畳する定電流源、2は
この定電流源1を制御するSビット制御回路、3は送信
回路、4は送信トランス、5はこれらを収容する送信側
装置である。6a、6bは伝送路である。Tは線路に重
畳された直流を検出する直流検出回路、8は受信トラン
ス、9は受信回路、10はこれらを収容する受信側装置
である。In the figure, 1 is a constant current source that superimposes DC on the line, 2 is an S bit control circuit that controls this constant current source 1, 3 is a transmitting circuit, 4 is a transmitting transformer, and 5 is a transmitting side device that accommodates these. be. 6a and 6b are transmission lines. T is a direct current detection circuit that detects direct current superimposed on the line, 8 is a receiving transformer, 9 is a receiving circuit, and 10 is a receiving side device that accommodates these.
そして、SビットのON・OFF制御を行い、従来のS
ビット位置をもデータビットとして使用し、より高速な
データ伝送を行い得るように構成されている。Then, it performs ON/OFF control of the S bit, and
The bit position is also used as a data bit to enable faster data transmission.
第2図は第1図の動作説明に供する本発明のデータ伝送
方式におけるデータ形式を示す図で、11はFビットを
示し、12はDビットを示す。FIG. 2 is a diagram showing a data format in the data transmission system of the present invention for explaining the operation of FIG. 1, in which 11 shows the F bit and 12 shows the D bit.
つぎに第1図に示す実施例の動作を第2図および3図を
参照して説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained with reference to FIGS. 2 and 3.
まず、データ伝送は送信側装置5から伝送路6a、6b
を通して受信側装置10へと行われる。First, data is transmitted from the transmitting device 5 to the transmission lines 6a and 6b.
to the receiving side device 10 through.
そして、本発明のデータ伝送方式における伝送路6a、
6b上のデータ形式を示す第2図のFビット11は第3
図に示す従来のFビット13と同じであるが、Dビット
12が第3図に示す従来のDピッ)・14と比較して第
3図に示す従来のSビット15の1ビット分増えている
。このデータ形式にて送信側装置5の送信回路3からデ
ータが送出され、送信トランス4を介して伝送路6へと
送られる。そして、このデータは受信側装置10の受信
トランス8を介して受信回路9にて受信され、第2図に
示すFビット11が分解され、Dビット12がデータ信
号として伝送される。And the transmission line 6a in the data transmission system of the present invention,
F bit 11 in Figure 2 showing the data format on 6b is the third
It is the same as the conventional F bit 13 shown in the figure, but the D bit 12 is increased by one bit of the conventional S bit 15 shown in FIG. 3 compared to the conventional D bit 14 shown in FIG. There is. Data is sent in this data format from the transmitting circuit 3 of the transmitting side device 5 and sent to the transmission line 6 via the transmitting transformer 4. This data is then received by the receiving circuit 9 via the receiving transformer 8 of the receiving device 10, where the F bit 11 shown in FIG. 2 is decomposed and the D bit 12 is transmitted as a data signal.
つぎに、従来のSビット15(第3図参照)に対応する
回線状態のON・OFF制御は以下のように行われる。Next, conventional ON/OFF control of the line status corresponding to S bit 15 (see FIG. 3) is performed as follows.
例えば、回線状態がONでデータ伝送状態であることを
伝達するときは伝送路6a、6bに直流を重畳し、回線
状態がOFFでデータ伝送状態でないことを伝達すると
きは伝送路6a、6bに直流を重畳しないようにSビッ
ト制御回路2にて制御するものとすれば、送信側装置5
の定電流源1からの直流は回線状態の0N−OFF’に
したがい送信トランス4′lI−介して伝送路6a、6
bに重畳されたシ。For example, when the line state is ON and the data transmission state is transmitted, direct current is superimposed on the transmission lines 6a and 6b, and when the line state is OFF and the data transmission state is transmitted, the direct current is superimposed on the transmission lines 6a and 6b. If the S bit control circuit 2 is to control so as not to superimpose direct current, the transmitting device 5
The direct current from the constant current source 1 is applied to the transmission lines 6a, 6 via the transmitting transformer 4'lI- according to the line state 0N-OFF'.
C superimposed on b.
されなかったりする。そして、受信側装置10の受信ト
ランス8を介してこの直流は直流検出回路γに入力し、
ここで直流の重畳状態、すなわち、回線状態を検出し、
データ伝送状態であるか否かを受信側装置10に伝える
。It may not be done. Then, this direct current is input to the direct current detection circuit γ via the receiving transformer 8 of the receiving side device 10,
Here, the DC superimposition state, that is, the line state, is detected,
It informs the receiving side device 10 whether or not it is in a data transmission state.
以上説明したように本発明は、回線状態のON・OFF
を伝送路への直流重畳にて行い、FビットとDビットの
みのデータ伝送とすることにより、従来のデータ信号速
度に比べて、より速いデータ伝送を行うことができる。As explained above, the present invention can turn ON/OFF the line status.
By superimposing DC on the transmission path and transmitting only F bits and D bits, data transmission can be performed faster than the conventional data signal speed.
例えば、従来、伝送路上の速度が64Kbit/Sの場
合、データ信号速度は64Kbit/Sの6/8の48
Kbit/Sであったのに対し、本発明によるデータ
伝送方式においては、伝送路上の速度が同じ64Kbi
t/Sの場合、データ信号速度は64Kbit/Sの7
/8、すなわち、56Kbit/sとなり、48Kbi
t/Sより速いデータ伝送となる。For example, conventionally, if the speed on the transmission path is 64 Kbit/S, the data signal speed is 6/8 of 64 Kbit/S, which is 48
Kbit/S, whereas in the data transmission method according to the present invention, the speed on the transmission path is the same 64Kbit/S.
In the case of t/S, the data signal rate is 7 of 64Kbit/S.
/8, that is, 56Kbit/s, which is 48Kbit/s.
Data transmission is faster than t/s.
さらに、このとき、Fビットは従来と同じであるから、
従来と伝送路を変えることなしにより速いデータ伝送を
行うことができる効果がある。Furthermore, at this time, since the F bit is the same as before,
This has the effect of allowing faster data transmission without changing the transmission path compared to the conventional method.
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の動作説明に供する本発明のデータ伝送方式にお
けるデータ形式を示す図、第3図は従来のデータ伝送方
式におけるデータ形式を示す図である。
1・・・・定電流源、2・・・・Sビット制御回路(ス
テータスビット制御回路)、3・・・・送信回路、4・
・・・送信トランス、5・・・・送信側装置、6・・・
・伝送路、7・・・・直流検出回路、8・・・・受信ト
ランス、9・・争・受信回路、10・・・・受信側装置
、11・・・・Fビット(フレームピッ))、12@・
・・Dビット(データビット)。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing a data format in the data transmission method of the present invention to explain the operation of FIG. 1, and FIG. FIG. 3 is a diagram showing a data format. 1...constant current source, 2...S bit control circuit (status bit control circuit), 3...transmission circuit, 4...
... Transmission transformer, 5 ... Transmission side device, 6 ...
・Transmission path, 7...DC detection circuit, 8...Receiving transformer, 9...Contest/receiving circuit, 10...Receiving side device, 11...F bit (frame pitch)) , 12@・
...D bit (data bit).
Claims (1)
置にて線路へ直流を重畳する定電流源と、この定電流源
を制御するステータスビット制御回路とを有し、受信側
装置にて前記線路に重畳された直流を検出する直流検出
回路を有し、ステータスビットのON・OFF制御を行
い、従来のステータスビットの位置をもデータビットと
して使用し、より高速なデータ伝送を行い得るようにし
たことを特徴とするバイポーラ信号のデータ伝送方式。In data transmission using bipolar signals, the transmitting side device has a constant current source that superimposes direct current on the line, and a status bit control circuit that controls this constant current source, and the receiving side device superimposes direct current on the line. It has a DC detection circuit that detects the DC current that is generated, controls ON/OFF of the status bit, and uses the position of the conventional status bit as a data bit to enable faster data transmission. Characteristic bipolar signal data transmission method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32995287A JPH01174050A (en) | 1987-12-28 | 1987-12-28 | Data transmission system for bipolar signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32995287A JPH01174050A (en) | 1987-12-28 | 1987-12-28 | Data transmission system for bipolar signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01174050A true JPH01174050A (en) | 1989-07-10 |
Family
ID=18227098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32995287A Pending JPH01174050A (en) | 1987-12-28 | 1987-12-28 | Data transmission system for bipolar signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01174050A (en) |
-
1987
- 1987-12-28 JP JP32995287A patent/JPH01174050A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0167565B1 (en) | Cryptographic transmission system | |
JPH0354904B2 (en) | ||
JPH01174050A (en) | Data transmission system for bipolar signal | |
JPS62285554A (en) | Transmitter | |
JPH0364138A (en) | Data transmission system for 2nd channel | |
JPH01123562A (en) | Control channel replacing control system | |
JP2663487B2 (en) | Digital communication equipment | |
JPH05175990A (en) | Second channel data transmitter | |
JPH01177730A (en) | Data transmission system | |
JP2757408B2 (en) | Announcement sending device for electronic exchange with stored program control system | |
JP3492737B2 (en) | Serial data interface circuit | |
JP3058997B2 (en) | Unipolar / Bipolar converter | |
JP2817077B2 (en) | Current output communication method | |
JPH01158841A (en) | Modulation/demodulation control system | |
JPH0646101A (en) | Transmission controller | |
JPH01261942A (en) | Auxiliary signal transmission system | |
JPH0715754A (en) | Line terminating equipment remote test control system using dtmf signal | |
JPH0281256A (en) | Electronic apparatus | |
JPS6010885A (en) | Simple radio equipment for video image | |
JPH04240948A (en) | Network controller | |
JPS63123280A (en) | Digital special effect device | |
JPH0750705A (en) | Device and method for automatically setting timing correction | |
JPS62166633A (en) | Data transmission system | |
JPH03159428A (en) | Communication control equipment | |
JPS62188412A (en) | Automatic gain control circuit |