JPH01173368A - Slice level set control system - Google Patents

Abstract

PURPOSE:To check whether or not data are left to be erased without fail by setting a slice voltage to be low samely as a reading time to an unrecorded area in a writing time and fetching the data. CONSTITUTION:A peak data discriminating circuit 7 generates an output (e) to be peak data, for which the output (d) of a peak delay circuit 5 and outputs (c) of comparators 6-1 and 6-2 are AND-operated, and at the writing time, when the peak data are not continuously detected, an area is judged as the unrecorded area and an IBG signal is outputted. A noise check discriminating circuit 8-1 fetches the data by using the slice voltage of a low level, which is the same level as the slice level to be set by a slice level setting part 8-2 at the reading time, and severely check the data to be left from the erasing in the unrecorded area. Then, the quality of the data at the writing time is improved.

Description

【発明の詳細な説明】 〔概要〕 媒体から読み出した信号をデータとして取り込むスライ
スレベルを設定するスライスレベル設定制御方式に関し
、 書き込み時における未記録領域に対して、読み込み時と
同様にスライス電圧を低く設定して、消し残し等のチェ
ックをより厳しく行うことを目的とし、 書き込み時におけるスライスレベルとして、データ領域
から読み出した信号に対して高レベルに設定し、一方、
未記録領域から読み出した信号に対して低レベルに設定
するスライスレベル設定部を備え、このスレイスレベル
設定部によって設定されたスライスレベルを超えた信号
をデータとして取り込み、データのチェックを行うよう
に構成する。[Detailed Description of the Invention] [Summary] Regarding a slice level setting control method that sets a slice level at which a signal read from a medium is captured as data, the slice voltage is lowered to an unrecorded area during writing in the same manner as during reading. The slice level during writing is set to a high level for the signal read from the data area, and the slice level is set to a high level for the signal read from the data area.
It is equipped with a slice level setting section that sets the signal read from the unrecorded area to a low level, and the signal that exceeds the slice level set by this slice level setting section is taken in as data and the data is checked. Configure.

〔産業上の利用分野〕[Industrial application field]

本発明は、媒体から読み出した信号をデータとして取り
込むスライスレベルを設定するスライスレベル設定制御
方式に関するものである。The present invention relates to a slice level setting control method for setting a slice level at which a signal read from a medium is taken in as data.

〔従来の技術〕[Conventional technology]

磁気記録された媒体からデータを読み取る場合、読み取
りヘッド（リードヘッド）の出力は微小であるため、増
幅したデータを出力する。この際、正常なデータである
か否かを判断するために、増幅後のアナログ信号に対し
、あるスライス電圧を設定し、このスライス電圧を超え
ていれば、データとして取り込み、超えていなければ、
データとして取り込まないようにしている。When reading data from a magnetically recorded medium, the output of a read head is minute, so amplified data is output. At this time, in order to judge whether the data is normal or not, a certain slice voltage is set for the analog signal after amplification, and if it exceeds this slice voltage, it is imported as data, and if it does not exceed,
I try not to import it as data.

一般に、このスライス電圧は、書き込んだデータが正し
く書き込まれているか否かをチェックするために書き込
み直後に読み出す場合には、高く設定して書き込み品質
を良好に保つようにし、−方、読み出しの場合には低く
設定して必ず読み取れるようにしている。In general, this slice voltage is set high when reading immediately after writing to check whether the written data has been written correctly to maintain good writing quality; I set it low so that it is always readable.

磁気テープ装置のヘッド構造は、例えば第６図？、こ示
すように、イレーズヘッド、ライトヘッド、リードヘッ
ドの３つの磁気ヘッドからなっている。For example, the head structure of a magnetic tape device is shown in Figure 6. As shown, it consists of three magnetic heads: an erase head, a write head, and a read head.

ある領域に書き込む場合には、始めにイレーズヘッドで
その領域をイレーズ（磁気消去）し、次にライトヘッド
でデータを書き、更にリードヘッドでその書き込んだデ
ータを読み出してチェックするようにしている。一方、
書き込み時における未書き込み領域（未記録領域）は、
イレーズヘッドおよびライトヘッドを用いて消し込みを
行っている。この際、もしイレーズヘッドに塵等が付着
し、完全に旧データを消去し得ない場合には、不完全な
データを残してしまうことがある。従来、このような場
合、書き込み時と同じ高いスライス電圧に設定していた
ため、この消し残しのデータを検出することができず、
次にこのテープを読み込む時に、スライス電圧が低く設
定されるため、以前の消し残りのデータを読み込んでし
まうという問題点があった。When writing to a certain area, the area is first erased (magnetically erased) using an erase head, then data is written using a write head, and then the written data is read and checked using a read head. on the other hand,
The unwritten area (unrecorded area) during writing is
Erasing is performed using an erase head and a write head. At this time, if dust or the like adheres to the erase head and the old data cannot be completely erased, incomplete data may remain. Conventionally, in such cases, the slice voltage was set to the same high level as when writing, so this unerased data could not be detected.
The next time this tape is read, the slice voltage is set low, so there is a problem in that unerased data is read.

本発明は、書き込み時における未記録領域（イレーズ領
域）に対して、読み込み時と同様にスライス電圧を低く
設定して、消し残し等のチェックをより厳しく行うこと
を目的としている。An object of the present invention is to set a low slice voltage for an unrecorded area (erased area) at the time of writing in the same way as at the time of reading, so as to more strictly check for unerased areas and the like.

〔問題点を解決するための手段〕[Means for solving problems]

第１図を参照して問題点を解決するための手段を説明す
る。Means for solving the problem will be explained with reference to FIG.

第１図において、リードヘッド１は、磁気テープに書か
れた情報を読み込むものである。In FIG. 1, a read head 1 reads information written on a magnetic tape.

ビークデータ判別回路７は、書き込み時における未記録
領域（Ｉ　Ｂ　Ｇ　（Ｉｎｔｅｒ　Ｂｌｏｃｋ　Ｇａｐ
））である旨を表すＩＢＧ信号を出力したり、ピークデ
ータを出力したりするものである。The peak data discrimination circuit 7 detects an unrecorded area (I B G (Inter Block Gap) at the time of writing.
)), and outputs peak data.

スライスレベル設定部８−２は、ビークデータ判別回路
７から通知されたＩＢＧ信号に基づいて、低レベルのス
ライス電圧を生成などするものである。The slice level setting unit 8-2 generates a low-level slice voltage based on the IBG signal notified from the peak data discrimination circuit 7.

〔作用〕[Effect]

本発明は、第１図に示すように、ビークデータ判別回路
７が、書き込み時にビークデータが連続して検出されな
い場合に未記録領域と判断し、スライスレベル設定部８
−２が、低レベルのスライス電圧を設定し、リードヘッ
ド１によって読み取った信号を当該低レベルに設定され
たスライス電圧を用いてデータを取り込むようにしてい
る。−方、データ領域からデータを取り込む場合には、
高レベルのスライス電圧を設定するようにしている。In the present invention, as shown in FIG. 1, the peak data discrimination circuit 7 determines that the area is an unrecorded area when peak data is not continuously detected during writing, and the slice level setting unit 8
-2 sets the slice voltage at a low level, and data is taken in from the signal read by the read head 1 using the slice voltage set at the low level. - On the other hand, when importing data from the data area,
I try to set a high level slice voltage.

従って、書き込み時における未記録領域に対して、読み
取り時と同じ低レベルのスライス電圧を用いてデータを
取り込んで、チェックすることにより、未記録領域にお
けるデータの消し残りをより厳しくチェックすることが
可能となる。Therefore, by importing and checking data in the unrecorded area during writing using the same low-level slice voltage as during reading, it is possible to more strictly check for unerased data in the unrecorded area. becomes.

〔実施例〕〔Example〕

次に、第１図から第５図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。Next, the configuration and operation of one embodiment of the present invention will be explained in detail using FIGS. 1 to 5.

第１図において、微分・増幅回路３は、リードヘッド１
を用いて磁気テープに書かれている情報を読み込み、プ
リアンプ２によって増幅した信号を、微分増幅して一定
出力となるようにするものである。この増幅後の信号波
形は、第２図図中出力■に示すようになる。最上段の信
号波形が、リードヘッド１によって磁気テープに書かれ
ている情報を読み込んだものである。In FIG. 1, the differentiation/amplification circuit 3 is connected to the read head 1
The information written on the magnetic tape is read using the preamplifier 2, and the signal amplified by the preamplifier 2 is differentially amplified to obtain a constant output. The signal waveform after this amplification is as shown in output (■) in FIG. The signal waveform at the top is the one obtained by reading the information written on the magnetic tape by the read head 1.

零クロス検出回路４は、微分・増幅回路３によって微分
・増幅された差動信号が零クロスする位置を検出し、こ
の検出した位置で極性が反転する第２図出力■に示すよ
うな信号を生成するものである。The zero cross detection circuit 4 detects the position where the differential signal differentiated and amplified by the differentiation/amplification circuit 3 crosses zero, and outputs a signal as shown in Fig. 2 output (■) whose polarity is reversed at this detected position. It is something that generates.

ピーク遅延回路５は、零クロス検出回路４の出力■の変
化点からピーク信号を作成し、このピーク信号を遅延さ
せた出力■に示すようなパルス信号を生成するものであ
る。The peak delay circuit 5 creates a peak signal from the change point of the output (2) of the zero cross detection circuit 4, and generates a pulse signal as shown in the output (2) by delaying this peak signal.

ＣＭＰ　（コンパレータ）６−１．６−２は、マイクロ
プログラム制御回路８を構成するスライスレベル設定部
８−２から供給されたスライス電圧Ｅ、（データ領域に
対しては高レベル、未記録領域に対して低レベル）を用
いて、出力■をスライスして、整形した態様の出力■を
生成するものである。A CMP (comparator) 6-1.6-2 applies a slice voltage E supplied from a slice level setting unit 8-2 constituting the microprogram control circuit 8 (high level for data area, high level for unrecorded area). (low level) to slice the output (2) and generate a formatted output (2).

ピークデータ判別回路７は、ピーク遅延回路５の出力■
と、ＣＭＰ６−１．６−２の出力■とのＡＮＤ演算した
ピークデータである出力■を生成すると共に、後述する
ように、書き込み時における未記録領域に対してＩＢＧ
信号を出力するものである。The peak data discrimination circuit 7 receives the output of the peak delay circuit 5.
and the output ■ of CMP6-1.6-2 to generate the output ■ which is the peak data, and as described later, the IBG is applied to the unrecorded area at the time of writing.
It outputs a signal.

ノイズチェック判別部８−１は、スライスレベル設定部
８−２によって設定されたＨレベルあるいはＬレベルの
スライス電圧Ｅ、を用いてスライスして生成したピーク
データ（出力■）が正しいデータか否かをチェックして
判別するものである。The noise check determination unit 8-1 determines whether the peak data (output ■) generated by slicing using the H level or L level slice voltage E set by the slice level setting unit 8-2 is correct data. This is determined by checking.

次に、第３図フローチャートに記載する順序に従って、
第４図を用いて、第１図構成の動作を詳細に説明する。Next, according to the order described in the flowchart in Figure 3,
The operation of the configuration shown in FIG. 1 will be explained in detail using FIG. 4.

第３図において、図中■は、スライスレベルをＬレベル
（低レベル）に設定することを示す。これは、第１図ス
ライスレベル設定部８−２が、まず、スライス電圧Ｅ、
としてＬレベル（読み出し時におけるスライスレベルと
同じレベル）に設定し、これをＣＭＰ６−１．６−２に
供給することを表している。In FIG. 3, ■ indicates that the slice level is set to L level (low level). In this case, the slice level setting section 8-2 in FIG.
This indicates that the signal is set to L level (same level as the slice level at the time of reading) and is supplied to CMP6-1.6-2.

図中＠は、ライトゲート信号がＨレベル（書き込み状態
）であるか否かを判別することを示す。In the figure, @ indicates that it is determined whether the write gate signal is at H level (write state).

ＹＥＳの場合（書き込み状態の場合）には、図中０ない
し［相］を実行する。ＮＯの場合には、図中０ないし０
を実行−する。If YES (in the write state), steps 0 to [phase] in the figure are executed. In case of NO, 0 to 0 in the diagram
Execute.

図中０は、スライスレベルをＨレベルにｔａ　定するこ
とを示す。これは、第４図図示（イ）に示すように、ラ
イトゲート信号がＨレベルとされたので、これに対応し
てスライスレベルをＨレベルに設定したものである。0 in the figure indicates that the slice level is set to H level. This is because, as shown in FIG. 4(A), the write gate signal has been set to H level, so the slice level is set to H level in response to this.

図中■は、ピークデータを例えば４ピント検出したか否
かを判別することを示す。これは、第４図図示（ロ）に
示すように、リードヘッド１によってデータ領域から読
み込まれて生成されたピークデータが、４個検出された
か否かを判別することを意味している。ＹＥＳの場合に
は、図中［相］で第４図図示（ハ）に示すように、ＩＢ
Ｇ信号をクリアしてＬレベルにする。ＮＯの場合には、
ピークデータを４ビツト検出するまで待機する。In the figure, ■ indicates that it is determined whether or not the peak data has been detected, for example, at 4 points. This means that, as shown in FIG. 4 (b), it is determined whether four pieces of peak data generated by being read from the data area by the read head 1 have been detected. In the case of YES, the IB
Clear the G signal and set it to L level. In case of NO,
Wait until 4 bits of peak data are detected.

以上の図中＠ＹＥＳ、Ｏ１■ＹＥＳ、■の処理によって
、スライスレベルをＨレベルに設定した状態で、データ
領域に対してリードし、Ｈレベルのスライス電圧でスラ
イスして生成したピークデータのチェックを行うことに
より、書き込みデータを厳しくチェックするようにして
いる。Check the peak data generated by reading from the data area with the slice level set to H level by processing @YES, O1■YES, ■ in the above diagram, and slicing with the H level slice voltage. By doing this, the written data is strictly checked.

次に、図中［相］は、ライトゲート信号をクリアするこ
とを示す。Next, [phase] in the figure indicates that the write gate signal is cleared.

図中■は、ピークデータの未検出から例えば６０ライト
クロツタが計数されたか否かを判別することを示す。こ
れは、第４図図示（ニ）に示すように、ライトゲート信
号がＬレベルになり、ライトヘッド・リードヘッド間の
デイレイＴを経過した後、ピークデータが未検出になっ
てから、ライトクロックを６０個計数したか否かを判別
することを意味している。ＹＥＳの場合には、図中［相
］でＩＢＧ信号をセットし、図中■でスライスレベルを
Ｌレベルにセットし、本実施例の場合には、図中＠ＮＯ
となり、図中［相］を実行する。これは、未記録領域に
対する消し込みを行う状態であるので、スライスレベル
をＬレベルに設定し、消し残りのデータが存在しないか
否かを厳しくチェックすることを意味している。図中［
相］でノイズチェックしてエラーが検出された場合には
、図中［相］でエラー処理を行い、終了する。エラーが
検出されない場合には図中０でノイズチェックが終了か
否かを判断し、未だ終了していない場合には図中＠を実
行し、終了している場合には、一連の処理を終わる。In the figure, ■ indicates that it is determined whether or not, for example, 60 light clots have been counted based on the non-detection of peak data. As shown in FIG. 4 (D), after the write gate signal goes to L level and the delay T between the write head and the read head has elapsed, the write clock signal becomes undetected. This means determining whether or not 60 pieces have been counted. In the case of YES, the IBG signal is set at [phase] in the figure, the slice level is set to L level at ■ in the figure, and in the case of this embodiment, the @NO
Then, [phase] in the figure is executed. Since this is a state in which erasing is performed on an unrecorded area, it means that the slice level is set to L level and a strict check is made to see if there is any unerased data. In the figure [
If an error is detected by the noise check at [phase], error processing is performed at [phase] in the figure, and the process ends. If no error is detected, it is determined whether the noise check is completed at 0 in the figure, and if it is not completed yet, @ is executed in the figure, and if it is completed, the series of processing ends. .

第４図は、スライスレベルの制御タイミング例を示す。FIG. 4 shows an example of slice level control timing.

これは、既述したように、ライトゲート信号がＨレベル
となり、データをデータ領域に書き込む場合には、図示
（イ）に示すように、スライスレベルをＨレベルに設定
し、書き込まれたデータの品質を厳しくチェックする。As mentioned above, when the write gate signal becomes H level and data is written to the data area, the slice level is set to H level as shown in the figure (A), and the written data is Strictly check quality.

一方、ライトゲート信号がＬレベルとなり、未記録領域
中に書かれていたデータを消し込む場合、ピークデータ
が検出されなくなってから、図示（ニ）に示すように、
ライトクロツタが例えば６０個計数された時に、スライ
スレベルをＬレベルに設定し、消し残しがないか否かを
読み出し時における場合と同様のスライスレベルを用い
て厳しくチェックする。On the other hand, when the write gate signal goes to L level and the data written in the unrecorded area is erased, after the peak data is no longer detected, as shown in the diagram (d),
When, for example, 60 light clots are counted, the slice level is set to the L level, and it is strictly checked whether or not there is any unerased data using the same slice level as in the case of reading.

第５図は、ピークデータ判別回路例を示す。この回路は
、カウンタ７−１．７−２として４ビツトカウンタを用
い、シフトレジスタ７−３として８ビツトシフトレジス
タを用いた場合のものである。これを図示のように接続
し、ピークデータが４個出力された場合（データ領域の
場合）には、図中実線の矢印を用いて示す径路によって
ＩＢＧ信号がＨレベルからＬレベルになる。一方、ピー
クデータが出力されない場合（未記録領域の場合）には
、図中点線の矢印を用いて示す径路によってライトクロ
ックが６０個（７Ｘ８＋４）計数された時にＩＢＧ信号
がＬレベルからＨレベルになり、これに対応してスライ
スレベルがＬレベルに設定される。FIG. 5 shows an example of a peak data discrimination circuit. This circuit uses 4-bit counters as counters 7-1 and 7-2, and an 8-bit shift register as shift register 7-3. When these are connected as shown in the figure and four peak data are output (in the case of data area), the IBG signal changes from the H level to the L level through the path indicated by the solid arrow in the figure. On the other hand, when peak data is not output (in the case of an unrecorded area), the IBG signal changes from L level to H level when 60 write clocks (7X8+4) are counted according to the path indicated by the dotted arrow in the figure. In response to this, the slice level is set to L level.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、書き込み時にお
ける未記録領域に対して読み取り時と同じ低レベルのス
ライス電圧を用いてデータを取り込んでチェックする共
に、データ領域に対してＨレベルのスライス電圧を用い
てデータを取り込んでチェックする構成を採用している
ため、書き込み時における未記録領域に対するデータの
消し残しをより厳しくチェックすることができると共に
、書き込み時におけるデータの品質を向上させることが
できる。As explained above, according to the present invention, data is captured and checked using the same low-level slice voltage for reading an unrecorded area during writing, and H-level slicing is applied to the data area. Since it uses a configuration that uses voltage to capture and check data, it is possible to more rigorously check for data remaining in unrecorded areas during writing, and to improve the quality of data during writing. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の１実施例構成図、第２図はピークデー
タ検出例、第３図は本発明の動作説明フローチャート、
第４図はスライスレベルの制御タイミング例、第５図は
ピークデータ判別回路例、第６図はヘッド構造例を示す
。 図中、１はリードヘッド、６−１．６−１はＣＭＰ（コ
ンパレータ）、７はピークデータ判別回路、８−１はノ
イズチェック判別部、８−２はスライスレベル設定部を
表す。 本発明の動作衣−明フ計チャート 方　３　図FIG. 1 is a configuration diagram of one embodiment of the present invention, FIG. 2 is an example of peak data detection, and FIG. 3 is a flowchart explaining the operation of the present invention.
FIG. 4 shows an example of slice level control timing, FIG. 5 shows an example of a peak data discrimination circuit, and FIG. 6 shows an example of a head structure. In the figure, 1 is a read head, 6-1, 6-1 is a CMP (comparator), 7 is a peak data discrimination circuit, 8-1 is a noise check discrimination section, and 8-2 is a slice level setting section. Movement clothing of the present invention - Bright meter chart method 3 Figure

Claims (1)

【特許請求の範囲】 媒体から読み出した信号をデータとして取り込むスライ
スレベルを設定するスライスレベル設定制御方式におい
て、 書き込み時におけるスライスレベルとして、データ領域
から読み出した信号に対して高レベルに設定し、一方、
未記録領域から読み出した信号に対して低レベルに設定
するスライスレベル設定部（８−２）を備え、 このスレイスレベル設定部（８−２）によって設定され
たスライスレベルを超えた信号をデータとして取り込み
、データのチェックを行うように構成したことを特徴と
するスライスレベル設定制御方式。[Claims] In a slice level setting control method that sets a slice level at which a signal read from a medium is taken in as data, the slice level at the time of writing is set to a high level with respect to a signal read from a data area; ,
It is equipped with a slice level setting section (8-2) that sets a low level for the signal read from the unrecorded area, and the signal exceeding the slice level set by this slice level setting section (8-2) is set as data. A slice level setting control method characterized in that the slice level setting control method is configured so that the data is imported as the data and checked.