JPH0117309B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はフアクシミリ電送装置などのように一
度画像を走査分解した後再度画像を構成する一般
の画像走査・記憶装置または画像走査・表示装置
に用いられる画像信号処理方法に関するものであ
る。[Detailed Description of the Invention] Industrial Application Field The present invention is used in general image scanning/storage devices or image scanning/display devices that once scan and decompose an image and then compose the image again, such as a facsimile transmission device. The present invention relates to an image signal processing method.

従来例の構成とその問題点 近年日常業務におけるフアクシミリ利用がます
ます拡大の一途であり、それとともに従来の白黒
二値の他に中間調の再現に対する要望も強まりつ
つある。中間調の再現に関しては記録装置と伝送
方式の両面から制約されることが多い。例えば写
真に使われる銀塩の印画紙に記録する装置や感熱
記録装置などは中間調の記録特性が良いが、静電
記録装置やインクジエツト記録装置などは本質的
に二値記録に向いているものと云える。一方、伝
送方式ではこれまでのアナログ電送からデイジタ
ル電送に変りつつありデータ圧縮技術などを駆使
してより高速に効率よい電送を行なおうという傾
向にある。そこで白黒２値の記録装置を用いる擬
似中間調表示に良い方式があればこれからのデイ
ジタル電送の方向とも符合し、より最適なフアク
シミリ電送システムを構成できるようになる。Conventional configurations and their problems In recent years, the use of facsimile in daily work has been expanding more and more, and along with this, the demand for reproduction of halftones in addition to the conventional black-and-white binary is increasing. Reproduction of halftones is often restricted by both recording devices and transmission methods. For example, devices that record on silver halide photographic paper used in photography and thermal recording devices have good halftone recording characteristics, but electrostatic recording devices and inkjet recording devices are essentially suited for binary recording. I can say that. On the other hand, the transmission method is changing from the conventional analog transmission to digital transmission, and there is a tendency to make full use of data compression technology to perform faster and more efficient transmission. Therefore, if there is a good method for pseudo-halftone display using a black and white binary recording device, it will be compatible with the future direction of digital transmission, and a more optimal facsimile transmission system can be constructed.

さて、擬似中間調表示の代表的なものには新
聞・雑誌などの印刷画像にみられる網点化の方法
と、閾値のマトリクステーブルに従つて画像を二
値化していくデイザ法とがある。しかしながらこ
れら従来の方法は文字や線画などの二値画像に対
してはその分解能を劣化させる欠点があり、従つ
て中間濃度と二値画像が混在する画像に対しては
そのいずれかを犠性にせざるをえなくなる。 Now, typical methods of pseudo-halftone display include the halftone method seen in printed images of newspapers and magazines, and the dither method in which the image is binarized according to a matrix table of threshold values. However, these conventional methods have the drawback of deteriorating the resolution for binary images such as characters and line drawings, and therefore, for images that contain a mixture of intermediate density and binary images, it is necessary to sacrifice one of them. I have no choice but to colander.

以下、従来例の一つとして二値画像の分解能劣
化が比較的少ない擬似中間調表示であるデイザ法
について第１図を用いて説明する。同図ａにおい
て、１は量子化された原画データ、２は閾値デー
タ、３は二値化データを示すパターンである。原
画データD_xyは対応する位置の閾値データS_xyと大
小比較され、大きければ黒（＝１）、大きくなけ
れば白（＝０）として閾値処理され二値化データ
P_xyに変換される。閾値データ２は例えば同図ｂ
に示すような４×４の大きさをもつ閾値データが
繰返し展開されている。閾値の窓が４×４の場合
は16種の閾値を設定でき、従つて原画データに対
して擬似的に17レベルを表わす中間調表示が可能
となる。同図ｂに示すD_naxは原画データの最大
値を表わしている。 The dither method, which is a pseudo-halftone display with relatively little deterioration in the resolution of binary images, will be described below as one of the conventional examples with reference to FIG. In the figure a, 1 is a pattern indicating quantized original image data, 2 is a pattern indicating threshold value data, and 3 is a pattern indicating binarized data. The original image data D _xy is compared in size with the threshold value data S _xy at the corresponding position, and if it is larger, it is black (=1), otherwise it is thresholded as white (=0), and the binarized data is processed.
Converted to P _xy . For example, threshold data 2 is shown in figure b.
Threshold data having a size of 4×4 as shown in the figure is repeatedly expanded. When the threshold value window is 4×4, 16 types of threshold values can be set, and therefore, halftone display that pseudo-expresses 17 levels for the original image data is possible. D _nax shown in FIG. 5B represents the maximum value of the original image data.

以上、第１図の例に示したデイザ法は原画デー
タの各画素毎独立に閾値処理されて二値データに
変換されるが原画データのレベルに応じた黒の数
が閾値窓毎に表われて平均的に中間調を表現する
ことになる。閾値の窓の大きさと表示画質との関
係は窓が小さいと画像の分解能は良いが、表示で
きる中間調レベルが少なくなり、窓を大きくする
と画像の分解能は悪いが、表示できる中間調レベ
ルが多くなるという関係にある。いずれにしても
白黒二値の原画に対しては普通の二値化処理の表
示画質より分解能を悪くするという欠点を有して
いた。 As mentioned above, in the dither method shown in the example in Figure 1, each pixel of the original image data is thresholded independently and converted to binary data, but the number of blacks corresponding to the level of the original image data appears in each threshold window. This results in an average representation of midtones. The relationship between the size of the threshold window and display image quality is that the smaller the window, the better the image resolution, but fewer halftone levels that can be displayed; the larger the window, the worse the image resolution, but the more halftone levels that can be displayed. There is a relationship of becoming. In any case, for black and white binary original images, this method has the disadvantage that the display quality is worse than that of ordinary binary processing.

発明の目的 本発明は上記二値画像の分解能劣化による画質
低下のない擬似中間調表示を行なうことのできる
画像信号処理方法を提供することを目的とする。OBJECTS OF THE INVENTION It is an object of the present invention to provide an image signal processing method capable of displaying pseudo-halftones without deterioration in image quality due to deterioration in resolution of the binary image.

発明の構成 本発明は、 (1) 原画像を走査分解して得られた各画素の画信
号レベルを第１、第２の画信号記憶手段に記憶
させ、 (2) 前記第２の画信号記憶手段を走査する画素数
Ｍの第２の走査窓内の全ての画素の画信号レベ
ルの総和Smと誤差補正量Ｅの和Ｓを求め、 Ｏ≦Ｓ≦Ｃ×ＭのときＳ＝Ｃ×Ｎ＋Ａ Ｏ＞Ｓ のときＮ＝Ｏ，Ａ＝Ｏ Ｓ＞Ｃ×ＭのときＮ＝Ｍ，Ａ＝Ｏ 〔但し、Ｃは所定の画信号レベル、 ＮはＯ≦Ｎ≦Ｍなる整数、 ＡはＯ≦Ａ＜Ｃ。〕 なるＮとＡを求め、 (3) 前記第２の画信号記憶手段と対応する前記第
１の画信号記憶手段の位置を走査する画素数Ｍ
の第１の走査窓内の各画素には前記総和Ｓに応
じて大きさが制御される付加データを重畳させ
た後に各画素を画信号レベルの降順または昇順
に番号付けし、 (4) 前記第１の走査窓に対応する前記第２の走査
窓内の各画素に対し降順の時は１番目からＮ番
目の画素は画信号レベルとしてＣを、（Ｎ＋１）
番目の画素は画信号レベルとしてＡを、残りの
画素は画信号レベルとしてＯを割当てる置換を
施し、昇順の時は１番目から（Ｍ−Ｎ−１）番
目の画素は画信号レベルとしてＯを、（Ｍ−Ｎ）
番目の画素は画信号レベルとしてＡを、残りの
画素は画信号レベルとしてＣを割当てる置換を
施し、 (5) 現在の前記第２の走査窓内の各画素で以後の
走査窓移動によつて再度走査窓内に含まれなく
なる画素の画信号レベルP_1STに対し、前記画信
号レベルP_1STと予め定めてあるＯ≦Ｖ≦Ｃなる
二値化レベルＶとの比較により前記画信号レベ
ルP_1STが大きい場合はＣを、前記画信号レベル
P_1STが大きくない場合はＯを画信号レベルP_2ND
として与える置換を施し、 (6) 次の走査窓移動後の誤差補正量Ｅとして、前
記画信号レベルP_1STとP_2NDの差の総和を与え、 (7) 前記(2)，(3)，(4)，(5)，(6)を前記第１、第２の
画信号記憶手段の全域に対して前記第１、第２
の走査窓を所定画素分づつ移動させながら繰返
す画像処理を行うものである。Structure of the Invention The present invention provides: (1) storing the image signal level of each pixel obtained by scanning and decomposing the original image in first and second image signal storage means; (2) storing the second image signal; Find the sum S of the image signal levels of all pixels in the second scanning window of M pixels to scan the storage means and the error correction amount E, and when O≦S≦C×M, S=C× N+A When O>S, N=O, A=O When S>C×M, N=M, A=O [However, C is a predetermined image signal level, N is an integer satisfying O≦N≦M, and A is O≦A<C. ] Determine N and A, and (3) determine the number M of pixels for scanning the position of the first image signal storage means corresponding to the second image signal storage means.
(4) superimposing additional data whose size is controlled according to the sum S on each pixel within the first scanning window; For each pixel in the second scanning window corresponding to the first scanning window, in descending order, the first to Nth pixels have a pixel signal level of C, (N+1)
The th pixel is assigned A as the image signal level, the remaining pixels are assigned O as the image signal level, and in ascending order, the 1st to (M-N-1)th pixels are assigned O as the image signal level. , (M-N)
The pixel is replaced with A as the image signal level, and the remaining pixels are replaced with C as the image signal level. The image signal level P _1ST of the pixel that is no longer included within the scanning window is determined by comparing the image signal level P _1ST with a predetermined binarization level V _where O≦V≦C. is large, C is the image signal level.
If P _1ST is not large, set O to image signal level P _2ND
(6) Give the sum of the differences between the image signal levels P _1ST and P _2ND as the error correction amount E after the next scanning window movement, (7) (2), (3), (4), (5), and (6) are applied to the first and second image signal storage means for the entire area of the first and second image signal storage means.
Image processing is performed repeatedly while moving the scanning window by a predetermined number of pixels.

実施例の説明 以下、本発明の画像信号処理方法について、図
面を参照しながらその一実施例を説明する。DESCRIPTION OF EMBODIMENTS An embodiment of the image signal processing method of the present invention will be described below with reference to the drawings.

第２図は走査窓とデータ変換を説明する図であ
る。同図ａにおいて５は原画データであり、走査
窓６が同図ａの右側に主走査、下側に副走査され
ながら走査窓６内で遂一データ変換が行なわれて
いく。走査窓６の大きさは任意であるが、例えば
２×２画素、３×３画素、４×４画素という程度
の大きさである。また走査窓６は主走査方向、副
走査方向とも１画素づつ走査していくのを基本と
するが必らずしもその限りではない。 FIG. 2 is a diagram explaining the scanning window and data conversion. In the figure a, reference numeral 5 is original image data, and data conversion is performed within the scanning window 6 while the scanning window 6 is main-scanning to the right side of the figure a and sub-scanning to the lower side. Although the size of the scanning window 6 is arbitrary, it is, for example, about 2×2 pixels, 3×3 pixels, or 4×4 pixels. The scanning window 6 is basically scanned pixel by pixel in both the main scanning direction and the sub-scanning direction, but this is not necessarily the case.

なお本実施例では１画素づつの走査で説明す
る。 Note that this embodiment will be explained by scanning one pixel at a time.

さて、走査窓６を２×２画素とすると、原画デ
ータの１個の画素、例えば走査窓６内の画素D_n,o
は走査窓６の移動につれて４回のデータ変換を受
けることになる。データ変換は第２図ｂ〜第２図
ｅに示すように行なわれる。なお、同図ｂは走査
窓６の位置における原画データを示したものであ
り、同図ｃは現在走窓６の位置におけるデータ変
換が行なわれる前の状態を示したものである。
（但し、′の数は過去においてその画素がデータ変
換を受けた回数を示している。） 同図ｄは現走査窓６の位置においてデータ変換
が行なわれた後の状態を示したものである。ここ
で、変換されたデータは原画データを書換えるの
ではなく、別途記憶されているものとする。な
お、走査窓６内のデータ変換は第３図のフローチ
ヤートに示すように、 (イ) 第２図ｃに示すようなデータの総和Ｓを求め
る。 Now, if the scanning window 6 is 2×2 pixels, one pixel of the original image data, for example, the pixel D _n,o within the scanning window 6.
will undergo data conversion four times as the scanning window 6 moves. Data conversion is performed as shown in FIGS. 2b to 2e. Note that FIG. 2B shows the original image data at the position of the scanning window 6, and FIG.
(However, the number ' indicates the number of times that pixel has undergone data conversion in the past.) Figure d shows the state after data conversion has been performed at the current scanning window 6 position. . Here, it is assumed that the converted data is not rewritten to the original image data but is stored separately. The data conversion within the scanning window 6 is performed as shown in the flowchart of FIG. 3. (a) The total sum S of data as shown in FIG. 2c is determined.

Ｓ＝Ｄ_n-1,o-1＋D″_n-1,o ＋D′_n,o-1D_n,o …(1) (ロ) 次式におけるＮとＡを求める。 S=D _n-1,o-1 +D'' _n-1,o +D' _n,o-1 D _n,o ...(1) (b) Find N and A in the following equation.

Ｓ＝Ｃ・Ｎ＋Ａ …(2) 但し、Ｃは定数で例えばＣ＝D_naxとする。
D_naxは最大値。またＮは正の整数である。 S=C・N+A (2) However, C is a constant, and for example, C=D _nax .
D _nax is the maximum value. Further, N is a positive integer.

(ハ) 第２図ｂに示すようなデータの大きさ順を調
べる。同じ値のときは予かじめ定められた順に
決める。(c) Check the order of data size as shown in Figure 2b. If the values are the same, they are determined in a predetermined order.

(ニ) 第２図ｃに示すデータを第２図ｂに示すデー
タの大きさ順に対応する所に対しＮ個分Ｃに変
換し、次をＡに変換し、残りを０に変換する。(d) Convert N pieces of the data shown in FIG. 2c to C in the order of size of the data shown in FIG. 2b, convert the next part to A, and convert the rest to 0.

例えば(ロ)においてＮ＝１が求まり、(ハ)において D_n,o-1＞D_n,o＞D_n-1,o ＞D_n-1,o-1 …(3) の関係であることが求まると第２図ｅに示すよう
なデータ変換がなされる。 For example, in (b), N=1 is found, and in (c), the relationship is D n _{, o-1} ＞D n,o ＞D _n-1,o ＞D _n-1,o-1 ...(3) Once this is determined, data conversion as shown in FIG. 2e is performed.

上記のデータ変換を原画の全データについて行
なうと、原画データのデータ値が小さい所ではＯ
の数が多く、データ値が大きい所ではＣの数が多
く、原画データのデータ値に比例して変換されて
いく。従つてデータ変換された値に対して通常の
閾値処理を行ない二値化データにすると擬似中間
表示のデータを得ることができる。 If the above data conversion is performed on all the data of the original image, the data value of the original image data is small.
Where the number of C is large and the data value is large, the number of C is large, and the conversion is done in proportion to the data value of the original image data. Therefore, if normal threshold processing is performed on the data-converted values to create binarized data, pseudo-intermediate display data can be obtained.

上記データ処理によれば、変換データが原画デ
ータの大きい順に配置（再配分）されていくた
め、白黒二値の原画に対しての分解能劣化は発生
しないのみならず、原画の中の細線が量子化のた
めに通常の閾値処理では点線になるような所も連
続した線で再生される傾向にある。これは上記デ
ータ処理において、原画の中の大きな値のデータ
が周辺の小さな値のデータを引寄せて更に大きく
なる効果をもつことによる。 According to the data processing described above, since the conversion data is arranged (redistributed) in descending order of the original image data, not only does resolution deterioration for the black and white binary original image not occur, but also fine lines in the original image are Because of this, areas that would otherwise be dotted lines in normal threshold processing tend to be reproduced as continuous lines. This is because, in the data processing described above, large-value data in the original image attracts surrounding small-value data and has the effect of becoming even larger.

さて第２図ｄにおいて、Ｄ′′′′_n-1,o-1は最後の
デ
ータ変換をした値である。この値がＯまたはＣの
場合は良いが、Ａの場合は二値化されて誤差が発
生することになる。すなわち、二値化後の白は
Ｏ、黒はＣの値を持つため、Ａの閾値処理して二
値化することは余分に白または黒に変化させたこ
とになる。これは擬似中間調の階調特性を悪くす
るがＤ′′′′_n-1,o-1の値をP_1STとし、これを閾値判
定
した値P_2ND（０またはＣ）の差分を誤差補正量Ｅ
として次の走査窓での総和Ｓを求める時に加算す
ることにより階調特性の改善を計ることができ
る。 Now, in FIG. 2d, D′′′′ _n-1,o-1 is the value after the last data conversion. It is fine if this value is O or C, but if it is A, it will be binarized and an error will occur. That is, after binarization, white has a value of O and black has a value of C, so performing threshold processing of A and binarizing it means redundantly changing it to white or black. This worsens the gradation characteristics of pseudo halftones, but the value of D′′′′ _n-1,o-1 is set as P _1ST , and the difference between the value P _2ND (0 or C) determined by the threshold value is used to correct the error. Quantity E
The gradation characteristics can be improved by adding the sum S when calculating the sum S in the next scanning window.

また、上記データ処理によれば、前記引寄せ効
果により強く輪郭強調された画像となる傾向にあ
る。また原画の平担な濃度分布の所は原画のもつ
雑音や光電変換における雑音成分がデータ変換後
の山谷（黒、白）を作るため二値化画像が砂目の
ようにランダムな模様となる。 Further, according to the data processing described above, there is a tendency for the image to have strong outline emphasis due to the above-mentioned attraction effect. In addition, where the original image has a flat density distribution, noise in the original image and noise components in photoelectric conversion create peaks and valleys (black, white) after data conversion, resulting in a binarized image with a random pattern like grain. .

そこで原画の平担な濃度分布の所がデータ変換
後に規則的な分布となるように、かつ輪郭強調効
果を弱めるようにするため、以下の方法が考えら
れる。 Therefore, in order to make the flat density distribution of the original image become a regular distribution after data conversion and to weaken the edge enhancement effect, the following method can be considered.

すなわち、上記データ処理では走査窓内の原画
データの大きい順に新データを配置してきた。従
つて順位付用のデータに規則性を導入すると、そ
の強さに応じて変換後のデータ分布に規則性をも
たせることが可能となると同時に、規則性の山谷
が前記引寄せ効果を抑制する働きをもたせること
ができる。第４図ａは規則性をもたせるその方法
を示すものである。同図において、１１は原画デ
ータ、１２は加算データ、１３は原画データに加
算したデータをそれぞれ示すものである。この第
４図ａに示すデータ１３を第２図ｂの代りに順位
づけデータとして使用することにより、第３図に
示したフローチヤートにおけるイ〜ニの走査窓６
内のデータ変換手順に比して前記引寄せ効果を抑
制することができる。なお、第４図におけるデー
タ１２は規則的な配列のパターンであり、作り方
は任意であるが、その一例を第４図ｂに示す。第
４図ｂは４×４画素分の付加データを展開する場
合で、データ値は第４図ａの原画データ１１の値
が８ビツト（０〜255）で量子化された値として
設定している。付加データの大きさは原画データ
の最大値255の1/8以下に設定しているが、この値
の大きさは原画データの雑音成分より少し大きい
値にするのが良い。すなわち、一般に画像走査に
よる原画データは光反射率信号であり、原画の白
い部分は雑音が大きく黒い部分は雑音が小さくな
る。従つて原画データの大きさに応じて付加デー
タの大きさを制御するほうが良い。第５図にその
一例を示す。走査窓６は２×２、原画データ１１
は８ビツト量子化の場合で、横軸に走査窓６内の
データ総和Ｓをとり、縦軸に付加データの補正係
数をとつている。 That is, in the data processing described above, new data is arranged in descending order of original image data within the scanning window. Therefore, by introducing regularity into the data for ranking, it becomes possible to impart regularity to the data distribution after conversion depending on the strength of the regularity, and at the same time, the peaks and troughs of the regularity work to suppress the above-mentioned attraction effect. can be made to last. FIG. 4a shows the method for providing regularity. In the figure, 11 represents original image data, 12 represents added data, and 13 represents data added to the original image data. By using the data 13 shown in FIG. 4a as the ranking data instead of the data 13 in FIG.
The above-mentioned attraction effect can be suppressed compared to the data conversion procedure in the above. Note that the data 12 in FIG. 4 is a regular array pattern, and can be created in any way, but an example thereof is shown in FIG. 4b. Figure 4b shows the case where additional data for 4 x 4 pixels is expanded, and the data value is set as a value obtained by quantizing the original image data 11 in Figure 4a with 8 bits (0 to 255). There is. The size of the additional data is set to 1/8 or less of the maximum value of 255 of the original image data, but it is preferable that the size of this value is slightly larger than the noise component of the original image data. That is, in general, original image data obtained by scanning an image is a light reflectance signal, and the white portions of the original image have large noises, and the black portions have small noises. Therefore, it is better to control the size of the additional data according to the size of the original image data. An example is shown in FIG. Scanning window 6 is 2x2, original image data 11
In the case of 8-bit quantization, the horizontal axis represents the total sum S of data within the scanning window 6, and the vertical axis represents the correction coefficient of additional data.

本実施例ではデータ総和Ｓの値に応じて付加デ
ータを1/2，1/4，1/8，1/16にする簡単な補正で
あるが、実用的には十分である。しかし、理想的
には付加データの振幅補正係数は光反射率データ
であるデータ総和Ｓを濃度に換算した値に対して
一定比率となるようにすればよい。 In this embodiment, the additional data is simply corrected to 1/2, 1/4, 1/8, or 1/16 according to the value of the data sum S, but it is sufficient for practical use. However, ideally, the amplitude correction coefficient of the additional data should be a constant ratio to the value obtained by converting the data sum S, which is light reflectance data, into density.

以下、上述した内容を考慮して画信号処理方法
について第６図に示すフローチヤートとともにさ
らに詳細に説明を行なう。 In the following, the image signal processing method will be explained in more detail with reference to the flowchart shown in FIG. 6 in consideration of the above-mentioned contents.

〔なお、第６図に示すフローチヤートにおい
て、 Ｇ１，Ｇ２：画像データ記憶装置、 Ｗ１：Ｇ１の画像データに対する走査窓、 D_n,o，D_n,o-1，D_n-1,o，D_n-1,o-1：Ｗ１内の各デ
ータ、 Ｗ２：Ｇ２の画像データに対する走査窓、 D_n,o，D′_n,o-1，D″_n-1,o，Ｄ_n-1,o-1：Ｗ２内の
各データの現走査窓位置においてデータ変換さ
れる前の値。′の数は過去の走査窓位置でデー
タ変換された回数、 D′_n,o，D″_n,o-1，Ｄ_n-1,o，Ｄ′′′′_n-1,o-1：Ｗ
２
内の各データで現走査窓位置においてデータ変
換された後の値。′の数は現走査窓位置も含め
て過去にデータ変換された回数、 Ｅ：誤差補正量、 Sm：走査窓Ｗ２内のデータ総和、 Ｓ：Sm＋Ｅの値、 Ｍ：走査窓Ｗ１、走査窓Ｗ２の画素数、Ｍ＝
４、 Ｃ：所定の画信号レベル、 Ｎ：Ｏ≦Ｎ≦Ｍなる整数、 Ａ：Ｏ≦Ａ＜Ｃ、 d_n,o，d_n,o-1，d_n-1,o，d_n-1,o-1：付加データ、 ｋ：Ｓに応じて変化する振幅補正係数、 γ_n,o，γ_n,o-1，γ_n-1,o，γ_n-1,o-1：順位付用デー
タ、 γ_n,o＝ｋ×d_n,o＋D_n,o γ_n,o-1＝ｋ×d_n,o-1＋d_n,o-1 γ_n-1,o＝ｋ×d_n-1,o＋D_n-1,o γ_n-1,o-1＝ｋ×d_n-1,o-1 ＋D_n-1,o-1 Ｖ：二値化レベル、 をそれぞれ示す。〕 (イ) 画像データを記憶装置Ｇ１，Ｇ２にそれぞれ
入力する（なお画像データを１画素または１走
線分づつ入力しながら以下の処理をすることも
可能であるが、ここでは全画像データを入力し
た後に処理していくものとする。）。 [In the flowchart shown in FIG. 6, G1, G2: image data storage device, W1: scanning window for image data of G1, D _n,o , D _n,o-1 , D _n-1,o , D _n-1,o-1 : Each data in W1, W2: Scanning window for image data of G2, D _n,o , D′ _n,o-1 , D″ _n-1,o , D _{n-1 ,o-1} : Value of each data in W2 before data conversion at the current scanning window position. The number ' is the number of times data was converted at the past scanning window position, D' _n,o , D'' _{n, o-1} , D _n-1,o , D′′′′ _n-1,o-1 :W
2
The value after data conversion at the current scanning window position for each data within. The number ' is the number of times data has been converted in the past including the current scanning window position, E: error correction amount, Sm: total sum of data within scanning window W2, S: value of Sm+E, M: scanning window W1, scanning window W2 number of pixels, M=
4. C: predetermined image signal level, N: integer O≦N≦M, A: O≦A<C, d _n,o , d _n,o-1 , d _n-1,o , d _{n- 1,o-1} : Additional data, k: Amplitude correction coefficient that changes according to S, γ _n,o , γ _n,o-1 , γ _n-1,o , γ _n-1,o-1 : Rank Data for attachment, γ _n,o =k×d _n,o +D _n,o γ _n,o-1 =k×d _n,o-1 +d _n,o-1 γ _n-1,o =k×d _n-1,o +D _n-1,o γ _n-1,o-1 =k×d _n-1,o-1 +D _n-1,o-1 V: Binarization level. (b) Input the image data into the storage devices G1 and G2 respectively (it is also possible to perform the following processing while inputting the image data one pixel or one line at a time, but here, all the image data is (It will be processed after input.)

(ロ) 記憶装置Ｇ１に入力した画像データの主走
査・副走査のスタート位置に走査窓Ｗ１を、記
憶装置Ｇ２に入力した画像データの主走査・副
走査のスタート位置に走査窓Ｗ２を初期セツト
する。(b) Initial setting of a scanning window W1 at the start position of the main scanning and sub-scanning of the image data input to the storage device G1, and a scanning window W2 at the start position of the main scanning and sub-scanning of the image data input to the storage device G2. do.

(ハ) 主走査の始めに初期値として誤差補正量Ｅ＝
Ｏをセツトする。(c) Error correction amount E= as initial value at the beginning of main scanning
Set O.

(ニ) 走査窓Ｗ２内データの総和Smと誤差補正量
Ｅの和Ｓを求める。(d) Find the sum Sm of the data within the scanning window W2 and the sum S of the error correction amount E.

(ホ)，(ヘ) Ｓの大きさを比較判定し、Ｏ＞Ｓならば
(ト)でＮ＝Ｏ，Ａ＝Ｏとし、Ｓ＞Ｃ×Ｍならば(チ)
でＮ＝Ｍ，Ａ＝Ｏとし、それ以外では(リ)でＳ＝
Ｃ×Ｎ＋ＡなるＮとＡを求める。(E), (F) Compare and judge the size of S, and if O>S
In (g), let N=O, A=O, and if S>C×M, then (ch)
Then, N=M, A=O, otherwise (li), S=
Find N and A, which is C×N+A.

(ヌ) Ｓの値に応じて付加データの振幅を補正する
係数ｋを求める。(J) Find a coefficient k for correcting the amplitude of additional data according to the value of S.

（ル） 順位付用データγ_n,o，γ_n,o-1，γ_n-1,o，
γ_n-1,o-1を、 γ_n,o＝ｋ×d_n,o＋D_n,o γ_n,o-1＝ｋ×d_n,o-1＋D_n,o-1 γ_n-1,o＝ｋ×d_n-1,o＋D_n-1,o γ_n-1,o-1＝ｋ×d_n-1,o-1 ＋D_n-1,o-1 として計算し、その大きい順に走査窓Ｗ２内の
各対応するデータ位置を以下のように書換えて
いる。(Ru) Ranking data γ _n,o , γ _n,o-1 , γ _n-1,o ,
γ _n-1,o-1 , γ _n,o =k×d _n,o +D _n,o γ _n,o-1 =k×d _n,o-1 +D _n,o-1 γ _{n-1 ,o} =k×d _n-1,o +D _n-1,o γ _n-1,o-1 =k×d _n-1,o-1 +D _n-1,o-1 , and its large Each corresponding data position within the scanning window W2 is sequentially rewritten as follows.

Ｎ番目までをＣとする。Let C be the number up to Nth.

Ｎ＋１番目をＡとする。Let A be the N+1st one.

残りを０とする。The rest are set to 0.

（ヲ） 走査窓Ｗ２内のデータＤ′′′′_n-1,o-1をP_1S
T
とする。(w) Data D′′′′ _n-1,o-1 in scanning window W2 is P _1S
T
shall be.

（ワ） P_1STと二値化レベルＶを比較する。P_1ST
が大きければ(カ)でP_2NDをＣとし、P_1STが大きく
なければ（ヨ）でP_2NDを０とする。なお、デー
タＤ′′′′_n-1,o-1の値は最終的に二値化レベルＶで
二値データに変換されるのであるから、ここで
P_2NDの値に置換えてもそのままでも同じことで
ある。(W) Compare P _1ST and binarization level V. P _1ST
If is large, P _2ND is set to C with (f), and if P _1ST is large, P _2ND is set to 0 with (y). Note that the values of data D′′′′ _n-1,o-1 are finally converted to binary data at the binarization level V, so here
It is the same whether you replace it with the value of P _2ND or leave it as is.

（タ） 次の走査窓位置で補正する誤差補正量を
ＥとしてP_1ST−P_2NDを求める。(T) Calculate P _1ST −P _2ND by setting E as the error correction amount to be corrected at the next scanning window position.

（レ） 走査窓Ｗ１と走査窓Ｗ２とをともに主走
査方向へ１画素移動する。(v) Both scanning window W1 and scanning window W2 are moved by one pixel in the main scanning direction.

（ソ） 主走査方向の処理が終了したかを判断す
る。終了していなければ(ニ)に戻る。(S) Determine whether processing in the main scanning direction has been completed. If it has not finished, return to (d).

（ツ） 終了していれば（ヲ）で走査窓Ｗ１と走
査窓Ｗ２をともに主走査のスタート位置に戻
し、副走査方向に１画素移動する。(t) If it has been completed, in (w) both the scanning window W1 and the scanning window W2 are returned to the main scanning start position and moved by one pixel in the sub-scanning direction.

（ネ） 副走査方向の処理終了を判断し、終了し
てなければ(ハ)に戻る。(n) Determine whether processing in the sub-scanning direction has ended, and if it has not ended, return to (c).

以上第６図に示した(イ)〜（ネ）の処理方法によ
り、二値画像の分解能劣化による画質低下の生じ
ない擬似中間調表示を得ることができる。 By using the processing methods (a) to (e) shown in FIG. 6, it is possible to obtain a pseudo-halftone display that does not cause deterioration in image quality due to deterioration in resolution of a binary image.

次に第７図を参照しながら、本発明の画像信号
処理方法を実現する画像信号処理装置について説
明する。 Next, an image signal processing apparatus that implements the image signal processing method of the present invention will be described with reference to FIG.

第７図は同画像信号処理装置のブロツク結線を
示すものである。 FIG. 7 shows the block connections of the image signal processing device.

第７図において、１５は後述する各ブロツク機
能にタイミング信号を供給するタイミング信号発
生回路で各ブロツク機能へのタイミング信号供給
線は省略している。１７は端子１６を介して入力
されるアナログ画像信号をデイジタル画像信号に
変換するＡ／Ｄ変換器、１９，２１はそれぞれゲ
ート回路１８，２０を介し指示されたアドレスに
応じてデイジタル画像信号を記憶あるいは読み出
す画像データ記憶装置、２２はゲート回路１８，
２０にアドレス情報を送出してゲート回路１８，
２０を制御するアドレス制御回路、２３は再配分
のデータ変換処理が全て終了したデータを二値化
して端子２４を介して画像記録装置等に記録させ
る二値化回路、２５は走査窓内データと誤差補正
演算回路２６から送出される誤差補正データＥと
の総和Ｓを求めるデータ加算回路、２７はデータ
加算回路２５が求めた総和に応じて走査窓内の各
データに付加データを加算する付加データ加算回
路、２８は付加データ加算回路２７の出力をデー
タの大きい順に順位付する順位付回路、２９はデ
ータ加算回路２５から送出されてくる総和Ｓから
変換データを作成し再配分を行なう再配分回路で
ある。 In FIG. 7, reference numeral 15 denotes a timing signal generation circuit that supplies timing signals to each block function to be described later, and timing signal supply lines to each block function are omitted. 17 is an A/D converter that converts an analog image signal inputted through the terminal 16 into a digital image signal; 19 and 21 store digital image signals according to addresses instructed through gate circuits 18 and 20, respectively; or an image data storage device to be read; 22 is a gate circuit 18;
20 to send the address information to the gate circuit 18,
20 is an address control circuit, 23 is a binarization circuit that binarizes the data for which all data conversion processing for redistribution has been completed, and records the data in an image recording device or the like via a terminal 24; A data addition circuit calculates the sum S with the error correction data E sent from the error correction calculation circuit 26, and additional data 27 adds additional data to each data within the scanning window according to the sum obtained by the data addition circuit 25. An adder circuit 28 is a ranking circuit that ranks the output of the additional data adder circuit 27 in descending order of data, and 29 is a redistribution circuit that creates converted data from the sum S sent from the data adder circuit 25 and redistributes it. It is.

上記構成において、以下その動作を説明する。
まず原画像を走査して得たアナログ画像信号は入
力端子１６を介しＡ／Ｄ変換器１７によりデイジ
タル画像信号に変換され、ゲート回路１８を介し
て画像データ記憶装置１９に記憶されるとともに
ゲート回路２０を介して画像データ記憶装置２１
にも記憶される。その際ゲート回路１８とゲート
回路２０とはアドレス制御回路２２により制御さ
れており、それぞれ記憶装置１９と記憶装置２１
のデータ書込み読出し番地を指示する。そして後
述する処理において記憶装置１９に記憶されたデ
ータは順位付用のデータとして用いられ、記憶装
置２１のデータは再配分によるデータ変換で遂一
書換えられていくものである。 The operation of the above configuration will be explained below.
First, an analog image signal obtained by scanning an original image is converted into a digital image signal by an A/D converter 17 via an input terminal 16, and is stored in an image data storage device 19 via a gate circuit 18, and is also stored in a gate circuit. Image data storage device 21 via 20
It will also be remembered. At that time, the gate circuit 18 and the gate circuit 20 are controlled by an address control circuit 22, and the memory device 19 and the memory device 21, respectively.
Indicates the data write/read address. In the process to be described later, the data stored in the storage device 19 is used as data for ranking, and the data in the storage device 21 is finally rewritten by data conversion by redistribution.

また、再配分のデータ変換処理が全て終了した
データは記憶装置２１からゲート回路２１を介し
て読出され二値化回路２３を介し画像記録装置
（図示せず）等で記録される出力画像信号として
出力端子２４に出力される。さて、データ加算回
路２５は記憶装置２１からゲート回路２０を介し
て得た走査窓内データと誤差補正量演算回路２６
から得た誤差補正データＥの総和Ｓを求める。付
加データ加算回路２７は内部に用意した各付加デ
ータの大きさをデータ加算回路２５から得た総和
Ｓにより制御し、それぞれの値と記憶装置１９か
らゲート回路１８を通して得た走査窓内の各デー
タをそれぞれ加算しその情報を順位付回路２８に
送出する。順位付回路２８では付加データ加算回
路２７から得た各データによりデータの大きい順
に記憶装置２１の対応する走査窓位置におけるデ
ータ番地を全て決定しアドレス制御回路２２と誤
差補正演算回路２６に通知する。またこの通知す
るタイミングで誤差補正量演算回路２６と再配分
回路２９にも通知する。そこで再配分回路２９は
データ加算回路２５から得た総和Ｓから変換デー
タを作成しアドレス制御回路２２で指定された記
憶装置２１の番地にゲート回路２０を介して順次
変換データを書込んでいく。誤差補正演算回路２
６は走査窓内で最後のデータ変換された値（第２
図ｄのＤ′′′′_n-1,o-1）であるP_1STを順位付回路２
８
からのアドレスとタイミングの情報をもとに再配
分回路２９の変換データから選別し、そのP_1STと
二値化回路２３から得た二値化レベルＶと比較し
てＯまたはＣの値P_2NDを求め、P_1ST−P_2NDの値を
次の走査窓における誤差補正量Ｅとして与える。 Further, the data for which all data conversion processing for redistribution has been completed is read out from the storage device 21 via the gate circuit 21, and is outputted as an output image signal via the binarization circuit 23 and recorded by an image recording device (not shown) or the like. It is output to the output terminal 24. Now, the data addition circuit 25 uses the data within the scanning window obtained from the storage device 21 via the gate circuit 20 and the error correction amount calculation circuit 26.
The sum S of the error correction data E obtained from the above is calculated. The additional data addition circuit 27 controls the size of each additional data prepared internally by the sum S obtained from the data addition circuit 25, and adds each value and each data within the scanning window obtained from the storage device 19 through the gate circuit 18. are added and the information is sent to the ranking circuit 28. The ranking circuit 28 determines all data addresses at the corresponding scanning window positions in the storage device 21 in descending order of the data obtained from the additional data addition circuit 27, and notifies the address control circuit 22 and the error correction calculation circuit 26. Also, at this notification timing, the error correction amount calculation circuit 26 and the redistribution circuit 29 are also notified. Therefore, the redistribution circuit 29 creates converted data from the sum S obtained from the data addition circuit 25 and sequentially writes the converted data to the address of the storage device 21 designated by the address control circuit 22 via the gate circuit 20. Error correction calculation circuit 2
6 is the last data converted value (second
P _1ST which is D′′′′ _n-1,o-1 ) in Figure d is
8
The conversion data of the redistribution circuit 29 is selected based on the address and timing information from the P _1ST and the binarization level V obtained from the binarization circuit 23 is compared to determine the value P _2ND of O or C. is determined, and the value of P _1ST −P _2ND is given as the error correction amount E in the next scanning window.

以上を繰り返すことにより、画像信号の処理を
行なうことができる。 By repeating the above steps, image signals can be processed.

以下第８図〜第１３図を参照して第７図に示し
た付加データ加算回路２７、順位付回路２８、再
配分回路２９および誤差補正演算回路２６の更に
詳細な構成を説明する。 The detailed configurations of the additional data addition circuit 27, ranking circuit 28, redistribution circuit 29, and error correction calculation circuit 26 shown in FIG. 7 will be described below with reference to FIGS. 8 to 13.

第８図は第７図の付加データ加算回路２７の詳
細な構成を示すブロツク結線図である。たとえば
第９図ａに示す４×４マトリクス３０の付加デー
タを原画像データに対して繰返して加算していく
ものとする。そのマトリクスデータを第９図ｂに
示すような配列３１で記憶しているのが記憶装置
３２である。記憶装置３２は入力端子３３から入
る副走査同期パルスをカウントする２ビツトカウ
ンタ３４の内容を上位アドレス、入力端子３５か
ら入るタイミングパルスT₁をカウントする２ビ
ツトカウンタ３６の内容を下位アドレスとする記
憶内容のデータを出力している。また入力端子３
３から入る副走査同期パルスはカウンタ３６をリ
セツトし、入力端子３５から入るタイミングパル
スT₁は記憶装置３２の出力データを５個のレジ
スタ３７に取り込む。仮に付加データがb₀〜b₇の
８ビツトデータ（但し、b₀の方が上位）として用
意されているものとすると、５個のレジスタには
それぞれ1/1，1/2，1/4，1/8，1/16のデータとし
て取込まれる。比較回路３８は入力端子３９から
入る総和Ｓの内容と内部の定数C₁〜C₄との大小
を比較し、５個の出力線の内１個を１、他を０と
する。定数は第５図で示したC₁＝960、C₂＝896、
C₃＝768、C₄＝512のような値である。ゲート回
路４０は比較回路３８の出力信号により下記に示
す５個のレジスタ３７の内１個のレジスタ内容を
出力する。 FIG. 8 is a block diagram showing the detailed configuration of the additional data addition circuit 27 of FIG. 7. For example, assume that additional data in a 4×4 matrix 30 shown in FIG. 9a is repeatedly added to the original image data. A storage device 32 stores the matrix data in an array 31 as shown in FIG. 9b. The storage device 32 stores the contents of a 2-bit counter 34 that counts sub-scanning synchronization pulses input from an input terminal 33 as an upper address, and the contents of a 2-bit counter 36 that counts a timing pulse _T1 input from an input terminal 35 as a lower address. Content data is output. Also, input terminal 3
The sub-scan synchronizing pulse inputted from input terminal 3 resets the counter 36, and the timing pulse _T1 inputted from input terminal 35 captures the output data of the storage device 32 into five registers 37. Assuming that the additional data is prepared as 8-bit data from b ₀ to b ₇ (however, b ₀ is higher-order), each of the five registers contains 1/1, 1/2, and 1/4. , 1/8, and 1/16 data. The comparison circuit 38 compares the contents of the sum S input from the input terminal 39 with internal constants C ₁ to C ₄ and sets one of the five output lines to 1 and the others to 0. The constants are C ₁ = 960, C ₂ = 896, shown in Figure 5.
Values such as C ₃ = 768 and C ₄ = 512. The gate circuit 40 outputs the contents of one of the five registers 37 shown below based on the output signal of the comparison circuit 38.

〔Ｓ＞C₁のとき1/16データのレジスタ内容 C₁≧Ｓ＞C₂のとき1/8データのレジスタ内容 C₂≧Ｓ＞C₃のとき1/4データのレジスタ内容 C₃≧Ｓ＞C₄のとき1/2データのレジスタ内容 C₄≧Ｓのとき1/1データのレジスタ内容。〕 加算回路４１はゲート回路４０の出力と入力端
子４２から入る記憶装置のデータを入力端子４３
から入るタイミングパルスT₂により加算して出
力端子４４に出力する。このようなタイミング
を、すなわち、入力端子３９の総和Ｓ、入力端子
４２のデータＤ（第２図ｂ参照）、入力端子３５の
タイミングパルスT₁、入力端子４３のタイミン
グパルスT₂の関係を第１０図に示す。[When S>C ₁ , the register contents of 1/16 data C ₁ ≧S>C ₂ , the register contents of 1/8 data C ₂ ≧S>C When ₃ , the register contents of 1/4 data C ₃ ≧S ＞C ₄ : Register contents of 1/2 data When C ₄ ≧S, register contents of 1/1 data. ] The adder circuit 41 inputs the output of the gate circuit 40 and the data of the storage device inputted from the input terminal 42 to the input terminal 43.
The sum is added according to the timing pulse T ₂ input from , and is output to the output terminal 44 . In other words, the relationship between the sum S of the input terminal 39, the data D of the input terminal 42 (see FIG. 2b), the timing pulse T ₁ of the input terminal 35, and the timing pulse T ₂ of the input terminal 43 is expressed as follows. It is shown in Figure 10.

次に、順位付回路２８の詳細について説明す
る。第１１図は第７図に示した順位付回路２８の
ブロツク構成を示すものである。付加データを加
算した２×２走査窓内の４個のデータはデータ入
力端子４４から入力され、ゲート回路４６を介し
走査窓内の位置と対応した４個のデータレジスタ
４７の所定の位置に記憶される。このときの所定
の位置は入力端子４３から入力されるタイミング
パルスT₂をカウントするカウンタ４８の出力を
ゲート回路４９を介してレジスタ４７にアドレス
設定することにより、指定される。入力端子４３
から入力されるタイミングパルスT₂はゲート回
路５０を介しレジスタ４７のデータ書込みクロツ
クになると同時に、タイミング制御回路５１にも
送出され信号線５２にゲート切換え信号を出力さ
せる。信号線５２のゲート切換え信号はゲート回
路４６、ゲート回路４９、ゲート回路５０を駆動
しレジスタ４７に対して入力端子４４から入る４
個のデータを取込む入力モードの状態を作りだし
ている。一方、最大値検出回路５３はレジスタ４
７の４個のデータに対して最大値を検出し、その
最大値のデータアドレスを出力する。このときタ
イミング制御回路５１は信号線５２のゲート切換
え信号でゲート回路４６、ゲート回路４９、ゲー
ト回路５０を駆動し、レジスタ４７の内容書換え
モードの状態を作り出している。この状態におい
て上記最大値のデータアドレスはゲート回路４９
を介してレジスタ４７に設定され、またレジスタ
５４の負の定数値がゲート回路４６を介してレジ
スタ４７に設定される。そしてタイミング制御回
路５１から信号線５５を介して出力される内部ク
ロツク信号がゲート回路５０を介しレジスタ４７
のデータ書込みクロツクになることにより、レジ
スタ４７の最大値データが負のデータに書換えら
れる。この状態において信号線５５に内部クロツ
クが４個出力されたとき、レジスタ４７の内容は
全て負の値に変わることになる。この内部クロツ
クが出る順に最大値検出回路５３の出力に最初に
レジスタ４７に取込んだデータの大きい順に対応
するデータアドレスが出力される。このアドレス
は４個のアドレス記憶レジスタ５６の書込みデー
タとなり順次記憶されるものであるが、このとき
信号線５５の内部クロツクはアドレス記憶レジス
タ５６の書込みクロツクになると同時に、カウン
タ５７に入力される。カウンタ５７の出力はゲー
ト回路５８を介しアドレス記憶レジスタ５６にア
ドレスデータを記憶する位置の指定を行なう。こ
のときタイミング制御回路５１から出力される信
号線５９の出力信号はゲート回路５８を駆動して
データの書込み状態につまりカウンタ５７の出力
をアドレス記憶レジスタ５６に与える。アドレス
記憶レジスタ５６に４個のアドレスデータが書込
まれた後、信号線５９の出力信号はゲート回路５
８を駆動しアドレス記憶レジスタ５６をデータの
読出し状態にする。このあとタイミング制御回路
５１の信号線６０の読出しクロツクを出力する
と、カウンタ６１はこのクロツクをカウントし、
その出力をゲート回路５８を介してアドレス記憶
レジスタ５６に与え、アドレスデータの読出し位
置を指定する。このようにして順位付回路２８か
らのアドレスデータが出力端子６２に出力され
る。また信号線６０の読出しクロツクは出力端子
６３に出力され、他の回路ブロツクのタイミング
信号となる。なおカウンタ４８，５７，６１はい
ずれも２ビツトのカウンタで、図示していないが
副走査同期パルスによりリセツトされる。またハ
ードウエア製作上の遅延時間補償など、信号のタ
イミング調整の細部については自明のことである
ため説明を省略する。 Next, details of the ranking circuit 28 will be explained. FIG. 11 shows a block configuration of the ranking circuit 28 shown in FIG. The four pieces of data within the 2×2 scanning window, including the additional data, are input from the data input terminal 44 and stored in predetermined positions of four data registers 47 corresponding to the positions within the scanning window via the gate circuit 46. be done. The predetermined position at this time is designated by setting the address of the output of the counter 48 that counts the timing pulse T ₂ inputted from the input terminal 43 in the register 47 via the gate circuit 49 . Input terminal 43
The timing pulse T ₂ inputted from the gate circuit 50 becomes a data write clock for the register 47 and is also sent to the timing control circuit 51 to output a gate switching signal to the signal line 52. The gate switching signal on the signal line 52 drives the gate circuit 46, the gate circuit 49, and the gate circuit 50, and enters the register 47 from the input terminal 44.
It creates an input mode state that takes in individual data. On the other hand, the maximum value detection circuit 53
The maximum value is detected for the four data of 7, and the data address of the maximum value is output. At this time, the timing control circuit 51 drives the gate circuit 46, the gate circuit 49, and the gate circuit 50 with the gate switching signal on the signal line 52, thereby creating a content rewriting mode state of the register 47. In this state, the data address of the maximum value is the gate circuit 49.
The negative constant value of the register 54 is set in the register 47 via the gate circuit 46. The internal clock signal outputted from the timing control circuit 51 via the signal line 55 is transmitted to the register 47 via the gate circuit 50.
By becoming the data write clock, the maximum value data in the register 47 is rewritten to negative data. In this state, when four internal clocks are output to the signal line 55, the contents of the register 47 all change to negative values. In the order in which this internal clock is output, the data addresses corresponding to the data first fetched into the register 47 are outputted to the output of the maximum value detection circuit 53 in descending order of magnitude. This address becomes the write data of the four address storage registers 56 and is stored in sequence. At this time, the internal clock of the signal line 55 becomes the write clock of the address storage register 56 and is simultaneously input to the counter 57. The output of the counter 57 is sent via a gate circuit 58 to the address storage register 56 to designate the location where the address data is to be stored. At this time, the output signal of the signal line 59 from the timing control circuit 51 drives the gate circuit 58 to enter the data write state, that is, the output of the counter 57 is applied to the address storage register 56. After four address data are written in the address storage register 56, the output signal of the signal line 59 is sent to the gate circuit 5.
8 and puts the address storage register 56 into a data read state. After that, when a read clock is output from the signal line 60 of the timing control circuit 51, the counter 61 counts this clock.
The output is given to the address storage register 56 via the gate circuit 58 to designate the read position of the address data. In this way, the address data from the ranking circuit 28 is output to the output terminal 62. Further, the readout clock on the signal line 60 is outputted to an output terminal 63 and becomes a timing signal for other circuit blocks. Note that the counters 48, 57, and 61 are all 2-bit counters, and although not shown, are reset by a sub-scan synchronization pulse. Further, the details of signal timing adjustment, such as delay time compensation in hardware production, are self-evident and will not be explained here.

ここで注意すべきことは出力端子６２に出力す
るアドレスデータは、00，01，10，11の４種類で
あり、第７図の画像データ記憶装置１９，２１に
おけるアドレスはアドレス制御回路２２で新たに
作られることになる。従つて、00，01，10，11は
走査窓内のアドレスであり、仮りに第２図ｄの走
査窓と対応させて考えると、00D′′′′_n-1,o-1，01は
Ｄ_n-1,o，10はD″_n,o-1，11はD′_n,oと定義してお
けば良い。 What should be noted here is that there are four types of address data output to the output terminal 62: 00, 01, 10, and 11, and the addresses in the image data storage devices 19 and 21 in FIG. It will be made in Therefore, 00, 01, 10, 11 are addresses within the scanning window, and if we consider them in correspondence with the scanning window in Figure 2d, 00D′′′′ _n-1,o-1 , 01 are D _n-1,o , 10 may be defined as D″ _n,o-1 , and 11 may be defined as D′ _n,o .

従つて入力端子４４から入るデータもこの走査
窓内アドレスに対応する順に現われなければなら
ない。後述する第１３図の誤差補正演算回路２６
におけるアドレス定数も走査窓内アドレスの意味
である。 Therefore, the data input from the input terminal 44 must also appear in the order corresponding to the addresses within this scanning window. Error correction calculation circuit 26 in FIG. 13, which will be described later.
The address constant in also means an address within the scanning window.

次に再配分回路２９について説明する。 Next, the redistribution circuit 29 will be explained.

第１２図は第７図の再配分回路２９の詳細なブ
ロツク結線を示すものである。走査窓内データの
総和Ｓは入力端子６４からゲート回路６５を介し
てレジスタ６６にセツトされる。入力端子６７か
ら入るタイミング信号はゲート回路６５とレジス
タ６６を駆動し、総和Ｓをレジスタ６６にセツト
するときに入力端子６４からの信号を通過させレ
ジスタ６６に書込む。それ以外ではゲート回路６
５は減算回路６８の出力信号を通過させる。減算
回路６８はレジスタ６６の内容からレジスタ６９
にセツトされている定数Ｃを減算して出力する。
入力端子６３から入るタイミング信号はレジスタ
６６を駆動し、ゲート回路６５を介して入る減算
回路６８の出力信号がレジスタ６６に取込まれ
る。従つてレジスタ６６の出力は入力端子６３か
らタイミング信号が入る毎に最初の総和Ｓから定
数Ｃを順次減算してくことになる。比較回路７０
はレジスタ６６の内容とレジスタ６９の内容Ｃと
を比較しレジスタ６６の内容が大きいか同じ時は
ゲート回路７１を駆動してレジスタ６９の内容Ｃ
をゲート回路７１の出力とし、レジスタ６６の内
容が小さい時はゲート回路７１を駆動してレジス
タ６６の内容をゲート回路７１の出力とする。正
負判定回路７２はゲート回路７３を駆動しレジス
タ６６の内容が正の時はゲート回路７１の出力を
ゲート回路７３の出力とし、レジスタ６６の内容
が負の時にはレジスタ７４の内容である定数０を
ゲート回路７３の出力とすることにより出力端子
７５に再配分されたデータを出力する。 FIG. 12 shows detailed block connections of the redistribution circuit 29 of FIG. 7. The sum S of data within the scanning window is set in a register 66 from an input terminal 64 via a gate circuit 65. A timing signal input from the input terminal 67 drives the gate circuit 65 and the register 66, and when setting the sum S in the register 66, the signal from the input terminal 64 is passed through and written to the register 66. Otherwise, gate circuit 6
5 allows the output signal of the subtraction circuit 68 to pass through. The subtraction circuit 68 extracts the contents of the register 69 from the contents of the register 66.
The constant C set in is subtracted and output.
The timing signal input from the input terminal 63 drives the register 66, and the output signal of the subtraction circuit 68 input via the gate circuit 65 is taken into the register 66. Therefore, the output of the register 66 is to sequentially subtract the constant C from the initial sum S every time a timing signal is input from the input terminal 63. Comparison circuit 70
compares the contents of the register 66 and the contents C of the register 69, and if the contents of the register 66 are larger or the same, the gate circuit 71 is driven and the contents C of the register 69 are compared.
is set as the output of the gate circuit 71, and when the content of the register 66 is small, the gate circuit 71 is driven and the content of the register 66 is set as the output of the gate circuit 71. The positive/negative determination circuit 72 drives the gate circuit 73, and when the contents of the register 66 is positive, the output of the gate circuit 71 is used as the output of the gate circuit 73, and when the contents of the register 66 is negative, the constant 0, which is the contents of the register 74, is used as the output of the gate circuit 73. By making it the output of the gate circuit 73, the redistributed data is outputted to the output terminal 75.

次に誤差補正演算回路２６について説明する。 Next, the error correction calculation circuit 26 will be explained.

第１３図は第７図の誤差補正演算回路２６の詳
細なブロツク結線を示すものである。比較回路７
６はレジスタ７７のアドレス定数と入力端子６２
から入るアドレスデータを比較し、一致するとゲ
ート回路７８を駆動して入力端子６３から入るタ
イミング信号を通過させる。レジスタ７７のアド
レス定数は走査窓内で最後のデータ変換された値
Ｄ′′′′_n-1,o-1の走査窓内アドレスで前記の例では0
0
の値となる。比較回路７９は入力端子８０から入
る二値化レベルＶと入力端子７５から入る再配分
されたデータとを比較し、再配分されたデータが
大きければゲート回路８１を駆動してレジスタ８
２の定数Ｃをゲート回路８１の出力とし、再配分
されたデータが大きくなければゲート回路８１を
駆動してレジスタ８３の定数０をゲート回路８１
の出力とする。減算回路８４は入力端子７５の再
配分データからゲート回路８１の出力を減算す
る。レジスタ８５はゲート回路７８の出力信号で
減算回路８４の減算結果を取込み出力端子８６へ
誤差補正量Ｅとして与える。 FIG. 13 shows detailed block connections of the error correction calculation circuit 26 of FIG. 7. Comparison circuit 7
6 is the address constant of register 77 and input terminal 62
The address data input from the input terminal 63 are compared, and if they match, the gate circuit 78 is driven to allow the timing signal input from the input terminal 63 to pass. The address constant of register 77 is the address within the scanning window of the last data converted value D′′′′ _n-1,o-1 within the scanning window, and is 0 in the above example.
0
The value is . The comparison circuit 79 compares the binarized level V input from the input terminal 80 with the redistributed data input from the input terminal 75, and if the redistributed data is larger, drives the gate circuit 81 and registers 8.
The constant C of 2 is set as the output of the gate circuit 81, and if the redistributed data is large, the gate circuit 81 is driven and the constant 0 of the register 83 is set as the output of the gate circuit 81.
Let the output be The subtraction circuit 84 subtracts the output of the gate circuit 81 from the redistribution data at the input terminal 75. The register 85 takes in the subtraction result of the subtraction circuit 84 using the output signal of the gate circuit 78 and supplies it to an output terminal 86 as an error correction amount E.

発明の効果 以上のように本発明は画質低下のない擬似中間
調を得ることができ、また本発明による画像処理
は画像読取り例でのみ行なえばよい。従つてたと
えば既存のフアクシミリシステム等では送信側に
一部回路を付加するだけで実施することが可能と
なる。従来は文字線画などの二値画像と中間調画
像の混在する画像ではその片方の画質低下をさけ
られなかつたことが本発明により両方とも良質の
画像を表示・記録することが可能となつた。また
従来のデイザ法では表現できる擬似中間調のレベ
ル数はマトリクスサイズで限定され、レベル数を
多くするために走査窓サイズを大きくすると分解
能が劣化することになる。従つてカラー画像を処
理するときには再現色が少なく実用的でない。し
かし本発明は表現できるレベルが原理的にほぼ連
続であるため、カラー画像処理にも最適な方式と
云える。またカラー画像処理においてイエロー
（Ｙ），シアン(C)，マゼンタ（Ｍ），ブラツク(B)そ
れぞれの信号に対して上記付加データのレベル分
布をズラして配置することにより各色の重なりを
少なくするなどの工夫も容易に可能なことは明ら
かである。さらに、付加データの規則性が現在各
種発表されている予測符号化法などの帯域圧縮効
率を向上させることにもなる等、本発明により波
及する効果は非常に大なるものがある。Effects of the Invention As described above, the present invention can obtain pseudo halftones without deteriorating image quality, and the image processing according to the present invention only needs to be performed in the image reading example. Therefore, for example, existing facsimile systems can be implemented by simply adding some circuits to the transmitting side. Conventionally, when an image was a mixture of a binary image such as a character line drawing and a halftone image, it was impossible to avoid deterioration in the image quality of one of them, but the present invention has made it possible to display and record images of high quality for both. Furthermore, in the conventional dither method, the number of pseudo halftone levels that can be expressed is limited by the matrix size, and if the scanning window size is increased to increase the number of levels, the resolution will deteriorate. Therefore, when processing color images, the number of reproduced colors is so small that it is not practical. However, since the levels that can be expressed in the present invention are essentially continuous, it can be said to be an optimal method for color image processing. In addition, in color image processing, the level distribution of the additional data is shifted and arranged for each of the yellow (Y), cyan (C), magenta (M), and black (B) signals to reduce the overlap of each color. It is clear that such measures are easily possible. Furthermore, the regularity of the additional data also improves the band compression efficiency of various currently announced predictive coding methods, and the present invention has a very large effect.

【図面の簡単な説明】[Brief explanation of drawings]

第１図ａ，ｂは従来の擬似中間調表示の１つで
あるデイザ法を説明する概略図、第２図ａ〜ｅは
本発明の一実施例における画像信号処理方法の走
査窓とデータ変換を説明する概略図、第３図は同
方法の一部の処理手順を示すフローチヤート、第
４図のａ，ｂは同方法のデータ再配分に規則性を
与える方法を説明する概略図、第５図は付加デー
タ補正係数と総和Ｓとの関係を示すグラフ、第６
図は本発明の一実施例における画像信号処理方法
の処理手順を示すフローチヤート、第７図は本発
明の同方法を実現する画像信号処理装置のブロツ
ク結線図、第８図は同装置における付加データ加
算回路のブロツク結線図、第９図ａ，ｂは同付加
データ加算回路における記憶装置の記憶状態を説
明するための概略図、第１０図は同付加データ加
算回路の動作を示すタイミングチヤート、第１１
図は同装置における順位付回路のブロツク結線
図、第１２図は同装置における再配分回路のブロ
ツク結線図、第１３図は同装置における誤差補正
演算回路のブロツク結線図である。 １９，２１……画像データ記憶装置、２５……
データ加算回路、２６……誤差補正演算回路、２
７……付加データ加算回路、２８……順位付回
路、２９……再配分回路。 Figures 1a and b are schematic diagrams illustrating the dither method, which is one of the conventional pseudo halftone displays, and Figures 2a to 2e are scanning windows and data conversion of an image signal processing method in an embodiment of the present invention. FIG. 3 is a flowchart illustrating a part of the processing procedure of the method; FIGS. Figure 5 is a graph showing the relationship between the additional data correction coefficient and the total sum S.
The figure is a flowchart showing the processing procedure of an image signal processing method according to an embodiment of the present invention, FIG. 7 is a block wiring diagram of an image signal processing device that implements the same method of the present invention, and FIG. 8 is an addition in the same device. A block wiring diagram of the data addition circuit, FIGS. 9a and 9b are schematic diagrams for explaining the storage state of the storage device in the additional data addition circuit, and FIG. 10 is a timing chart showing the operation of the additional data addition circuit. 11th
12 is a block diagram of the ranking circuit in the same device, FIG. 12 is a block diagram of the redistribution circuit in the same device, and FIG. 13 is a block diagram of the error correction calculation circuit in the same device. 19, 21... image data storage device, 25...
Data addition circuit, 26...Error correction calculation circuit, 2
7... Additional data addition circuit, 28... Ranking circuit, 29... Redistribution circuit.

Claims (1)

【特許請求の範囲】 １ 原画像を走査分解して得られた各画素の画信
号レベルを第１、第２画信号記憶手段に記憶さ
せ、前記第２の画信号記憶手段を走査する画素数
Ｍの第２の走査窓内の全ての画素の画信号レベル
の和S_nと誤差補正量Ｅの和Ｓを求め、 Ｏ≦Ｓ≦Ｃ×ＭのときＳ＝Ｃ×Ｎ＋Ａ Ｏ＞Ｓ のときＮ＝Ｏ，Ａ＝Ｏ Ｓ＞Ｃ×Ｍ のときＮ＝Ｍ，Ａ＝Ｏ 〔但し、Ｃは所定の画信号レベル、 ＮはＯ≦Ｎ≦Ｍなる整数、 ＡはＯ≦Ａ＜Ｃ。〕 なるＮとＡを求め、前記第２の画信号記憶手段と
対応する前記第１の画信号記憶手段の位置を走査
する画素数Ｍの第１の走査窓内の各画素には前記
和Ｓに応じて大きさが制御される付加データを重
畳させた後に各画素を画信号レベルの降順または
昇順に番号付けし、前記第１の走査窓に対応する
前記第２の走査窓内の各画素に対し降順の時は１
番目からＮ番目の画素は画信号レベルとしてＣ
を、（Ｎ＋１）番目の画素は画信号レベルとして
Ａを、残りの画素は画信号レベルとしてＯを割当
てる置換を施し、昇順の時は１番目から（Ｍ―Ｎ
−１）番目の画素は画信号レベルとしてＯを、
（Ｍ−Ｎ）番目の画素は画信号レベルとしてＡを、
残りの画素は画信号レベルとしてＣを割当てる置
換を施し、現在の第２の走査窓内の各画素で以後
の走査窓移動によつて再度走査窓内に含まれなく
なる画素の画信号レベルP_1STに対し、前記画信号
レベルP_1STと予め定めてあるＯ≦Ｖ＜Ｃなる二値
化レベルＶとの比較により前記画信号レベルP_1ST
が大きい場合はＣを、前記画信号レベルP_1STが大
きくない場合はＯを画信号レベルP_2NDとして与え
る置換を施し、次の走査窓移動後の誤差補正量Ｅ
として前記画信号レベルP_1STとP_2NDの差の総和を
与え、上記手順を前記第１、第２の画信号記憶手
段の全域に対して前記第１の走査窓および前記第
２の走査窓を所定画素ずつ移動させながら繰返す
ことを特徴とする画像信号処理方法。[Claims] 1. The image signal level of each pixel obtained by scanning and decomposing the original image is stored in first and second image signal storage means, and the number of pixels to be scanned in the second image signal storage means. Find the sum S of the pixel signal levels of all pixels in the second scanning window of M and the sum _S of the error correction amount E. When O≦S≦C×M, S=C×N+A When O>S N=O, A=O When S>C×M, N=M, A=O [However, C is a predetermined image signal level, N is an integer satisfying O≦N≦M, and A is O≦A<C. ] Find N and A, and calculate the sum S for each pixel within a first scanning window of M pixels in which the position of the first image signal storage means corresponding to the second image signal storage means is scanned. After superimposing additional data whose size is controlled according to 1 for descending order
The pixel from the th to the Nth has an image signal level of C.
, the (N+1)th pixel is assigned A as the image signal level, the remaining pixels are assigned O as the image signal level, and in ascending order, from the 1st to (MN
-1)th pixel has O as the image signal level,
The (M−N)th pixel has A as the image signal level,
The remaining pixels are replaced by assigning C as the image signal level, and for each pixel within the current second scanning window, the image signal level P _1ST of the pixel that will no longer be included within the scanning window due to subsequent scanning window movement. , the image signal level P _1ST is determined by comparing the image signal level P _1ST with a predetermined binarization level V such that O≦V<C.
If the image signal level P _1ST is large, C is given as the image signal level P 2ND, and if the image signal level P 1ST is not large, O is given as the image signal level P _2ND .
The sum of the differences between the image signal levels P _1ST and P _2ND is given as An image signal processing method characterized by repeating the process while moving a predetermined pixel at a time.