JPH0117175B2 - - Google Patents
Info
- Publication number
- JPH0117175B2 JPH0117175B2 JP57049458A JP4945882A JPH0117175B2 JP H0117175 B2 JPH0117175 B2 JP H0117175B2 JP 57049458 A JP57049458 A JP 57049458A JP 4945882 A JP4945882 A JP 4945882A JP H0117175 B2 JPH0117175 B2 JP H0117175B2
- Authority
- JP
- Japan
- Prior art keywords
- logical
- logical operation
- creation unit
- variable
- operation expression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000014509 gene expression Effects 0.000 claims description 33
- 238000011156 evaluation Methods 0.000 claims description 31
- 239000000470 constituent Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 13
- 238000004364 calculation method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、データ処理システムにおける論理演
算制御方式に関し、特に論理演算式の演算処理に
おいて、演算式の特性を評価して、演算途中の結
果により常時最終結果を予測し、可能な場合に、
シヨートカツトして最終結果を得るように、最適
演算制御を行なう論理演算制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a logic operation control method in a data processing system, and in particular, in the operation processing of logical operation expressions, the characteristics of the operation expressions are evaluated and the results of the operation are always used to determine the final state. Predict outcomes and, where possible,
This invention relates to a logic operation control method that performs optimal operation control so as to shortcut and obtain the final result.
技術の背景
一般に、データ処理システムにおいては、どの
ように複雑な論理演算式であつても、２項の
ANDおよびOR演算の複合演算形に還元し、それ
ら各ANDおよびOR演算を逐次的に実行して処理
する方法がとられている。Technical background In general, in data processing systems, no matter how complex the logical operation expression, it is
A method has been adopted in which processing is reduced to a compound operation form of AND and OR operations, and each of these AND and OR operations is executed sequentially.
このような論理演算においては、演算処理対象
の２個の論理変数のうちの一方の値によつては、
他方の論理変数の値の評価をまたずに、結果が確
定する場合がある。 In such logical operations, depending on the value of one of the two logical variables to be processed,
The result may be determined without evaluating the value of the other logical variable.
従来、論理演算子の＆（AND）と！（OR）に
対する左辺、右辺の評価方法としては、
(i) ｅ≡e1＆e2の場合
e1が真の時−更にe2の評価必要
e1が偽の時−偽成立と解釈
e1が真でe2が真の時−真成立と解釈
e1が真でe2が偽の時−偽成立と解釈
(ii) ｅ≡e1！e2の場合
e1が真の時−真成立と解釈
e1が偽の時−更にe2の評価必要
e1が偽でe2が真の時−真成立と解釈
e1が偽でe2が偽の時―偽成立と解釈
として、論理演算式の中に論理演算子が複数個出
現した場合にも、それらをei＆ejあるいはei！ejの
形式に直して、上記の基本パターンのいずれかを
適用する評価を繰返し、演算処理を行なつてい
た。 Conventionally, the logical operator & (AND) and! The evaluation methods for the left and right sides of (OR) are as follows: (i) In the case of e≡e 1 & e 2 , when e 1 is true - further evaluation of e 2 is required e When 1 is false - interpreted as false e 1 When is true and e 2 is true - Interpretation as true holds true When e 1 is true and e 2 is false - Interpretation as false hold (ii) e≡e 1 ! In the case of e 2 , when e 1 is true - interpreted as true e When 1 is false - further evaluation of e 2 is necessary e When 1 is false and e 2 is true - interpreted as true e 1 is false and e When 2 is false - Interpretation as false holds true, even when multiple logical operators appear in a logical expression, they can be expressed as e i & e j or e i ! The calculation process was carried out by converting it into the form e j and repeating the evaluation by applying one of the above basic patterns.
このような手法は、PL／ＩやCOBOL等のコン
パイラにおいて、常に論理演算子の１個に対して
適用されているが、論理演算子がｎ個縦続して出
現すると、ｎ回の評価をしなければならなかつ
た。 This method is always applied to one logical operator in compilers such as PL/I and COBOL, but when n logical operators appear in series, n times of evaluation is required. I had to.
発明の目的および構成
本発明は、複数個の論理演算子が出現する論理
演算式の演算処理において、評価回数を減少さ
せ、更に評価順序を変更する括弧が存在する場合
にも、評価回数を減少させることが可能な演算制
御方式を提供することを目的とする。Object and Structure of the Invention The present invention reduces the number of evaluations in arithmetic processing of logical expressions in which multiple logical operators appear, and further reduces the number of evaluations when there are parentheses that change the order of evaluation. The purpose is to provide an arithmetic control method that allows
本発明は、そのための構成として任意の論理演
算式を２項のANDおよびORの基本論理演算の組
合せに還元し、該基本論理演算を逐次的ステツプ
により実行し、演算処理を行なう論理演算処理シ
ステムにおいて、
第１テーブル作成部２と、第１テーブル作成部
２により作成されて論理演算式の構成を示す情報
を保持する第１テーブルW1と、第２テーブル作
成部７と、第２テーブル作成部７により作成され
て論理演算式全体の演算処理の実行を管理する情
報を保持する第２テーブルW2と、演算処理部８
とをそなえ、
第１テーブル作成部２は、論理演算式を解析
し、上記論理演算式の構成を示す情報として、論
理演算式中の論理変数の総数、該論理変数の各々
に作用する論理演算子、入れ子構造のレベル、お
よび各論理変数ごとの第２テーブルW2中の関連
情報へのポインタ、を構成要素とする第１テーブ
ルW1を作成し、
第２テーブル作成部７は、第１テーブルW1を
解析し、一つの論理変数の評価の結果次に実行す
べき基本論理演算のステツプを、該論理変数に作
用する論理演算子の種類および入れ子構造のレベ
ルにしたがつて評価回数が最少となるステツプを
判定して決定するとともに、上記論理演算式全体
の実行を管理する情報として、各論理変数の内
容、および上記論理変数が真か偽かの論理評価の
結果次に実行すべき基本論理演算のステツプを指
定するポインタ、を構成要素とする第２テーブル
W2を作成し、
演算処理部８は、第２テーブルW2の情報に基
づいて論理演算式の各論理変数の評価を逐次的に
実行することを特徴としている。 The present invention provides a logical operation processing system that reduces any logical operation expression to a combination of binary AND and OR basic logical operations, executes the basic logical operations in sequential steps, and performs arithmetic processing. , a first table creation unit 2, a first table W1 created by the first table creation unit 2 and holding information indicating the configuration of a logical operation expression, a second table creation unit 7, and a second table creation unit 2; a second table W 2 that is created by the unit 7 and holds information for managing the execution of the arithmetic processing of the entire logical operation expression; and the arithmetic processing unit 8
The first table creation unit 2 analyzes the logical operation expression, and provides the total number of logical variables in the logical operation expression and the logical operation acting on each of the logical variables as information indicating the configuration of the logical operation expression. The second table creation unit 7 creates a first table W 1 whose constituent elements are a child, a nested structure level, and a pointer to the related information in the second table W 2 for each logical variable. Table W 1 is analyzed, and as a result of the evaluation of one logical variable, the next step of the basic logical operation to be executed is determined by the number of evaluations according to the type of logical operator acting on the logical variable and the level of the nested structure. In addition to determining and determining the minimum number of steps, the content of each logical variable and the result of the logical evaluation of whether the logical variable is true or false, which should be executed next, are used as information to manage the execution of the entire logical operation expression. A second table whose constituent elements are pointers that specify the steps of basic logical operations.
W2 is created, and the arithmetic processing unit 8 is characterized in that it sequentially evaluates each logical variable of the logical operation expression based on the information in the second table W2 .
発明の実施例
以下に、本発明を実施例にしたがつて詳述す
る。EXAMPLES OF THE INVENTION The present invention will be described in detail below using examples.
第１図は、本発明実施例において使用される論
理演算制御の基本パターンを示す。同図ａは、論
理演算子＆のみによつて結合された論理演算式
e1＆e2＆e3＆……＆eo
についての制御基本パターンを示し、実線は真の
逐次的評価ルート、点線は偽のシヨートカツト、
ルートの制御の流れを表わす。図において、はじ
めにe1を評価し、真であれば更にe2の評価を行な
う真の逐次的評価ルートをとり、偽であれば、残
りのe2乃至eoの評価をまたずに偽の結果が確定す
るので、偽のシヨートカツト・ルートをとる。
e1，e2，……と論理変数が真である限り同様な評
価が繰り返され、最初に偽が出現した論理変数位
置から、偽のシヨートカツト・ルートへ移る。 FIG. 1 shows a basic pattern of logical operation control used in an embodiment of the present invention. Figure a shows the basic control pattern for the logical expressions e 1 & e 2 & e 3 &... &e o connected only by the logical operator &, where the solid line is the true sequential evaluation route and the dotted line is the false one. shortcut,
Represents the flow of control of a route. In the figure, e 1 is evaluated first, and if it is true, e 2 is further evaluated. If it is false, e 1 is evaluated, and e 2 is evaluated. Since the result is certain, I will take the fake shot cut route.
Similar evaluations are repeated as long as the logical variables e 1 , e 2 , . . . are true, and the process moves from the logical variable position where false appears first to the false shortcut root.
第２図ｂは、論理演算子！のみによつて結合さ
れた論理演算式
e1！e2！e3……！eo
についての制御基本パターンを示す。図におい
て、実線は真のシヨートカツト・ルート、点線は
逐次的評価ルートの制御の流れを表わす。はじめ
にe1を評価し、それが真であれば、後のe2乃至eo
の評価をまつまでもなく、演算式の真が確定す
る。e1が偽の場合には、e2の評価を行ない、それ
が真であればシヨートカツト・ルートへ、偽であ
れば逐次的評価ルートでe3の評価へ移る。 Figure 2b shows the logical operator! Logical expressions connected only by e 1 ! e2 ! e3 ...! The basic control pattern for e o is shown. In the figure, the solid line represents the true shortcut route, and the dotted line represents the control flow of the sequential evaluation route. First evaluate e 1 , and if it is true, later e 2 to e o
The truth of the arithmetic expression is determined without evaluation. If e 1 is false, we evaluate e 2 , and if it is true, we go to the short cut route, and if it is false, we go to the sequential evaluation route to evaluate e 3 .
上記２つの制御基本パターン以外に、演算順序
を変更する括弧を有する論理演算式について、括
弧の入れ子構造のネストを考慮する。たとえば、
論理演算式
（e1！e2）＆e3＆e4
について、第３図に制御パターンを示す。 In addition to the above two basic control patterns, nesting of parentheses is considered for logical operation expressions that have parentheses that change the order of operations. for example,
FIG. 3 shows the control pattern for the logical operation expressions (e 1 ! e 2 ) & e 3 & e 4 .
第２図において、（e1！e2）の入れ子内を先に
評価し、その結果により第１図ａの制御基本パタ
ーンを適用して処理を進める。 In FIG. 2, the nested part of (e 1 !e 2 ) is evaluated first, and based on the result, the basic control pattern of FIG. 1a is applied to proceed with the process.
以上の制御パターンを適用することにより、あ
らゆる論理演算式について、評価回数を短縮した
演算処理を実現することができる。 By applying the above control pattern, it is possible to realize arithmetic processing with a reduced number of evaluations for all logical expressions.
第３図は、本実施例において使用される、論理
演算子（＆，！）と括弧入れ子レベルとを同時に
管理するテーブルW1と、真のルートおよび偽の
ルートを経ての制御の流れを管理するテーブル
W2とを示している。テーブルW1は論理変数の数
だけの項目欄※をもち、またテーブルW2は、各
論理変数毎に設けられる。これらのテーブルは、
予め論理式を解折する処理を行なつて作成してお
かれる。 FIG. 3 shows a table W1 used in this embodiment that simultaneously manages logical operators (&,!) and parenthesis nesting levels, and manages the flow of control via the true route and false route. table to
W 2 is shown. Table W 1 has as many item columns as the number of logical variables, and table W 2 is provided for each logical variable. These tables are
It is created in advance by performing processing to decompose a logical formula.
テーブルW1において、「登録数」は、演算式中
の論理変数の全個数を表わす。「該当W2へのポイ
ンタ」は対応する論理変数のテーブルW2へのポ
インタを、「入れ子レベル」は括弧（ネスト）の
多重レベルを、「演算子」は論理変数に続く演算
子を示す。ただし、最後の論理変数の「演算子」
欄は、＆および！以外の文字を用いて最終である
ことを表示する。 In table W1 , the "number of registrations" represents the total number of logical variables in the arithmetic expression. "Pointer to applicable W 2 " indicates a pointer to table W 2 of the corresponding logical variable, "nesting level" indicates multiple levels of parentheses (nesting), and "operator" indicates an operator following the logical variable. However, the last logical variable's "operator"
The columns are & and! Use a character other than ``to'' to indicate finality.
テーブルW2において、「該当eiの情報」は論理
変数eiの評価対象内容となる情報、「true時のポ
インタ」は真の時の行先テーブルW2へのポイン
タ、「false時のポインタ」は偽の時の行先テーブ
ルW2へのポインタを示す。 In table W 2 , "corresponding e i information" is the information to be evaluated for logical variable e i , "pointer when true" is a pointer to destination table W 2 when true, "pointer when false" indicates a pointer to destination table W2 when false.
第４図は、第３図に示す管理テーブルを使用し
て、論理演算の制御の流れを管理した１実施例を
示す。図は、PL／Ｉ言語により記述された第２
図示の論理演算
If（Ａ！Ｂ）＆Ｃ＆Ｄ
THEN節〜
ELSE節〜
の場合を示している。図において、A1乃至A4は、
テーブルW2のそれぞれの先頭アドレスを示し、
B1はTHEN節の入口アドレス、B2はELSE節の
入口アドレスを示す。なお、テーブル１におい
て、登録数＝４、入れ子レベル＝ネスト１と記録
される。 FIG. 4 shows an embodiment in which the control flow of logical operations is managed using the management table shown in FIG. The figure shows the second version written in PL/I language.
The illustrated logical operation I f (A!B) &C&D THEN clause ~ ELSE clause ~ is shown. In the figure, A 1 to A 4 are
Indicates each start address of table W 2 ,
B 1 indicates the entry address of the THEN clause, and B 2 indicates the entry address of the ELSE clause. Note that in Table 1, the number of registrations=4 and the nesting level=nest 1 are recorded.
まず、演算優先度の高いネスト１をもつＡの評
価から開始する。ポインタA1にしたがつてＡの
情報を読み、評価結果が真（true）であれば、括
弧内のＢの評価をまつことなく、ポインタA3の
指示にしたがつてＣの評価に移る。他方、Ａの評
価が偽（false）であれば、ポインタA3の指示に
したがつてＢの評価へ移る。以後は第１図ａの制
御基本パターンにしたがつて、評価が進行され
る。論理演算式の最終結果が定まると、その値に
したがつて、B1あるいはB2のいずれかへ進行す
る。図示のように、各評価ステツプ毎に、シヨー
トカツト・ルートが設定されているので、常に評
価結果にしたがつて最適の演算制御が可能とな
る。 First, we start with the evaluation of A, which has nest 1 with a high calculation priority. The information on A is read according to the pointer A1 , and if the evaluation result is true, the evaluation of B in the parentheses is not completed and the evaluation of C is proceeded according to the instruction of the pointer A3 . On the other hand, if the evaluation of A is false, the process moves to the evaluation of B according to the instruction of pointer A3 . Thereafter, evaluation proceeds according to the basic control pattern shown in FIG. 1a. Once the final result of the logical operation expression is determined, the process proceeds to either B 1 or B 2 depending on the value. As shown in the figure, a short cut route is set for each evaluation step, so that optimal calculation control can always be performed according to the evaluation results.
第５図は、本発明実施例システムの概要図であ
る。図において、１はデータ処理装置、２はテー
ブルW1作成部、３は演算要素検出部、４はテー
ブルW1作成処理部、５はカウンタ、６はW1サイ
ズレジスタ、７はテーブルW2作成部、８は演算
処理部、９は演算式データフアイル、１０はテー
ブルW1およびテーブルW2格納フアイル、１１は
出力帳票を示す。 FIG. 5 is a schematic diagram of a system according to an embodiment of the present invention. In the figure, 1 is a data processing device, 2 is a table W 1 creation unit, 3 is a calculation element detection unit, 4 is a table W 1 creation processing unit, 5 is a counter, 6 is a W 1 size register, and 7 is a table W 2 creation unit. 8 is an arithmetic processing unit, 9 is an arithmetic expression data file, 10 is a table W1 and table W2 storage file, and 11 is an output form.
テーブルW1作成部は、演算式データフアイル
９から処理対象となる演算式を取り出し、論理演
算検出部３により論理変数、括弧、論理演算子を
それぞれ検出し、テーブルW1作成処理部４に送
る。カウンタ５は論理変数の個数、括弧の数をカ
ウントし、テーブルW1作成処理部４、W1サイズ
レジスタ６へ送る。作成テーブルW1処理部４は、
これらのデータに基づいて、第３図に示すテーブ
ルW1を作成し、フアイル１０に格納する。なお、
テーブルW1中の該当W2へのポインタは、予め設
定されているものとする。 The table W 1 creation unit extracts the arithmetic expression to be processed from the arithmetic expression data file 9, detects logical variables, parentheses, and logical operators using the logical operation detection unit 3, and sends them to the table W 1 creation processing unit 4. . The counter 5 counts the number of logical variables and the number of parentheses and sends them to the table W 1 creation processing section 4 and the W 1 size register 6. The creation table W 1 processing unit 4 is
Based on these data, a table W1 shown in FIG. 3 is created and stored in the file 10. In addition,
It is assumed that the pointer to the corresponding W 2 in the table W 1 is set in advance.
テーブルW2作成部７は、フアイル１０からテ
ーブルW1を取り出し、各論理変数毎に、その論
理演算子と括弧すなわち入れ子構造とから、論理
変数が真の場合と偽の場合とについて、次に進む
べきステツプを調べ、その位置にポインタを張
る。次に進むべきステツプの決定は、第１図およ
び第２図に示した制御パターンのアルゴリズムに
したがう。第４図はその詳細な制御フローであ
り、一つの論理演算子に関するポインタ設定の手
順を示している。この手順を、テーブルW1の登
録数だけ繰返すことにより、テーブルW2が完成
される。完成されたテーブルW2は、フアイル１
０に格納される。 The table W 2 creation unit 7 extracts the table W 1 from the file 10, and for each logical variable, from its logical operator and parentheses, that is, the nested structure, calculates whether the logical variable is true or false. Check the step you need to take and place the pointer at that location. The next step to proceed to is determined according to the control pattern algorithm shown in FIGS. 1 and 2. FIG. 4 is a detailed control flow, showing the procedure for setting a pointer regarding one logical operator. By repeating this procedure for the number of entries in table W 1 , table W 2 is completed. Completed table W 2 is file 1
Stored at 0.
演算処理部８は、実行に際して、フアイル１０
からテーブルW1，W2を取り出し、第４図に示さ
れるように、まずテーブルW1に示された先頭の
論理変数について、テーブルW2を参照し、その
論理変数を評価する。その論理値が真か偽かにし
たがつて、テーブルW2に設定されている対応す
るポインタを選択し、その指示する位置のテーブ
ルW2を次に参照する。以下同様に、論理変数の
評価とポインタの選択、次のW2参照、を繰り返
し、自動的に最適、最短のパスを通つて、最終結
果に到達することができる。 The arithmetic processing unit 8 executes the file 10
Tables W 1 and W 2 are extracted from , and as shown in FIG. 4, the first logical variable shown in table W 1 is evaluated by referring to table W 2 . Depending on whether the logical value is true or false, the corresponding pointer set in the table W2 is selected, and the table W2 at the position pointed to by the pointer is then referred to. Similarly, the evaluation of logical variables, selection of pointers, and reference to the next W 2 are repeated, and the final result can be reached automatically through the optimal and shortest path.
発明の効果
本発明によれば、評価する必要のない冗長な演
算項について、演算処理を省略することができ、
論理演算式の評価速度すなわち演算速度を向上さ
せることができる。本発明は、特に高級言語のコ
ンパイル処理、あるいはインタプリタの実行にお
いて、論理演算機構として使用することにより、
処理時間の短縮を図ることができる。Effects of the Invention According to the present invention, calculation processing can be omitted for redundant operands that do not need to be evaluated.
The evaluation speed of logical operation expressions, that is, the calculation speed can be improved. The present invention can be used as a logic operation mechanism, especially in high-level language compilation processing or interpreter execution.
Processing time can be shortened.
第１図および第２図は本発明における論理演算
の制御パターンを示す説明図、第３図は実施例に
おいて使用される論理演算ステツプの実行管理用
テーブルの説明図、第４図は第３図に示したテー
ブルの機能を具体例で示す説明図、第５図は実施
例システムの構成図、第６図はテーブルW2のポ
インタを設定するための手順を示すフロー図であ
る。
図中、１はデータ処理装置、２はテーブルW1
作成部、７はテーブルW2作成部、８は演算処理
部、９は演算式データフアイル、１０はテーブル
W1およびW2格納フアイルを示す。
1 and 2 are explanatory diagrams showing control patterns of logical operations in the present invention, FIG. 3 is an explanatory diagram of an execution management table for logical operation steps used in the embodiment, and FIG. FIG. 5 is a diagram showing the configuration of the embodiment system, and FIG. 6 is a flowchart showing the procedure for setting the pointer of table W2 . In the figure, 1 is a data processing device, 2 is a table W 1
Creation part, 7 is table W 2 creation part, 8 is calculation processing part, 9 is calculation formula data file, 10 is table
W 1 and W 2 storage files are shown.
Claims (1)
基本論理演算の組合せに還元し、該基本論理演算
を逐次的ステツプにより実行し、演算処理を行な
う論理演算処理システムにおいて、 第１テーブル作成部２と、第１テーブル作成部
２により作成されて論理演算式の構成を示す情報
を保持する第１テーブルW1と、第２テーブル作
成部７と、第２テーブル作成部７により作成され
て論理演算式全体の演算処理の実行を管理する情
報を保持する第２テーブルW2と、演算処理部８
とをそなえ、 第１テーブル作成部２は、論理演算式を解析
し、上記論理演算式の構成を示す情報として、論
理演算式中の論理変数の総数、該論理変数の各々
に作用する論理演算子、入れ子構造のレベル、お
よび各論理変数ごとの第２テーブルW2中の関連
情報へのポインタ、を構成要素とする第１テーブ
ルW1を作成し、 第２テーブル作成部７は、第１テーブルW1を
解析し、一つの論理変数の評価の結果次に実行す
べき基本論理演算のステツプを、該論理変数に作
用する論理演算子の種類および入れ子構造のレベ
ルにしたがつて評価回数が最少となるステツプを
判定して決定するとともに、上記論理演算式全体
の実行を管理する情報として、各論理変数の内
容、および上記論理変数が真か偽かの論理評価の
結果次に実行すべき基本論理演算のステツプを指
定するポインタ、を構成要素とする第２テーブル
W2を作成し、 演算処理部８は、第２テーブルW2の情報に基
づいて論理演算式の各論理変数の評価を逐次的に
実行することを特徴とする論理演算制御方式。[Scope of Claims] 1. A logical operation processing system that reduces an arbitrary logical operation expression to a combination of two basic logical operations of AND and OR, executes the basic logical operations in sequential steps, and performs arithmetic processing. , a first table creation unit 2, a first table W1 created by the first table creation unit 2 and holding information indicating the configuration of a logical operation expression, a second table creation unit 7, and a second table creation unit a second table W 2 that is created by 7 and holds information for managing the execution of arithmetic processing for the entire logical operation expression, and arithmetic processing section 8
The first table creation unit 2 analyzes the logical operation expression, and provides the total number of logical variables in the logical operation expression and the logical operation acting on each of the logical variables as information indicating the configuration of the logical operation expression. The second table creation unit 7 creates a first table W 1 whose constituent elements are a child, a nested structure level, and a pointer to the related information in the second table W 2 for each logical variable. Table W 1 is analyzed, and as a result of the evaluation of one logical variable, the next step of the basic logical operation to be executed is determined by the number of evaluations according to the type of logical operator acting on the logical variable and the level of the nested structure. In addition to determining and determining the minimum number of steps, the content of each logical variable and the result of the logical evaluation of whether the logical variable is true or false, which should be executed next, are used as information to manage the execution of the entire logical operation expression. A second table whose constituent elements are pointers that specify the steps of basic logical operations.
W2 is created, and the arithmetic processing unit 8 sequentially evaluates each logical variable of the logical operation expression based on the information of the second table W2 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4945882A JPS58166443A (en) | 1982-03-27 | 1982-03-27 | Logical arithmetic control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4945882A JPS58166443A (en) | 1982-03-27 | 1982-03-27 | Logical arithmetic control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166443A JPS58166443A (en) | 1983-10-01 |
| JPH0117175B2 true JPH0117175B2 (en) | 1989-03-29 |
Family
ID=12831691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4945882A Granted JPS58166443A (en) | 1982-03-27 | 1982-03-27 | Logical arithmetic control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166443A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2868122B2 (en) * | 1987-11-05 | 1999-03-10 | 富士通株式会社 | Logical expression evaluation order determination method |
| JP4626032B2 (en) * | 2000-08-28 | 2011-02-02 | 株式会社デンソー | Program conversion apparatus, program conversion method, and recording medium |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010936A (en) * | 1973-05-25 | 1975-02-04 | ||
| JPS5510659A (en) * | 1978-07-08 | 1980-01-25 | Toshiba Corp | Data processor |
-
1982
- 1982-03-27 JP JP4945882A patent/JPS58166443A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010936A (en) * | 1973-05-25 | 1975-02-04 | ||
| JPS5510659A (en) * | 1978-07-08 | 1980-01-25 | Toshiba Corp | Data processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58166443A (en) | 1983-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6954747B1 (en) | Methods for comparing versions of a program | |
| US5832273A (en) | System for deleting redundant instructions from high level language source code containing in-line assembly instructions | |
| JPH04225431A (en) | Method for compiling computer instruction for increasing instruction-cache efficiency | |
| US8788449B2 (en) | Interface for creating and editing boolean logic | |
| JPH0117175B2 (en) | ||
| Hanus et al. | Memoized pull-tabbing for functional logic programming | |
| JP3461185B2 (en) | Method and apparatus for registering source code line number to load module | |
| CN112491681A (en) | Method and system for reading automobile bus data | |
| US5854919A (en) | Processor and its operation processing method for processing operation having bit width exceeding data width of bit storage unit | |
| JPS64725B2 (en) | ||
| JP3073889B2 (en) | Data transfer method | |
| JPH0744397A (en) | Program processing accelerating system | |
| JPH0553822A (en) | Method and device for erasing common partial expressional sentence | |
| JP3240647B2 (en) | Computer language structured processing | |
| JPS5846439A (en) | Program editing method of computer | |
| JP2839845B2 (en) | Microprogram verification method | |
| CN117271364A (en) | Code defect detection method based on program slicing | |
| JP2021018535A (en) | Update management device | |
| JP2507676B2 (en) | Index I / O statement execution processing method | |
| JPH0816448A (en) | Data deleting method for data group | |
| JPH08339309A (en) | Data breakdown check method, data processor and data base preparing device | |
| JP2000305786A (en) | Compile processor and program recording medium | |
| Feather et al. | Implementing Specification Freedoms | |
| JPH0553819A (en) | System for managing validity of knowledge in knowledge processing system | |
| JPS63269229A (en) | Compiling system for character string operation system instruction |