JPH01165214A - Variable delay line device - Google Patents
Variable delay line deviceInfo
- Publication number
- JPH01165214A JPH01165214A JP32321287A JP32321287A JPH01165214A JP H01165214 A JPH01165214 A JP H01165214A JP 32321287 A JP32321287 A JP 32321287A JP 32321287 A JP32321287 A JP 32321287A JP H01165214 A JPH01165214 A JP H01165214A
- Authority
- JP
- Japan
- Prior art keywords
- delay line
- impedance
- line
- variable
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 abstract description 23
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Fixing For Electrophotography (AREA)
- Color Electrophotography (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は可変遅延線装置に係り、特に、インダクタンス
素子と可変容量ダイオードを有する可変遅延線に、更に
インピーダンス線路を組合せた可変遅延線装置に関する
。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a variable delay line device, and more particularly to a variable delay line device in which an impedance line is further combined with a variable delay line having an inductance element and a variable capacitance diode. .
従来、可変遅延線としては、捲線されたインダクタンス
素子に設けた複数のタップに可変容量ダイオードの一端
を梯子状に接続し、それら可変容量タイオードの他端を
バイパスコンデンサを介して共通接地して遅延線を形成
し、その可変容量ダイオードの他端に逆電圧の制御信号
を印加し、その制御信号を変化させて遅延時間を変える
構成が知られている。Conventionally, variable delay lines have been constructed by connecting one end of a variable capacitance diode in a ladder shape to multiple taps provided on a wound inductance element, and connecting the other ends of the variable capacitance diodes to a common ground via a bypass capacitor to generate a delay. A known configuration is to form a line, apply a reverse voltage control signal to the other end of the variable capacitance diode, and change the control signal to change the delay time.
このような可変遅延線は、電子機器の回路中に組込む場
合に、可変遅延線の入出力端に半導体回路２例えばイン
バータ等のデジタル回路が接続される例が多いが、実際
にはその可変遅延線をそれら半導体回路と近接して配置
することが困難となることが多く、出力信号の波形劣化
を生じる心配がある。When such a variable delay line is incorporated into the circuit of an electronic device, a semiconductor circuit 2, for example, a digital circuit such as an inverter, is often connected to the input/output terminal of the variable delay line. It is often difficult to place lines close to these semiconductor circuits, and there is a concern that the waveform of the output signal will deteriorate.
そこで、可変遅延線にインピーダンス線路を縦続接続し
て可変遅延線装置を構成し、これを電子機器に組込み、
半導体回路との接続ラインが多少長くなっても出力信号
が歪まないような工夫が提案されている。Therefore, we configured a variable delay line device by cascading an impedance line to the variable delay line, and incorporated this into electronic equipment.
A method has been proposed to prevent the output signal from being distorted even if the connection line with the semiconductor circuit becomes somewhat long.
しかしながら、上述した可変遅延線装置では。 However, in the variable delay line device described above.
インピーダンス線路と半導体回路とのインピーダンス・
マツチングを図ることはできるが、可変遅延線の特性イ
ンピーダンスが遅延時間変化に伴って変化するから、固
定のインピーダンス線路を可変遅延線に縦続接続した構
成では、遅延時間の可変範囲の１点でしか可変遅延線と
インピーダンス線路のインピーダンス・マツチングがと
れず、大部分の点ではミス・マツチングとなる。The impedance between the impedance line and the semiconductor circuit
Matching can be achieved, but since the characteristic impedance of the variable delay line changes as the delay time changes, in a configuration in which a fixed impedance line is cascaded with the variable delay line, matching can only be achieved at one point in the delay time variable range. Impedance matching between the variable delay line and the impedance line cannot be achieved, resulting in mismatching at most points.
そのため、遅延時間の可変範囲の大部分において、可変
遅延線では入力信号に基づく反射波が生じ易く、超高速
信号を扱う場合にその反射波を無視できなくなって高速
性が制限される原因の一つになっていた。Therefore, in most of the delay time variable range, variable delay lines tend to generate reflected waves based on the input signal, and when handling ultrahigh-speed signals, these reflected waves cannot be ignored, which is one of the reasons why high-speed performance is limited. It had become.
本発明はこのような状況の下になされたもので。The present invention was made under these circumstances.
特性インピーダンスが変化する可変遅延線と特性インピ
ーダンスが変化しないインピーダンス線路とを良好なマ
ツチング状態で縦続接続可能であり。It is possible to cascade a variable delay line whose characteristic impedance changes and an impedance line whose characteristic impedance does not change with good matching.
超高速信号の劣化が生じ難い可変遅延線装置の提供を目
的とする。An object of the present invention is to provide a variable delay line device in which deterioration of ultra-high-speed signals is less likely to occur.
このような問題点を解決するために本発明は。 The present invention aims to solve these problems.
第１図に示すように、インダクタンス素子りの中間タッ
プに可変容量ダイオードＤｖの一端を梯子状に接続して
遅延線ＤＬを形成し、この遅延線ＤＬの出力端３を例え
ば電界効果トランジスタＴｒ等の電子的可変インピーダ
ンス素子で終端接続し。As shown in FIG. 1, one end of a variable capacitance diode Dv is connected to the center tap of the inductance element in a ladder shape to form a delay line DL, and the output end 3 of this delay line DL is connected to, for example, a field effect transistor Tr. Terminate with an electronic variable impedance element.
その可変容量ダイオードＤｖへ加える制御信号■ｄを入
力する駆動回路５をその電界効果トランジスタＴｒのゲ
ートへ接続し、その駆動回路５によってその遅延線ＤＬ
の特性インピーダンスの変化傾向と同様に電界効果トラ
ンジスタＴｒのインピーダンスを増減させ、さらに遅延
線ＤＬの出力端にインピーダンス線路７を縦続接続する
とともに。A drive circuit 5 inputting a control signal d to be applied to the variable capacitance diode Dv is connected to the gate of the field effect transistor Tr, and the drive circuit 5 connects the delay line DL to the gate of the field effect transistor Tr.
The impedance of the field effect transistor Tr is increased or decreased in the same way as the characteristic impedance of the characteristic impedance changes, and the impedance line 7 is connected in cascade to the output end of the delay line DL.
そのインピーダンス線路７を遅延線ＤＬの特性インピー
ダンスの変化範囲の上限値に近似する値以上の値に選定
して構成されている。The impedance line 7 is selected to have a value equal to or larger than the upper limit of the range of change in the characteristic impedance of the delay line DL.
このような手段を備えた本発明の可変遅延線は。 The variable delay line of the present invention is equipped with such means.
遅延線ＤＬの出力端３に可変インピーダンス素子Ｔｒお
よびインピーダンス線路７が並列接続され。A variable impedance element Tr and an impedance line 7 are connected in parallel to the output end 3 of the delay line DL.
信号源からの制御信号Ｖｄが変化して遅延線ＤＬの特性
インピーダンスが遅延時間とともに変化しても、電界効
果トランジスタＴｒのインピーダンスが遅延線ＤＬのそ
れと同じ傾向で変化し、電界効果トランジスタＴｒおよ
びインピーダンス線路７の並列合成インピーダンスが１
つの制御信号Ｖｄによって遅延線ＤＬの特性インピーダ
ンスの変化と同様に増減する。Even if the control signal Vd from the signal source changes and the characteristic impedance of the delay line DL changes with the delay time, the impedance of the field effect transistor Tr changes with the same tendency as that of the delay line DL, and the impedance of the field effect transistor Tr and the impedance change. The parallel combined impedance of line 7 is 1
The characteristic impedance of the delay line DL increases or decreases depending on the control signal Vd.
以下本発明の詳細な説明する。 The present invention will be explained in detail below.
第１図は本発明に係る可変遅延線装置の一実施例を示す
回路図である。FIG. 1 is a circuit diagram showing an embodiment of a variable delay line device according to the present invention.
図において遅延線ＤＬは２例えば棒状ボビンに導線を単
層ソレノイド状に巻いたインダクタンス素子りと、この
インダクタンス素子りに設けた複数の中間タップにカソ
ード側を接続した可変容量ダイオード］）ｖと、これら
可変容量ダイオードＤＶのアノード側を共通にして接地
するバイパスコンデンサＣｐから構成されている。In the figure, the delay line DL consists of two elements, for example, an inductance element in which a conducting wire is wound around a rod-shaped bobbin in the form of a single-layer solenoid, and a variable capacitance diode whose cathode side is connected to a plurality of intermediate taps provided on the inductance element. It is composed of a bypass capacitor Cp which commonly grounds the anode sides of these variable capacitance diodes DV.
インダクタンス素子りの一端が遅延線ＤＬの入力端１に
、他端が遅延線ＤＬの出力端３になっており、その出力
端３にはインピーダンス値を電子的に可変できる例えば
電界効果トランジスタＴｒのドレインが接続され、その
ソースが接地されている。One end of the inductance element is the input end 1 of the delay line DL, and the other end is the output end 3 of the delay line DL. Its drain is connected and its source is grounded.
可変容量ダイオードＤＶのアノード側共通接続点には図
示を省略した信号源から抵抗Ｒ１を介して逆電圧の制御
電圧Ｖｄが接続されており１制御電圧Ｖｄの変化によっ
て可変容量ダイオードＤＶの容量が変化し、遅延線ＤＬ
の遅延特性が変わって可変遅延線として機能する。A reverse voltage control voltage Vd is connected to the common connection point on the anode side of the variable capacitance diode DV from a signal source (not shown) via a resistor R1, and the capacitance of the variable capacitance diode DV changes with a change in the control voltage Vd. and delay line DL
The delay characteristics of the line change and it functions as a variable delay line.
電界効果トランジスタＴｒの制御端子すなわちゲートに
は、制御電圧Ｖｄが直線回路５および抵抗Ｒ２を介して
接続されている。この直線回路５は、制御電圧Ｖｄを入
力してそれを略直線的に増幅し、電界効果トランジスタ
Ｔｒを駆動するものであり、制御電圧Ｖｄを変化させた
場合、電界効果トランジスタＴｒと後述するインピーダ
ンス線路７との並列合成抵抗が遅延線ＤＬの特性インピ
ーダンスの変化と一致するような制御電圧Ｖｇを出力す
る。A control voltage Vd is connected to a control terminal, ie, a gate, of the field effect transistor Tr via a linear circuit 5 and a resistor R2. This linear circuit 5 inputs a control voltage Vd, amplifies it substantially linearly, and drives the field effect transistor Tr. When the control voltage Vd is changed, the field effect transistor Tr and the impedance described later A control voltage Vg is output such that the parallel combined resistance with the line 7 matches the change in characteristic impedance of the delay line DL.
遅延線ＤＬの出力端３には、この遅延線ＤＬの特性イン
ピーダンスの最大値に略近い値もしくはそれ以上のイン
ピーダンスを有するインピーダンス線路７が縦続接続さ
れており、このインピーダンス線路７は抵抗Ｒ３で終端
されている。An impedance line 7 having an impedance substantially close to or higher than the maximum value of the characteristic impedance of the delay line DL is connected in cascade to the output end 3 of the delay line DL, and this impedance line 7 is terminated with a resistor R3. has been done.
このように構成された可変遅延線装置は、遅延線ＤＬの
入力端１にはインバータ■の出力側が。In the variable delay line device configured in this way, the input end 1 of the delay line DL is connected to the output side of the inverter (2).
インピーダンス線路５の終端が別のインバータＩの入力
側に接続されて使用される。The terminal end of the impedance line 5 is connected to the input side of another inverter I for use.
次に、上述した本発明の可変遅延線装置について考察す
る。Next, the variable delay line device of the present invention described above will be considered.
例えば、全インダクタンス値が１７０ｎＨで１２個の中
間タップを有するインダクタンス素子りと、逆電圧−１
０Ｖを印加した時に静電容量が１゜３ｐＦとなるととも
に逆電圧を減少させると４゜８ｐＦまで増加する特性を
有する可変容量ダイオード［）ｖを１２個組合せて可変
遅延線を構成すると、制御電圧Ｖｄを一１０Ｖから一１
ｖまで変化させれば、遅延時間ｔｄと特性インピーダン
スＺＯが第２図のように変化する。For example, an inductance element with a total inductance value of 170 nH and 12 center taps, and a reverse voltage of -1
When a variable delay line is constructed by combining 12 variable capacitance diodes [)v, which have the characteristic that the capacitance becomes 1°3 pF when 0V is applied and increases to 4°8 pF when the reverse voltage is reduced, the control voltage Vd from -10V to -1
If it is changed up to v, the delay time td and characteristic impedance ZO change as shown in FIG.
すなわち、ｉ！！延時間ｔｄは約１．５ｎｓから約３．
１ｎｓまで非直線的に増加し、特性インピーダンスＺＯ
は直線に近くかつ下側に若干窪んだ曲線で約１０４Ωか
ら約５４Ωまで減少するように変化する。In other words, i! ! The extension time td is about 1.5 ns to about 3.0 ns.
increases nonlinearly up to 1 ns, and the characteristic impedance ZO
changes from about 104Ω to about 54Ω with a curve that is close to a straight line and slightly concave downward.
そして、このような可変遅延線に特性インピーダンス１
２０Ωのインピーダンス線路７を縦続接続して本発明の
可変遅延線装置を構成すると、以下の様になる。Then, such a variable delay line has a characteristic impedance of 1
When the variable delay line device of the present invention is configured by cascading 20Ω impedance lines 7, the result will be as follows.
遅延線ＤＬの出力端３は、電界効果トランジスタＴｒの
ドレインとソース間のインピーダンス値ＲＦとインピー
ダンス線路７のインピーダンス値１２０Ωとの並列合成
抵抗値が、第２図の特性インピーダンスＺｏの変化と一
致するようにインピーダンス値ＲＦを変化させてやれば
、遅延線ＤＬの遅延時間ｔｄが変化して特性インピーダ
ンスＺＯも変化しても、遅延線ＤＬとインピーダンス線
路７がインピーダンス・マツチングする。At the output end 3 of the delay line DL, the parallel combined resistance value of the impedance value RF between the drain and source of the field effect transistor Tr and the impedance value 120Ω of the impedance line 7 matches the change in the characteristic impedance Zo shown in FIG. If the impedance value RF is changed in this manner, even if the delay time td of the delay line DL changes and the characteristic impedance ZO also changes, the impedance matching between the delay line DL and the impedance line 7 will be achieved.
この場合、遅延線を伝播して来た信号は、そのエネルギ
ーの一部が電界効果トランジスタＴｒで吸収され、残り
のエネルギーが出力端３で反射されることなくインピー
ダンス線路７を伝播し、最後に抵抗Ｒ３で吸収される。In this case, part of the energy of the signal propagated through the delay line is absorbed by the field effect transistor Tr, and the remaining energy propagates through the impedance line 7 without being reflected at the output end 3, and finally It is absorbed by resistor R3.
従って、超高速信号を通過させても波型劣化を小さく抑
えることが可能であるし、１つの制御信号Ｖｄによって
遅延時間の可変と、インピーダンス・マツチングが可能
となって構成が簡素化される。Therefore, it is possible to suppress waveform deterioration to a small level even when ultra-high speed signals are passed through, and the configuration is simplified because delay time can be varied and impedance matching can be performed using one control signal Vd.
なお、厳密にはインピーダンス線路７の特性インピーダ
ンスの値は、遅延線ＤＬの特性インピーダンスＺＯの変
化範囲の上限値に等しいか、それ以上に選定する必要が
あるが、電子回路の若干のミスマツチングは許容される
場合が多く、上限値に近似する値かそれ以上であればよ
い。Strictly speaking, the value of the characteristic impedance of the impedance line 7 must be selected to be equal to or greater than the upper limit of the variation range of the characteristic impedance ZO of the delay line DL, but a slight mismatch in the electronic circuit is acceptable. In many cases, a value close to the upper limit or greater is sufficient.
そして２本発明を実施するに当たり、インダクタンス素
子りは上述したように棒状ボビンに導線を捲線してもの
に限定されない。例えば９回路基板上に導線をスパイラ
ル状または折れ曲がり状に形成したものでもよく、その
形成方法としてもボビンや回路基板に導線ワイヤーを捲
線したりボビンや回基路板に設けた導電層からエツチン
グによって形成する等任意である。In carrying out the present invention, the inductance element is not limited to one in which a conducting wire is wound around a rod-shaped bobbin as described above. For example, conductive wires may be formed in a spiral or bent shape on a circuit board, and the formation method may include winding the conductive wire around a bobbin or circuit board, or etching a conductive wire from a conductive layer provided on a bobbin or circuit board. Forming etc. is optional.
また、電界効果トランジスタＴｒについてもこれに限定
されるものではなく、制御信号を制御端子に加えて電子
的にインピーダンスを可変できる可変インピーダンス素
子を用いればその目的達成が可能である。Further, the field effect transistor Tr is not limited to this, and the purpose can be achieved by using a variable impedance element whose impedance can be electronically varied by applying a control signal to a control terminal.
第３図は本発明の他の実施例を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the present invention.
上述した第１図の実施例が制御電圧Ｖｄを直線回路５を
介して電界効果トランジスタＴｒのゲートに加えた構成
であるのに対し、この実施例は信号源の制御電圧Ｖｄが
非直線回路９を介して非直線特性を有する電界効果トラ
ンジスタＴｒのゲートに接続された構成を示している。While the embodiment shown in FIG. 1 described above has a configuration in which the control voltage Vd is applied to the gate of the field effect transistor Tr via the linear circuit 5, in this embodiment the control voltage Vd of the signal source is applied to the gate of the field effect transistor Tr via the non-linear circuit 9. Tr is connected to the gate of a field effect transistor Tr having non-linear characteristics.
他の構成は第１図と同様である。The other configurations are the same as in FIG. 1.
この非直線回路９は２例えば折線近似構成のものであり
、制御電圧Ｖｄを入力して第５図の非直線特性で制御信
号Ｖｇ’を電界効果トランジスタＴｒのゲートに出力す
る機能を有している。This nonlinear circuit 9 has, for example, a broken line approximation configuration, and has a function of inputting a control voltage Vd and outputting a control signal Vg' with the nonlinear characteristics shown in FIG. 5 to the gate of the field effect transistor Tr. There is.
このような構成の可変遅延線装置は、遅延線ＤＬの特性
インピーダンスが第２図のようなものであっても、電界
効果トランジスタＴｒのドレインとソース間のインピー
ダンス値ＲＦが第４図のように非直線で変化するもので
ある場合、非直線回路９の特性が第５図の如き非直線特
性を有していれば、遅延線ＤＬとインピーダンス線路７
のマツチングを図ることができる。In a variable delay line device having such a configuration, even if the characteristic impedance of the delay line DL is as shown in Fig. 2, the impedance value RF between the drain and source of the field effect transistor Tr is as shown in Fig. 4. In the case of non-linear changes, if the characteristics of the non-linear circuit 9 have non-linear characteristics as shown in FIG.
It is possible to achieve matching of the following.
また、非直線回路９は折線近似構成のものに限定されず
、第５図の曲線に近似した直線を有する回路でもよい。Further, the non-linear circuit 9 is not limited to one having a structure approximating a broken line, but may be a circuit having a straight line approximating the curve of FIG. 5.
このように本発明では、直線回路５や非直線回路９が、
遅延線ＤＬの特性インピーダンスの変化傾向と同様の傾
向で電界効果トランジスタＴｒのインピーダンス値ＲＦ
を変化するようにそれらを駆動する駆動回路であればよ
く、遅延線ＤＬの特性インピーダンスの変化傾向と全く
同じように電界効果トランジスタＴｒのインピーダンス
値ＲＦを変化させる必要はない。In this way, in the present invention, the linear circuit 5 and the non-linear circuit 9 are
The impedance value RF of the field effect transistor Tr is similar to the change tendency of the characteristic impedance of the delay line DL.
It is not necessary to change the impedance value RF of the field effect transistor Tr in exactly the same way as the change tendency of the characteristic impedance of the delay line DL.
その場合、可変範囲の多（の点で完全なマツチング状態
とならない場合があっても、一般に電子回路は若干のミ
ス・マツチングが許容されるから。In that case, even if perfect matching may not be achieved due to the variable range, electronic circuits generally allow slight mismatching.
実用上差支えない程度に反射波を抑えることが可能であ
る。It is possible to suppress reflected waves to the extent that there is no practical problem.
ところで、制御信号Ｖｄの信号源としては色々な構成が
考えられる。例えば、直流電源から可変抵抗器を介して
制御電圧を出力する構成や、ｎビットのデジタル制御信
号が加えられる複数の入力端子と、そのデジタル制御信
号のピント構成に対応した逆電圧（魚種性）のアナログ
電圧を制御電圧Ｖｄとして出力するＤ／Ａコンバータが
利用できる。By the way, various configurations can be considered as the signal source of the control signal Vd. For example, a configuration that outputs a control voltage from a DC power supply via a variable resistor, multiple input terminals to which n-bit digital control signals are applied, and a reverse voltage (depending on the fish species) that corresponds to the focus configuration of the digital control signal. ) can be used as a D/A converter that outputs an analog voltage as the control voltage Vd.
このようなり／Ａコンバータを用いた可変遅延線装置で
は、Ｄ／Ａコンバータからそのデジタル制御信号入力端
子に加えられたデジタル制御信号のピント構成に対応し
た制御電圧Ｖｄが可変容量ダイオードＤｖに加えられ遅
延線ＤＬの遅延時間ｔｄおよび特性インピーダンスＺＯ
が変化し、インピーダンス・マツチングを図りながら遅
延時間をデジタル的に変化できる。In a variable delay line device using such a /A converter, a control voltage Vd corresponding to the focus configuration of the digital control signal applied from the D/A converter to its digital control signal input terminal is applied to the variable capacitance diode Dv. Delay time td and characteristic impedance ZO of delay line DL
The delay time can be changed digitally while achieving impedance matching.
また１本発明は、デジタル回路およびアナログ回路の双
方に適用可能である。Furthermore, the present invention is applicable to both digital circuits and analog circuits.
以上説明したように本発明の可変遅延線は、インダクタ
ンス素子と可変容量ダイオードを組合せた遅延線の出力
端が、電子的に変化可能な可変インピーダンス素子と、
遅延線の特性インピーダンスの上限値に近似する値以上
のインピーダンスを有するインピーダンス線路との並列
回路で終端され、可変容量ダイオードに加える制御信号
を駆動回路を介して可変インピーダンス素子に加えたか
ら、１つの制御信号によって遅延線とインピーダンス線
路との良好なマツチングを図りながら遅延時間の変化が
可能となり、遅延線には反射波が生じ難くなって高速性
が確保されるうえ、超高速信号の劣化が生じない。As explained above, in the variable delay line of the present invention, the output end of the delay line, which is a combination of an inductance element and a variable capacitance diode, includes an electronically changeable variable impedance element,
It is terminated in a parallel circuit with an impedance line having an impedance equal to or higher than the upper limit of the characteristic impedance of the delay line, and the control signal applied to the variable capacitance diode is applied to the variable impedance element via the drive circuit, so one control It is possible to change the delay time while ensuring good matching between the delay line and the impedance line depending on the signal, making it difficult for reflected waves to occur on the delay line, ensuring high speed, and preventing deterioration of ultra-high-speed signals. .
第１図は本発明に係る可変遅延線装置の一実施例を示す
回路図、第２図は第１図中の遅延線の特性図、第３図は
本発明の他の実施例を示す回路図。
第４図は第３図の可変インピーダンス素子のインピーダ
ンスの特性図、第５図は第３図の駆動回路の特性図であ
る。
１・・・・・・・入力端
３・・・・・・・出力端
５．９・・・・・駆動回路
（直線回路、非直線回路）
７・・・・・・・インピーダンス線路
Ｃｐ・・・・・・・バイパスコンデンサＤＬ・・・・・
・・遅延線
［）ｖ・・・・・・・可変容量ダイオードＬ・・・・・
・・・インダクタンス素子Ｒ１、Ｒ２＊ Ｒｓ ・
固定抵抗
７’ｒ・・・・・・・可変インピーダンス素子（電界効
果トランジスタ）
特許出願人 エルメック株式会社
第１図
第３図
９ 撃勤団陪（嗜頃縁廊浩）
第 ５ 図
ｖｇ’FIG. 1 is a circuit diagram showing one embodiment of the variable delay line device according to the present invention, FIG. 2 is a characteristic diagram of the delay line in FIG. 1, and FIG. 3 is a circuit diagram showing another embodiment of the present invention. figure. 4 is a characteristic diagram of the impedance of the variable impedance element of FIG. 3, and FIG. 5 is a characteristic diagram of the drive circuit of FIG. 3. 1... Input end 3... Output end 5.9... Drive circuit (linear circuit, non-linear circuit) 7... Impedance line Cp. ...Bypass capacitor DL...
...Delay line [)v...Variable capacitance diode L...
...Inductance elements R1, R2* Rs ・
Fixed resistance 7'r...Variable impedance element (field effect transistor) Patent applicant Elmec Co., Ltd. Figure 1 Figure 3 Figure 9 Gekikindan (Hiroshi Enro) Figure 5 vg'
Claims (1)
続されてなる遅延線と， 前記遅延線の出力端に終端接続された電子的可変インピ
ーダンス素子と， 前記遅延線の前記出力端に一端が接続されるとともに他
端が終端されたインピーダンス線路であって，前記遅延
線の特性インピーダンスの変化範囲の上限値に近似する
値以上の値に選定されたインピーダンス線路と， 前記可変容量ダイオードへ印加して前記遅延線の遅延時
間を変化させる制御信号を入力して前記可変インピーダ
ンス素子を駆動する駆動回路であって，前記可変インピ
ーダンス素子を前記遅延線の特性インピーダンスの変化
傾向と同様に増減させるように駆動する駆動回路と， を具備してなることを特徴とする可変遅延線装置。[Scope of Claims] A delay line having one end of a variable capacitance diode connected to an inductance element, an electronic variable impedance element having a termination connected to the output end of the delay line, and one end connected to the output end of the delay line. an impedance line connected to the impedance line and terminated at the other end, the impedance line being selected to have a value equal to or larger than the upper limit of the change range of the characteristic impedance of the delay line; A drive circuit that drives the variable impedance element by inputting a control signal that changes the delay time of the delay line, the drive circuit increasing or decreasing the variable impedance element in the same manner as the change tendency of the characteristic impedance of the delay line. A variable delay line device comprising: a drive circuit that drives the line; and a drive circuit that drives the line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32321287A JPH01165214A (en) | 1987-12-21 | 1987-12-21 | Variable delay line device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32321287A JPH01165214A (en) | 1987-12-21 | 1987-12-21 | Variable delay line device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01165214A true JPH01165214A (en) | 1989-06-29 |
Family
ID=18152294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32321287A Pending JPH01165214A (en) | 1987-12-21 | 1987-12-21 | Variable delay line device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01165214A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0521341A2 (en) * | 1991-06-29 | 1993-01-07 | Alcatel SEL Aktiengesellschaft | Equalizer for optically transmitted communication signals |
| US5378937A (en) * | 1991-06-29 | 1995-01-03 | Alcatel N.V. | Equalizer for optical communication systems |
| KR20190033575A (en) * | 2016-08-10 | 2019-03-29 | 후아웨이 테크놀러지 컴퍼니 리미티드 | Information transmission method and related apparatus |
-
1987
- 1987-12-21 JP JP32321287A patent/JPH01165214A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0521341A2 (en) * | 1991-06-29 | 1993-01-07 | Alcatel SEL Aktiengesellschaft | Equalizer for optically transmitted communication signals |
| US5302922A (en) * | 1991-06-29 | 1994-04-12 | Alcatel N.V. | Equalizer for optically transmitted analog information signals |
| US5378937A (en) * | 1991-06-29 | 1995-01-03 | Alcatel N.V. | Equalizer for optical communication systems |
| KR20190033575A (en) * | 2016-08-10 | 2019-03-29 | 후아웨이 테크놀러지 컴퍼니 리미티드 | Information transmission method and related apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4829272A (en) | Electromagnetic variable delay line system | |
| US6737933B2 (en) | Circuit topology for attenuator and switch circuits | |
| US4970478A (en) | Matched microwave variable attenuator | |
| KR100396409B1 (en) | Two-frequency impedance matching circuit | |
| US5912599A (en) | Bandwidth compensated bridged-tee attenuator | |
| JP3090105B2 (en) | Step attenuator | |
| JP3300845B2 (en) | Amplifier circuit | |
| JPS60260220A (en) | Rf variable attenuation circuit | |
| US3710282A (en) | Arrangement for the decrease of reflection interferences within networks for pulse transmissions | |
| JPH01165214A (en) | Variable delay line device | |
| JP2000286659A (en) | Attenuator | |
| CN109560830A (en) | A kind of centre frequency and the adjustable negative group delay circuitry of Self Matching of group delay | |
| JPH0923101A (en) | High frequency switching device | |
| US5440283A (en) | Inverted pin diode switch apparatus | |
| US4160276A (en) | Aperture correction circuit | |
| JP4595850B2 (en) | Phase shifter | |
| JPH08321726A (en) | Amplifier circuit | |
| JPS63316507A (en) | Variable delay line | |
| JP2956383B2 (en) | Semiconductor switch | |
| JPS6181057A (en) | 0-pi phase modulator | |
| JPS6028315A (en) | Input filter | |
| JPH01117408A (en) | High frequency variable attenuator | |
| JPS635292Y2 (en) | ||
| SU1184100A2 (en) | Output loading device for cable video line | |
| JPH0218592Y2 (en) |