JPH01162957A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体記憶技術さらには半導体記憶装置にお
けるデータ機密保護方式に適用して特に有効な技術に関
し１例えばＩＣカードもしくはメモリカードに内蔵され
るＥＥＰＲＯＭ　（Ｅ　ｌ　ｅ　ｃｔｒｉｃａｌｌｙ　
　　Ｅｒａｓａｂｌｅ　　　ａｎｄＰｒｏｇｒａｍｍａ
ｂｌｅ　　　Ｒｅａｄ　　　ＯｎｌｙＭｅｍｏ　ｒｙ）
に利用して有効な技術に関する。

［従来の技術］ マイクロコンピュータ・チップを内蔵したいわゆるＩＣ
カードにおいては、個人識別コード（ＩＤ）等個々のカ
ードに固有なデータを不揮発的につまり、カードが端末
機から離脱された状態でも消滅しないように記憶するた
めＥＥＰＲＯＭが設けられる。ところで、銀行用のキャ
ッシュカードのようなＩＣカードにおいては、ＩＤや金
銭情報等の重要なデータがＥ　Ｅ　Ｐ　ＲＯＭに記憶さ
れる。

そこで、従来のＩＣカードでは、上記のような重要なデ
ータを第三者が読み取ることができないように保護する
ため、ソフトウェア等で比較的容易に機密保護を行なえ
るマイクロコンピュータ・チップにＥＥＰＲＯＭが内蔵
されることが多かった（「日経エレクトロニクスＪ　１
９８５年１０月２１号、第１３５頁〜第１３７頁）。

［発明が解決しようとする問題点］ しかしながら、マイクロコンピュータ・チップに搭載さ
れたＥ　Ｅ　Ｐ　ＲＯＭは、記憶容量が小さいためＩＣ
カードに使用する場合どうしても容量が不足がちになる
。しかも、内蔵のＥＥＰＲＯＭの容量を大きくしようと
すると、必然的にチップサイズが増大することになるが
、半導体チップは、サイズが大きくなるほど曲げ強度が
低下する。そのため、ＩＣカードに内蔵される半導体チ
ップのサイズには自ら制約があった。

従って、ＩＣカードに内蔵されるＥＥＰＲＯＭの記憶容
量を充分に確保するには、マイクロコンピュータ・チッ
プとＥ　Ｅ　Ｐ　ＲＯＭチップを別チップとして、それ
らを組合せてカード用システムを構成せざるを得なかっ
た。また、ＩＣカードにはＥＥＰＲＯＭのみを内蔵した
いわゆるメモリカードもある。

しかし、従来のＥＥＰＲＯＭ装置は、データ保護機能を
有していないため、ＩＣカートに使用する場合は勿論、
単体で使用する場合に機密保護を図ることが困難である
という問題があった。

なお、ＩＣカードに関する発明としては、例えば特願昭
６１−１４６９５８号がある。

この発明の目的は、内部に記憶されるデータの機密を容
易に保護できるような半導体記憶技術を提供することに
ある。

この発明の他の目的は、重要なデータを確実に保護でき
るＩＣカードに最適なＥ　Ｅ　Ｐ　ＲＯＭ装置を提供す
ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、水明ＨＩ書の記述および添附図面から明らか
になるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、メモリチップ内部に外部より入力された暗号
コードを保持するラッチ回路を設けるとともに、データ
入力部にはコード変換手段を、またデータ出力部には上
記変換コードを逆変換するコード逆変換手段を各々設け
、上記ラッチ回路に保持した暗号コードを用いてコード
変換方式を変更させるようにするものである。

［作用コ 上記した手段によれば、データの記憶に際して先ず暗号
コードを入力してラッチさせてから記憶したいデータを
入れてやると、そのデータがチップ内で自動的に変換さ
れて記憶されるので、次に暗号コードを使用しないでデ
ータを読み出すと。

元のデータとは異なる変換データが出力される。

そのため、暗号なしでは正常なデータを得ることはでき
ないようになり、記憶データの保護を図るという上記目
的を達成することができる。

［実施例］ 第１図には、本発明をＥＥＰＲＯＭ装置に適用した場合
の一実施例が示されている。

特に制限されないが、図中実線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

同図において、１はＭＮＯＳ　（メタル・ナイトライド
・オキサイド・セミコンダクタ）のような不揮発性記憶
素子と選択用スイッチＭＯ３ＦＥＴとからなるメモリセ
ルがマトリックス状に配設されてなるメモリアレイであ
る。

チップ外部からＸ系アドレスバッファ２に入力され、内
部信号レベルに変換されたアドレス信号Ａｘは、Ｘデコ
ード３に供給されてデコードされ。

メモリアレイ１内の一本のワード線Ｗを選択するワード
駆動信号が形成される。Ｘデコーダ３は、外部もしくは
チップ内部の昇圧回路（図示省略）から供給される＋１
５Ｖのような書込み電圧Ｖｐｐに基づいて、データ書込
み時にアドレスＡｘに対応したワード線上の記憶素子の
ゲート電極に高電圧ＶＰＰを印加する。

また、チップ外部からＹ系アドレスバッファ４に入力さ
れ、内部消号レベルに変換されたアドレス信号Ａｙは、
Ｙデコーダ５に供給されてデコードされ、メモリアレイ
１内のデータ線り上のカラムスイッチをオンさせるＹ系
選択信号が形成される。上記カラムスイッチを有するＹ
系選択回路６は、Ｙ系アドレス信号Ａｙに応じて、デー
タ読出し時には８本のデータ線をセンスアンプ７に接続
して、同時に８ビツトの信号を増幅させる。また、Ｙ系
選択回路６は、データ消去時にアドレス信号Ａｎｙに基
づいて対応するメモリセルが形成されているウェル領域
に書込み電圧を印加させる消去回路を有している（この
とき選択メモリセルの記憶素子のゲート電極にはＯｖが
印加される）。

この実施例では、データ人力バッファ８と上記Ｙ系選択
回路６との間にコード変換回路１０が設けられていると
ともに、Ｙ系選択回路６とデータ出力バッファ９との間
には変換されたデータを元のデータにもどすための逆変
換回路１１が設けられている。そして、上記コード変換
回路１０および逆変換回路１１は、暗号ラッチ回路１２
にラッチされた暗号コードに応じて各々異なる変換方式
に従ってコード変換を行なうように構成されている。

上記暗号ラッチ回路１２は、外部から供給される専用の
制御信号もしくはチップイネーブル信号ＣＥやライトイ
ネーブル信号ＷＥ、アウトイネーブル信号σ下のような
既存の制御信号に基づいてアドレスバッファ２，４やデ
コーダ３．５等に対する内部制御信号を形成する制御回
路１３から出力される制御信号ａによって制御され、外
部からデータ人力バッファ８に入力されているデータを
ラッチできるように構成されている。

すなわち、上記実施例のＥＥＰＲＯＭでは、外部から適
当なタイミングで制御信号で下、ＷＥ。

５百を与えてデータ書込みモードを指示してやるととも
に、データ人力バッファ８に暗号コードを入れてやる。

すると、データ人力バッファ８に入力されているデータ
が暗号ラッチ回路１２に取り込まれて保持される。そこ
で、次に書込みたい本来のデータをデータ人力バッファ
８に入れてやると、入力された８ビツトのデータは、コ
ード変換回路１０に供給され、ここで暗号ラッチ回路１
２に保持されている暗号コードに従ったコード変換がな
され、変換後のコード（０と１のパターン）がＹ系選択
回路６を介してメモリアレイ１に供給され、そのときア
ドレスバッファ２，４に入力されているアドレス信号に
対応した位置に書き込まれる。

一方、データ読出し時には外部から適当なタイミングで
制御信号ＣＥ、ＷＥ、ＯＥを与えてデータ読出しモード
を指示してやるとともに、データ人力バッファ８に暗号
コードを入れてやる。すると、データ入力バッファ８に
入力されているデータが暗号ラッチ回路１２に取り込ま
れて保持される。続いて、センスアンプ７が駆動されて
、そのときアドレスデコーダ３，５によって選択された
メモリセルから読み出された８ビツトの信号が増幅され
、逆変換回路１１に供給される。逆変換回路１１は、暗
号ラッチ回路１２にラッチされている暗号コードに応じ
て読出しデータに対し逆変換を行なって出力バッファ９
より外部へ出力する。

つまり、データの読み出しに際して暗号ラッチ回路１２
に、データ書込みの際に使用した暗号コードと同じコー
ドがラッチされていると、同一アドレス信号により書込
み時に入力したデータと同じデータが出力バッファ９よ
り出力される。しかして、データ書込み時とデータ読出
し時に入力した暗号コードが違っていると、コード変換
回路１０と１１における変換方式が相補関係にならない
。

そのため、暗号コードを知らないと正しいデータをＥＥ
ＰＲＯＭから読み出すことができないことになる。

第２図には、上記実施例のＥＥＰＲＯＭにおけるコード
変換回路１０および逆変換回路１１と暗号ラッチ回路１
２の具体例が示されている。

なお、第２図の回路は特に制限されないが、例えば８ビ
ット単位の入出力データの各ビットごとに設けられる。

データ人力バッファ８に接続された暗号ラッチ回路１２
ｕは、ＭｏＳトランジスタからなるクロックドインバー
タＩＮＶＩと、このインバータエＮＶＩの出力を入力信
号とする第２のクロックドインバータＩＮＶ２と、上記
インバータＩＮＶＩとＩＮＶ２の各出力をそれぞれ入力
信号としかつ互いに出力端子と入力端子が交差結合され
たインバータＩＮＶ３．ＩＮＶ４とにより構成されてい
る。

上記クロックドインバータＩＮＶＩは、前記制御回路１
３より供給される制御信号ａ、τによって動作され、信
号ａがロウレベルのときに、データ人力バッファ８ｕか
ら出力されるデータ信号を取り込む。そして、信号ａが
ハイレベルに変化されると、その時のラッチデータをず
っと保持する。

データ人力バッファ８ｕに接続されたコード変換回路１
０ｕは、２つのトランスミッションゲートＴＧＩＩ、Ｔ
Ｇ１２と１つのインバータＩＮＶ１０とからなり、この
うちトランスミッションゲートＴＧＩＩは上記暗号ラッ
チ回路１２ｕの出力信号によってオン・オフ制御され、
データ人力バッファ８ｕの出力信号を次段のＹ系選択回
路６へ送る。一方、トランスミッションゲートＴＧ１２
も同じく暗号ラッチ回路１２ｕの出力信号によってオン
・オフ制御され、データ人力バッファ８ｕの出力信号を
インバータＩＮＶＩＯで反転した信号をＹ系選択回路６
へ送る。ただし、トランスミッションゲートＴＧ１１と
ＴＧ１２を構成する一対のＣＭＯＳトランジスタの各ゲ
ート端子への信号の印加は逆にされており、互いに相補
的にオン・オフされる。つまり、暗号ラッチ回路１２ｕ
にラッチされた暗号コードのビットに応じて、そのビッ
トが１′０”のときは入力データ信号がそのまま。

またラッチされたビットが“１″゛のときは入力データ
の反転信号がＹ系選択回路６へ供給される。

従って、例えば８個のデータ入力バッファ８ｕのそれぞ
れに対応して設けられた暗号ラッチ回路１２ｕにラッチ
させる暗号コードを、ユーザごとに変えることにより、
（２”−１）すなわち２５５通りの変換を行なわせるこ
とができる。

また、データ出力バッファ９ｕに接続された逆変換回路
１１ｕは、暗号ラッチ回路１２ｕの出力信号すなわち保
持データによって相補的にオン・オフ制御される一対の
トランスミッションゲートＴＧ２１．ＴＧ２２と、セン
スアンプ７からの読出しデータを反転するインバータｌ
ＮＶ２Ｏとにより構成されている。そして、ラッチ回路
１２ｕにラッチされた暗号コードのビットが“０”のと
きは読出しデータをそのまま、またラッチされたビット
が１″のときは読出しデータをインバータｌＮＶ２Ｏで
反転した信号を、データ出力バッファ９ｕへそれぞれ供
給して、外部へ出力する。

その結果、データ書込み時に暗号ラッチ回路１２にラッ
チされた暗号コードと同じコードが読出し時にもラッチ
されていると、書込みデータと同一のデータが出力され
、コードが異なると出力されるデータも異なるようにな
り、これによって書込みデータの機密が保護される。

なお、上記実施例では、コード変換回路１０ｕと逆変換
回路１１ｕとがそれぞれ一対のトランスミッションゲー
トと１つのインバータとにより構成されているが、変換
回路の形式はそれに限定されるものでなく１例えばルー
プ型のシフトレジスタを設けてデータをビット方向にシ
フトさせることで変換を行ない、暗号コードに応じてシ
フト量を変えるようにしたり、論理ゲートの組合せや演
算器あるいはＰＬＡ等によりコード変換回路を構成する
ようにしてもよい。ただし、実施例のような伝送ゲート
を使用してコード変換回路を構成すると１回路構成が簡
単となり、信号の遅れも少ないという利点がある。

さらに、上記実施例では書込みデータの入出力部にコー
ド変換回路を設けたものについて説明したが、アドレス
入力部にコード変換回路（逆変換回路は不要）を設け、
暗号コードに応じてアドレス信号を変換するようにして
もよい。

このようにすると、メモリアレイ内に書込まれるデータ
は入力したデータと同一であるが、同一の外部アドレス
によって発生される内部アドレスが相違することになる
。そのため、書込み時と異なる暗号を使用して読出しを
行なうと、所望のアドレス位置のデータとは別のアドレ
ス位置のデータが読み出され、データの機密が保護され
る。

また、上記実施例では、暗号コードをデータ入力端子か
ら入力させるようにしているが、専用の入力端子を設け
たり、アドレス信号の入力端子から入力させることも可
能である。

以上説明したように上記実施例は、メモリチップ内部に
、外部より入力された暗号コードを保持するラッチ回路
を設けるとともに、データ入力部にはコード変換手段を
、またデータ出力部には上記変換コードを逆変換する逆
変換手段を各々設け、上記ラッチ回路に保持した暗号コ
ードを用いてコード変換方式を変更させるようにしたの
で、データの記憶に際して先ず暗号コードを入力してラ
ッチさせてから記憶したいデータを入れてやると、その
データが変換されて記憶されるので、次に暗号コードを
使用しないでデータを読み出すと、元のデータとは異な
る変換データが出力されるという作用により、暗号なし
では正常なデータを得ることはできないようになり、記
憶データの機密を保護することができるという効果があ
る。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば上記実施例では入
力される信号の全ビットに対してコード変換回路が設け
られていると説明したが、複数ビットからなる入力信号
（データ信号およびアドレス信号）の一部についてのみ
コード変換回路を設けることも可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＥＥＰＲＯＭ装置に
適用したものについて説明したが。

この発明はそれに限定されるものでなく、ＥＰＲＯＭ装
置や電池によってバックアップされたＲＡＭ等不揮発的
にデータを記憶する半導体メモリさらにはそれらを内蔵
するＬＳＩ一般に利用することができる。

［発明の効果コ 水頭において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、読出しおよび書込み可能な半導体メモリにお
いて、記憶したデータの機密を容易に保護することがで
き、これによってデータの機密保護が必要なＩＣカード
にメモリ単体で搭載してもデータの機密を保護すること
ができるようになる。

【図面の簡単な説明】

第１図は、本発明をＥＥＰＲＯＭ装置に適用した場合の
一実施例を示すブロック図。 第２図は第１図の実施例におけるコード変換回路と暗号
ラッチ回路の一例を示す回路図である。 １・・・・メモリアレイ、１０・・・・コード変換回路
、１１・・・・逆変換回路、１２・・・・暗号ラッチ回
路、ＴＧＩＩ〜ＴＧ２２・・・・伝送ゲート（トランス
ミッションゲート）。

Claims (1)

1. 【特許請求の範囲】 １、読出しおよび書込みが可能な半導体記憶装置であっ
   て、外部から供給される暗号コードをラッチするラッチ
   手段と、入力された信号を上記ラッチ手段にラッチされ
   た暗号コードに応じてコード変換する変換手段とを備え
   てなることを特徴とする半導体記憶装置。 ２、上記変換手段によりコード変換される信号はアドレ
   ス信号であることを特徴とする特許請求の範囲第１項記
   載の半導体記憶装置。 ３、上記変換手段によりコード変換される信号はデータ
   信号であって、メモリアレイから読み出されたデータに
   対し上記変換手段とは逆のコード変換を行なう逆変換手
   段が設けられていることを特徴とする特許請求の範囲第
   １項記載の半導体記憶装置。 ４、上記変換手段および逆変換手段は、互いに相補的に
   オン・オフ制御される一対の伝送ゲートと、これらの伝
   送ゲートの一方を通過する信号を反転する論理ゲートと
   により構成されいることを特徴とする特許請求の範囲第
   １項、第２項もしくは第３項記載の半導体記憶装置。 ５、上記暗号コードは、データ信号またはアドレス信号
   の入力端子と共通の端子から時分割方式で入力されるよ
   うに構成されてなることを特徴とする特許請求の範囲第
   １項、第２項、第３項もしくは第４項記載の半導体記憶
   装置。 ６、上記メモリアレイは、不揮発性メモリ素子で構成さ
   れていることを特徴とする特許請求の範囲第１項、第２
   項、第３項、第４項もしくは第５項記載の半導体記憶装
   置。