JPH01161840A - フレキシブルプリント配線板 - Google Patents
フレキシブルプリント配線板Info
- Publication number
- JPH01161840A JPH01161840A JP62320303A JP32030387A JPH01161840A JP H01161840 A JPH01161840 A JP H01161840A JP 62320303 A JP62320303 A JP 62320303A JP 32030387 A JP32030387 A JP 32030387A JP H01161840 A JPH01161840 A JP H01161840A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- fpc board
- holes
- flexible printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000007789 sealing Methods 0.000 claims abstract description 9
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、ＩＣチップが基板上に直接グイポンディン
グされて、各種電子回路等が形成されるフレキシブルプ
リント配線板に関するものである。
グされて、各種電子回路等が形成されるフレキシブルプ
リント配線板に関するものである。
「従来の技術」
近年、実装回路部品の小を軽量化、ローコスト化を目的
として、ＩＣチップを直接配線基板上に実装する技術が
特に硬質配線板において一般化してきており、同様の目
的により、フレキシブルプリント配線板（以下、ＦＰＣ
基板と略記する）への適用も頻繁に行なわれている。
として、ＩＣチップを直接配線基板上に実装する技術が
特に硬質配線板において一般化してきており、同様の目
的により、フレキシブルプリント配線板（以下、ＦＰＣ
基板と略記する）への適用も頻繁に行なわれている。
ところで、上記ＦＰＣ基板は一般的には数十から数百ミ
クロンの柔軟なベースフィルムに、接着剤層を介在させ
て数十ミクロンの導電板（後述する回路電極に相当）を
積層した構造となっているので、硬質配線板に対するＩ
Ｃチップの実装と同様の方法でＩＣチップの実装を行っ
たのでは、ＦＰＣ基板そのものに反り、たわみなどが発
生し、接続信頼性の面で問題がある。
クロンの柔軟なベースフィルムに、接着剤層を介在させ
て数十ミクロンの導電板（後述する回路電極に相当）を
積層した構造となっているので、硬質配線板に対するＩ
Ｃチップの実装と同様の方法でＩＣチップの実装を行っ
たのでは、ＦＰＣ基板そのものに反り、たわみなどが発
生し、接続信頼性の面で問題がある。
その為、ＦＰＣ基板に直接実装されたＩＣチップは、熱
硬化性の封止樹脂によって封止されるのが一般的であり
、この封止樹脂によりＩＣチップの耐環境性を向上させ
るとともに、硬化した樹脂の剛性によって、ＩＣチップ
の実装部分におけるＦＰＣ基板の反り等の変形を抑制す
る効果がある。
硬化性の封止樹脂によって封止されるのが一般的であり
、この封止樹脂によりＩＣチップの耐環境性を向上させ
るとともに、硬化した樹脂の剛性によって、ＩＣチップ
の実装部分におけるＦＰＣ基板の反り等の変形を抑制す
る効果がある。
このようなＦＰＣ基板に対するＩＣチップの実装形態を
第７図〜第９図の断面図にそれぞれ示す（構成が共通す
る部分には同一符号を付す）。
第７図〜第９図の断面図にそれぞれ示す（構成が共通す
る部分には同一符号を付す）。
第７図に示す実装形態は最も標準的なものであって、上
述したようにベースフィルム１、接着剤層２、回路電極
（導電板）３によって構成されてなるＦＰＣ基板４の回
路電極３にＩＣチップ５をワイヤボンディングしくボン
ディングワイヤを符号５Ａ・５Ａで示す）、更に、この
ＩＣチップ５を熱硬化性樹脂６によりドロップコーティ
ングしたものである。
述したようにベースフィルム１、接着剤層２、回路電極
（導電板）３によって構成されてなるＦＰＣ基板４の回
路電極３にＩＣチップ５をワイヤボンディングしくボン
ディングワイヤを符号５Ａ・５Ａで示す）、更に、この
ＩＣチップ５を熱硬化性樹脂６によりドロップコーティ
ングしたものである。
また、第８図に示す実装形態は、符号７・７で示すよう
なガイド枠をＦＰＣ基板４に接着した上で（接着層を７
Ａ・７Ａで示す）、これらガイド枠７・７内に、ＩＣチ
ップ５を封止する熱硬化性樹脂８を注入したものであり
、このガイド枠７・７は、ＩＣチップ５を封止した熱硬
化性樹脂８の高さが一定となるように保持するものであ
る。
なガイド枠をＦＰＣ基板４に接着した上で（接着層を７
Ａ・７Ａで示す）、これらガイド枠７・７内に、ＩＣチ
ップ５を封止する熱硬化性樹脂８を注入したものであり
、このガイド枠７・７は、ＩＣチップ５を封止した熱硬
化性樹脂８の高さが一定となるように保持するものであ
る。
「発明が解決しようとする問題点」
ところで、第７図に示すような樹脂６だけによる封止の
場合、樹脂６とＦＰＣ基板４との熱膨張率の差などによ
り、樹脂６とＦＰＣ基板４との間の境界面にストレスが
集中して該境界面にクラックを発生させたり、また、樹
脂６の硬化の際にＦＰＣ基板４を変形させ、しわなどを
発生させる場合がある。
場合、樹脂６とＦＰＣ基板４との熱膨張率の差などによ
り、樹脂６とＦＰＣ基板４との間の境界面にストレスが
集中して該境界面にクラックを発生させたり、また、樹
脂６の硬化の際にＦＰＣ基板４を変形させ、しわなどを
発生させる場合がある。
また、第８図に示すような、ＦＰＣ基板４に接着剤で固
定されたガイド枠７・７を使用した樹脂８による封止の
場合には、樹脂８がＦＰＣ基板４上に均一の厚さで注入
されているので、第７図に示すもの程ではないが、樹脂
８とＦＰＣ基板４との熱膨張率の差などにより、同様に
、樹脂８とＦＰＣ基板４との境界面にクラックを誘発す
ることがある。
定されたガイド枠７・７を使用した樹脂８による封止の
場合には、樹脂８がＦＰＣ基板４上に均一の厚さで注入
されているので、第７図に示すもの程ではないが、樹脂
８とＦＰＣ基板４との熱膨張率の差などにより、同様に
、樹脂８とＦＰＣ基板４との境界面にクラックを誘発す
ることがある。
また、前記ガイド枠７・７をＦＰＣ基板４に接着する際
には、これらガイド枠７・７をＦＰＣ基板４に押圧する
ので、該ＦＰＣ基板４にゆがみ、しわ等が発生し易く、
その結果、ＦＰＣ基板４に接着したＩＣチップ５の下面
、該ＩＣチップ５に接続される回路電極３が同一平面上
に位置しなくなり、ＦＰＣ基板４とＩＣチップ５との接
続そのものの信頼性を低下させることになる。
には、これらガイド枠７・７をＦＰＣ基板４に押圧する
ので、該ＦＰＣ基板４にゆがみ、しわ等が発生し易く、
その結果、ＦＰＣ基板４に接着したＩＣチップ５の下面
、該ＩＣチップ５に接続される回路電極３が同一平面上
に位置しなくなり、ＦＰＣ基板４とＩＣチップ５との接
続そのものの信頼性を低下させることになる。
一方、上述したような境界面のクラック、及びＦＰＣ基
板自体の変形等を回避する手段として、第９図に示すよ
うに、ＦＰＣ基板４の背面に補強板９を接着することが
行なわれているが、このような補強板９が接着されたＦ
ＰＣ基板４は、第７図、第８図に示すものと比較して全
体の厚さが大きくなり、これによって、本来の目的であ
るＦＰＣを使用した場合の利点である軽薄化を一部犠牲
にせざるを得ないという問題があった。
板自体の変形等を回避する手段として、第９図に示すよ
うに、ＦＰＣ基板４の背面に補強板９を接着することが
行なわれているが、このような補強板９が接着されたＦ
ＰＣ基板４は、第７図、第８図に示すものと比較して全
体の厚さが大きくなり、これによって、本来の目的であ
るＦＰＣを使用した場合の利点である軽薄化を一部犠牲
にせざるを得ないという問題があった。
「問題点を解決するための手段」
この発明は、上記の事情に鑑みてなされたものであって
、ＦＰＣ基板とＩＣチップを封止した樹脂との境界面に
発生するストレスから該境界面にクラックが生ずること
を回避する、ＦＰＣ基板自体の変形を回避する、ＩＣチ
ップをＦＰＣ基板の回路電極にワイヤボンディングする
際の位置決め等の種々の用途に適用される貫通孔を有す
るフレキシブルプリント配線基板を得ることを目的とし
、この目的を達成するために、ＦＰＣ基板におけるＩＣ
チップの実装位置の周囲に、該ＩＣチップにワイヤボン
ディングされる複数の電極群を外方に延びるように設け
、更に、これら電極群の間で、かつＩＣチップの実装位
置の周囲に、前記ＦＰＣ基板を厚さ方向に貫通する貫通
孔を設けるようにしている。
、ＦＰＣ基板とＩＣチップを封止した樹脂との境界面に
発生するストレスから該境界面にクラックが生ずること
を回避する、ＦＰＣ基板自体の変形を回避する、ＩＣチ
ップをＦＰＣ基板の回路電極にワイヤボンディングする
際の位置決め等の種々の用途に適用される貫通孔を有す
るフレキシブルプリント配線基板を得ることを目的とし
、この目的を達成するために、ＦＰＣ基板におけるＩＣ
チップの実装位置の周囲に、該ＩＣチップにワイヤボン
ディングされる複数の電極群を外方に延びるように設け
、更に、これら電極群の間で、かつＩＣチップの実装位
置の周囲に、前記ＦＰＣ基板を厚さ方向に貫通する貫通
孔を設けるようにしている。
「実施例」
この発明の実施例を第１図〜第６図を参照して説明する
。
。
なお、これらの図に示すフレキシブルプリント配線板は
、従来の技術で示したフレキシブルプリント配線板と基
本構成が同一であるので、構成を共通とする部分に同一
符号を付して説明を簡略化する。 ゛ 上述した回路電極３・３・・は、第２図を参照して判る
ように４つ（複数）の電極群３Ａ〜３Ｄによって構成さ
れている。これら電極群３Ａ〜３Ｄは、ＩＣチップ５が
実装される位置（符号１６で示す実装位置）の周囲に、
外方に延びるように設けられたものであって、これら電
極群３Ａ〜３Ｄにおける各電極３・３・・は、実装位置
１６に実装されたＩＣチップ５に対してそれぞれワイヤ
ボンディングされるようになっている。
、従来の技術で示したフレキシブルプリント配線板と基
本構成が同一であるので、構成を共通とする部分に同一
符号を付して説明を簡略化する。 ゛ 上述した回路電極３・３・・は、第２図を参照して判る
ように４つ（複数）の電極群３Ａ〜３Ｄによって構成さ
れている。これら電極群３Ａ〜３Ｄは、ＩＣチップ５が
実装される位置（符号１６で示す実装位置）の周囲に、
外方に延びるように設けられたものであって、これら電
極群３Ａ〜３Ｄにおける各電極３・３・・は、実装位置
１６に実装されたＩＣチップ５に対してそれぞれワイヤ
ボンディングされるようになっている。
また、第１図〜第６図に符号１５・１５・・で示すもの
は、ＦＰＣ基板４をその厚さ方向に貫通した貫通孔であ
って、これら貫通孔１５・１５・・は、ＩＣチップ５が
実装位置１６の周囲であり、かつ、前記電極群３Ａ〜３
Ｄ間の四箇所にそれぞれ形成されている（第２図・第３
図参照）。
は、ＦＰＣ基板４をその厚さ方向に貫通した貫通孔であ
って、これら貫通孔１５・１５・・は、ＩＣチップ５が
実装位置１６の周囲であり、かつ、前記電極群３Ａ〜３
Ｄ間の四箇所にそれぞれ形成されている（第２図・第３
図参照）。
なお、前記貫通孔１５−１５・・は、電極群の数に応じ
て設けられ、また、それら個々の形状、大きさ等は任意
である。
て設けられ、また、それら個々の形状、大きさ等は任意
である。
これら貫通孔１５・１５・・の利用法について説明する
。
。
（１） ワイヤボンディングを行う際の基準位置とし
て利用。
て利用。
前記貫通孔１５・１５・・を利用して、前記ＩＣチップ
５と基板４上の回路電極３・３・・とをワイヤボンディ
ングする際の位置決め、つまり、前記貫通孔１５・１５
・・をガイドとして、ポンディングワイヤを供給するキ
ャピラリ（ノズル）の位置決めがなされ、これによって
、個々のＩＣチップにおけるワイヤボンディングを正確
に行なうことができるという効果がある。
５と基板４上の回路電極３・３・・とをワイヤボンディ
ングする際の位置決め、つまり、前記貫通孔１５・１５
・・をガイドとして、ポンディングワイヤを供給するキ
ャピラリ（ノズル）の位置決めがなされ、これによって
、個々のＩＣチップにおけるワイヤボンディングを正確
に行なうことができるという効果がある。
（２）樹脂封止用のガイド枠を取り付ける孔として利用
。
。
第３図〜第５図に示すように、符号１７で示すものは、
ＩＣチップ５を封止する熱硬化性樹脂１８を注入した場
合において、この樹脂１８の高さが略一定となるように
保持する、硬質材で形成されたガイド枠（枠体）である
（第５図参照）。
ＩＣチップ５を封止する熱硬化性樹脂１８を注入した場
合において、この樹脂１８の高さが略一定となるように
保持する、硬質材で形成されたガイド枠（枠体）である
（第５図参照）。
−このガイド枠１７は、その下部に四箇所の脚部１７Ａ
−１７Ａ・・を有するものであって、これら脚部１７
Ａ・１７Ａ・・が、前記ＦＰＣ基板４の貫通孔１５・１
５・・にそれぞれ挿入され、更に接着されるようになっ
ている（第３図及び第４図参照）。そして、これら前記
ＦＰＣ基板４に対するガイド枠１７の挿入接着によって
、ＦＰＣ基板４自体がガイド枠１７に支持されるように
なっている（第５図参照）。
−１７Ａ・・を有するものであって、これら脚部１７
Ａ・１７Ａ・・が、前記ＦＰＣ基板４の貫通孔１５・１
５・・にそれぞれ挿入され、更に接着されるようになっ
ている（第３図及び第４図参照）。そして、これら前記
ＦＰＣ基板４に対するガイド枠１７の挿入接着によって
、ＦＰＣ基板４自体がガイド枠１７に支持されるように
なっている（第５図参照）。
なお、前記ガイド枠１７の脚部１７Ａ・１７Ａ・・の横
断面形状と、ＦＰＣ基板４の貫通孔１５・１５・・の横
断面形状とは略同−であり、前記ガイド枠１７の脚部１
７Ａ・１７Ａ・・とＦＰＣ基板４の貫通孔１５・１５・
・との相互間隔（各電極３Ａ〜３Ｄを間に挾む相互間隔
）も略同−に設定されている。
断面形状と、ＦＰＣ基板４の貫通孔１５・１５・・の横
断面形状とは略同−であり、前記ガイド枠１７の脚部１
７Ａ・１７Ａ・・とＦＰＣ基板４の貫通孔１５・１５・
・との相互間隔（各電極３Ａ〜３Ｄを間に挾む相互間隔
）も略同−に設定されている。
そして、上記のような貫通孔１５・１５・・に、硬質材
で形成されたガイド枠１７の脚部１７Ａ・１７Ａ・・を
挿入し、更に、これら脚部１７Ａ・１７Ａ・・をＦＰＣ
基板４に接着することにより、ＦＰＣ基板４自体がガイ
ド枠１７に適度の張力を以て支持され、これによって、
ＦＰＣ基板４が歪み、変形することが防止される。
で形成されたガイド枠１７の脚部１７Ａ・１７Ａ・・を
挿入し、更に、これら脚部１７Ａ・１７Ａ・・をＦＰＣ
基板４に接着することにより、ＦＰＣ基板４自体がガイ
ド枠１７に適度の張力を以て支持され、これによって、
ＦＰＣ基板４が歪み、変形することが防止される。
また、上述したように、前記貫通孔１５・１５・・に挿
入接着された硬質のガイド枠１７によって、ＦＰＣ基板
４自体がガイド枠１７に適度の張力を以て支持されるの
で、ＦＰＣ基板４とＩＣチップ５を封止した樹脂１８と
の境界面に発生するストレスがガイド枠１７に加わり、
これによって、ＦＰＣ基板４とＩＣチップ５を封止した
樹脂１８との境界面にクラックが生じることが防止され
る。
入接着された硬質のガイド枠１７によって、ＦＰＣ基板
４自体がガイド枠１７に適度の張力を以て支持されるの
で、ＦＰＣ基板４とＩＣチップ５を封止した樹脂１８と
の境界面に発生するストレスがガイド枠１７に加わり、
これによって、ＦＰＣ基板４とＩＣチップ５を封止した
樹脂１８との境界面にクラックが生じることが防止され
る。
（３）パッケージ部品を装着する孔として利用。
第６図に示すように、貫通孔１５・１５・・に挿入され
る脚部２０Ａ・２０Ａ・・を下部に有する上側モールド
部品２０と、この上側モールド部品２０の脚部２０Ａ・
２０Ａ・・の下端が挿入されて接着される凹部２１Ａ・
２ＬＡ・・を有する下側モールド部品２１とから構成さ
れるパッケージ部品２２によって、前記ＦＰＣ基板４上
のＩＣチップ５を気密封止することができる。
る脚部２０Ａ・２０Ａ・・を下部に有する上側モールド
部品２０と、この上側モールド部品２０の脚部２０Ａ・
２０Ａ・・の下端が挿入されて接着される凹部２１Ａ・
２ＬＡ・・を有する下側モールド部品２１とから構成さ
れるパッケージ部品２２によって、前記ＦＰＣ基板４上
のＩＣチップ５を気密封止することができる。
つまり、前記貫通孔１５・１５・・を利用して、パッケ
ージ部品２２がＦＰＣ基板４に装着され、これによって
、前記ＩＣチップ５を気密封止することができる。
ージ部品２２がＦＰＣ基板４に装着され、これによって
、前記ＩＣチップ５を気密封止することができる。
なお、前記貫通孔１５・１５・・は、ＩＣチップ５が実
装される位置（符号１６で示す実装位置）の周囲に設け
られたものであるので、該ＩＣチップ５を中央に位置さ
せた状態で、前記パッケージ部品２２による気密封止を
行うことができる。
装される位置（符号１６で示す実装位置）の周囲に設け
られたものであるので、該ＩＣチップ５を中央に位置さ
せた状態で、前記パッケージ部品２２による気密封止を
行うことができる。
（４）上記（１）〜（３）以外の利用。
なお、前記ＦＰＣ基板４の貫通孔１５・１５・・は、上
述した（１）〜（３）以外に、前記ＦＰＣ基板４にＩＣ
チップ５を接着する際に配置されるワークステージの位
置決めガイド孔として利用される。
述した（１）〜（３）以外に、前記ＦＰＣ基板４にＩＣ
チップ５を接着する際に配置されるワークステージの位
置決めガイド孔として利用される。
「発明の効果」
以上詳細に説明したように、この発明によれば、ＩＣチ
ップにワイヤボンディングされる電極群の間で、かつ該
ＩＣチップが実装される位置の周囲に貫通孔が設けられ
ているので、これら貫通孔を、以下に示すような種々の
用途に利用することができる。
ップにワイヤボンディングされる電極群の間で、かつ該
ＩＣチップが実装される位置の周囲に貫通孔が設けられ
ているので、これら貫通孔を、以下に示すような種々の
用途に利用することができる。
例えば、これら貫通孔を利用して、前記ＩＣチップと基
板上の電極群とをワイヤボンディングする際の位置決め
、つまりポンディングワイヤを供給するキャピラリ（ノ
ズル）の位置決めがなされ、また、これら貫通孔に、基
板を支持する硬質材の枠体を取り付けることによって、
ＦＰＣ基板とＩＣチップを封止した樹脂との境界面に発
生する歪を枠体に転移させ、これによって、ＦＰＣ基板
と樹脂との境界面のクラックを防止でき、かつ、前記基
板自体の変形をも防ぐことができる。
板上の電極群とをワイヤボンディングする際の位置決め
、つまりポンディングワイヤを供給するキャピラリ（ノ
ズル）の位置決めがなされ、また、これら貫通孔に、基
板を支持する硬質材の枠体を取り付けることによって、
ＦＰＣ基板とＩＣチップを封止した樹脂との境界面に発
生する歪を枠体に転移させ、これによって、ＦＰＣ基板
と樹脂との境界面のクラックを防止でき、かつ、前記基
板自体の変形をも防ぐことができる。
また更に、これら貫通孔を介して、基板の両面から一対
のモールド部品を連結し、これによって、前記ＩＣチッ
プを例えば中央に位置した状態で気密封止することがで
きる等、これら貫通孔を種々の用途に利用することがで
きるという効果が得られる。
のモールド部品を連結し、これによって、前記ＩＣチッ
プを例えば中央に位置した状態で気密封止することがで
きる等、これら貫通孔を種々の用途に利用することがで
きるという効果が得られる。
第１図〜第６図は本発明の実施例を示す図であって、第
１図は第２図の正断面図、第２図は平面図、第３図及び
第４図はガイド枠を取り付ける際の正断面図と斜視図、
第５図は第３図及び第４図に示すガイド枠をＦＰＣ基板
に取り付けた状態の正断面図、第６図はＦＰＣ基板にパ
ッケージ部品を取り付ける際の正断面図、＄７１！Ｉ−
＠９図は従来の問題点を説明するための正断面図である
。 ３・・・・・・回路電極（３Ａ〜３Ｄ・旧・・電極群）
、４・・・・・・ＦＰＣ基板く基板）、５・・・・・弓
Ｃチップ、１５・・・・・・貫通孔、１６・・・・・・
ＩＣチップの実装位置、１７・・・・・・ガイド枠（枠
体）、１７Ａ・・・・・・脚部、１８・・・・・・熱硬
化性樹脂（樹脂）、２ｏ・２１・・・・・・モールド部
品。
１図は第２図の正断面図、第２図は平面図、第３図及び
第４図はガイド枠を取り付ける際の正断面図と斜視図、
第５図は第３図及び第４図に示すガイド枠をＦＰＣ基板
に取り付けた状態の正断面図、第６図はＦＰＣ基板にパ
ッケージ部品を取り付ける際の正断面図、＄７１！Ｉ−
＠９図は従来の問題点を説明するための正断面図である
。 ３・・・・・・回路電極（３Ａ〜３Ｄ・旧・・電極群）
、４・・・・・・ＦＰＣ基板く基板）、５・・・・・弓
Ｃチップ、１５・・・・・・貫通孔、１６・・・・・・
ＩＣチップの実装位置、１７・・・・・・ガイド枠（枠
体）、１７Ａ・・・・・・脚部、１８・・・・・・熱硬
化性樹脂（樹脂）、２ｏ・２１・・・・・・モールド部
品。
Claims (3)
- （１）ＩＣチップ（５）が基板（４）に実装されるフレ
キシブルプリント配線板において、 前記基板におけるＩＣチップの実装位置（１６）の周囲
には、該ＩＣチップにワイヤボンディングされる複数の
電極群（３Ａ〜３Ｄ）が外方に延びるように設けられ、 これら電極群の間にあり、かつ、ＩＣチップの実装位置
の周囲には、前記基板を厚さ方向に貫通する貫通孔（１
５）が形成されていることを特徴とするフレキシブルプ
リント配線板。 - （２）前記貫通孔には枠体（１７）の脚部（１７Ａ）が
挿入接着され、また、該枠体の内部には、ワイヤボンデ
ィングされたＩＣチップを封止する熱硬化性樹脂（１８
）が注入されることを特徴とする特許請求の範囲第１項
記載のフレキシブルプリント配線板。 - （３）前記基板には、前記貫通孔を通じてＩＣチップを
気密封止するモールド部品（２０・２１）が一体に取り
付けられることを特徴とする特許請求の範囲第１項記載
のフレキシブルプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320303A JPH01161840A (ja) | 1987-12-18 | 1987-12-18 | フレキシブルプリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320303A JPH01161840A (ja) | 1987-12-18 | 1987-12-18 | フレキシブルプリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01161840A true JPH01161840A (ja) | 1989-06-26 |
Family
ID=18119991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320303A Pending JPH01161840A (ja) | 1987-12-18 | 1987-12-18 | フレキシブルプリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01161840A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386342A (en) * | 1992-01-30 | 1995-01-31 | Lsi Logic Corporation | Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device |
| US5557252A (en) * | 1993-05-13 | 1996-09-17 | Mitsubishi Denki Kabushiki Kaisha | Thick film circuit board and method of manufacturing the same |
| US5831836A (en) * | 1992-01-30 | 1998-11-03 | Lsi Logic | Power plane for semiconductor device |
-
1987
- 1987-12-18 JP JP62320303A patent/JPH01161840A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386342A (en) * | 1992-01-30 | 1995-01-31 | Lsi Logic Corporation | Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device |
| US5831836A (en) * | 1992-01-30 | 1998-11-03 | Lsi Logic | Power plane for semiconductor device |
| US5557252A (en) * | 1993-05-13 | 1996-09-17 | Mitsubishi Denki Kabushiki Kaisha | Thick film circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219043B2 (ja) | 半導体装置のパッケージ方法および半導体装置 | |
| KR100793468B1 (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02155256A (ja) | 半導体装置 | |
| JPH05206314A (ja) | 半導体装置 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JPH11502059A (ja) | チップ支持体構造及びチップケーシングを製造するためのチップ支持体 | |
| JPH0951067A (ja) | リードフレーム | |
| JP3189270B2 (ja) | 接着方法 | |
| JPH01161840A (ja) | フレキシブルプリント配線板 | |
| JPH06204654A (ja) | 高密度実装プリント基板 | |
| JPH06244304A (ja) | リードレスチップキャリアパッケージ | |
| JP2003086925A (ja) | 防湿構造付プリント基板、及びその製造方法 | |
| KR20070067382A (ko) | 반도체 패키지용 기판 | |
| JPH03280452A (ja) | 半導体装置 | |
| CN214672613U (zh) | 一种扇出型封装结构 | |
| JP2003109988A (ja) | 装着ツール及びｉｃチップの装着方法 | |
| JP4071121B2 (ja) | 半導体装置 | |
| JPH01234296A (ja) | Ｉｃカード | |
| JPH10303251A (ja) | 半導体装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPH07169905A (ja) | 半導体装置 | |
| KR100271354B1 (ko) | 볼그리드어레이 반도체 패키지용 가요성 회로 기판을 캐리어프레임에 접착하는 방법 | |
| JPH0543294B2 (ja) | ||
| JPH11186430A (ja) | 半導体装置 |