JPH01155725A - Square sum calculator - Google Patents
Square sum calculatorInfo
- Publication number
- JPH01155725A JPH01155725A JP31456887A JP31456887A JPH01155725A JP H01155725 A JPH01155725 A JP H01155725A JP 31456887 A JP31456887 A JP 31456887A JP 31456887 A JP31456887 A JP 31456887A JP H01155725 A JPH01155725 A JP H01155725A
- Authority
- JP
- Japan
- Prior art keywords
- square
- register
- sum
- tap
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 14
- 238000013500 data storage Methods 0.000 claims abstract description 12
- 238000004364 calculation method Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 8
- AWNBSWDIOCXWJW-WTOYTKOKSA-N (2r)-n-[(2s)-1-[[(2s)-1-(2-aminoethylamino)-1-oxopropan-2-yl]amino]-3-naphthalen-2-yl-1-oxopropan-2-yl]-n'-hydroxy-2-(2-methylpropyl)butanediamide Chemical compound C1=CC=CC2=CC(C[C@H](NC(=O)[C@@H](CC(=O)NO)CC(C)C)C(=O)N[C@@H](C)C(=O)NCCN)=CC=C21 AWNBSWDIOCXWJW-WTOYTKOKSA-N 0.000 description 5
- 102000011202 Member 2 Subfamily B ATP Binding Cassette Transporter Human genes 0.000 description 5
- 108010023335 Member 2 Subfamily B ATP Binding Cassette Transporter Proteins 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 102100030343 Antigen peptide transporter 2 Human genes 0.000 description 1
- 102100034187 S-methyl-5'-thioadenosine phosphorylase Human genes 0.000 description 1
- 101710136206 S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 description 1
- 101800000849 Tachykinin-associated peptide 2 Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、音声会議システムのエコーキャンセラ等に利
用する2乗和計算器に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a sum of squares calculator used in an echo canceller of an audio conference system.
従来の技術
音声会議システム等では、複数のデータストレッジプロ
セッサ(DSP : Data Storage fr
ocessor)より構成されたエコーキャンセラが用
いられ、このエコーキャンセラによりハウリングを抑圧
する。In conventional technology audio conference systems etc., multiple data storage processors (DSP) are used.
An echo canceller composed of an echo canceller (ocessor) is used, and howling is suppressed by this echo canceller.
第2図は、この種のマルチプロセッサ構成のエコーキャ
ンセラを示し、lは、受信入力端子、2は、受信出力端
子、 13は、送信入力端子、14は送信出力端子で
ある。端子1.2.13.14はそれぞれ、後述するマ
スタDSPoに接続され、マスクD8Poは、ベクトル
演算専用のスレーブD8P1〜Darn 、に順次接続
されている。FIG. 2 shows an echo canceller having a multiprocessor configuration of this type, where l is a reception input terminal, 2 is a reception output terminal, 13 is a transmission input terminal, and 14 is a transmission output terminal. Terminals 1, 2, 13, and 14 are each connected to a master DSPo, which will be described later, and the mask D8Po is sequentially connected to slaves D8P1 to Darn, which are dedicated to vector calculations.
第2図において、マスタDSPoは、端子1から受信信
号Xiが入力すると、1サンプル前の受信信号Xj−1
を受信出力端子2に出力するとともに。In FIG. 2, when the received signal Xi is input from the terminal 1, the master DSPo receives the received signal Xj-1 of the previous sample.
is output to the reception output terminal 2.
後段のスレーブDSPIに対し、マスクDSPoの有す
るタップ数に応じて遅延された信号Xj−MTAPを出
力する。A signal Xj-MTAP delayed according to the number of taps of the mask DSPo is output to the subsequent slave DSPI.
同様に、k(=1.2.、・・・、n−1)番目のスレ
ーブDSPkは、そのタップ数に応じて遅延された信号
X j−MTAP−kTAPを後段のスレーブDSPs
t+tに出力する。Similarly, the k (=1.2.,..., n-1)th slave DSPk transmits the signal Xj-MTAP-kTAP delayed according to the number of taps to the subsequent slave DSPs.
Output at t+t.
マスタDSPoはまた、1サンプル前の受信信号Xj−
1を受信出力端子2に出力すると、そのエコー信号S、
を送信入力端子13を介して取り込み。The master DSPo also receives the received signal Xj-
1 to the receiving output terminal 2, the echo signal S,
is taken in via the transmission input terminal 13.
各DSPo−DSPn−1はそれぞれ1次のエコー消去
演算式(1)と補正演算式(2)を実行する。Each DSPo-DSPn-1 executes a first-order echo cancellation calculation formula (1) and a correction calculation formula (2), respectively.
TAP−1 ej=Sj−Σ hi (jl x、−。TAP-1 ej=Sj-Σhi (jl x, -.
1=O
TAP−1
=(S、−Σ hi ” Xj−i)i==Q
MTAP+5TAP−1
−(ΣJllx4−t)
i =MTAP
MTAP+(n−1)STAP−1
−(Σhi”Xj−i) ・・・(1)i=
MTAP+(n 2)STAP
h i (J ”、 1) :h+ (j’ +α
eI X I−1/ A但し TAP−1
A−Σ X」−12
1=1
i=0.・・・、TAP−1・・(2)エコー消去演算
式(1)は、積和演算が各DS po〜D S P n
−tでn個に分割され、打ち消し演算されてマスタD
SPoに転送され、最終結果e、が送信出力端子14に
出力される。1=O TAP-1 = (S, -Σ hi ” ) ... (1) i=
MTAP + (n 2) STAP h i (J ”, 1) : h + (j' + α
eI X I-1/ AHowever, TAP-1 A-Σ ..., TAP-1... (2) In the echo cancellation calculation formula (1), the sum of products calculation is performed for each DS po to D S P n
- divided into n pieces by t, cancelled, and master D
The final result e is output to the transmission output terminal 14.
また、マスタDSPoはh XJ+5Ilelのパワー
を計算し、ダブルトーク等を検出して補正演算式(2)
の第2項の
α e4x4−4/A
を全スレーブDSPI〜pspn−tに転送し、スレー
ブDSPI〜DSPn−,はそれぞれ、この情報により
補正演算式(2)を並列処理する。In addition, the master DSPo calculates the power of h
The second term α e4x4-4/A is transferred to all the slaves DSPI to pspn-t, and each of the slaves DSPI to DSPn- processes the correction calculation formula (2) in parallel using this information.
ここで、補正演算式(2)のAはh XJ TAPが毎
回サンプリングされてマスタDSPOに再入力され。Here, A of the correction calculation formula (2) is that hXJ TAP is sampled every time and re-inputted to the master DSPO.
次の式(3) %式% により計算される。The following formula (3) %formula% Calculated by
発明が解決しようとする問題点
しかしながら、上記従来のエコーキャンセラでは、各D
S P o−D S P n−1間でデータの転送エ
ラーが発生し、誤った上記2乗和AがマスクDSPOに
再入力すると2乗和Aの値が乱れ、しかもその影響が継
続するために打ち消し特性が回復しないという問題点が
ある。Problems to be Solved by the Invention However, in the above conventional echo canceller, each D
If a data transfer error occurs between S P o and S P n-1 and the above incorrect sum of squares A is re-inputted to the mask DSPO, the value of sum of squares A will be disturbed and the effect will continue. There is a problem that the cancellation characteristic does not recover.
データの転送エラーを防止するために、マスタDSPo
がタップ数分の受信データを格納するように構成すると
、マスタDSP、に必要なメモリ容量が大きくなり、し
たがって、大型化したり、消費電力が多くなるという問
題点がある。To prevent data transfer errors, the master DSPo
If the master DSP is configured to store received data for the number of taps, the memory capacity required for the master DSP increases, resulting in problems such as an increase in size and power consumption.
本発明は上記問題点に鑑み、各データストレッジプロセ
ッサ間のデータの転送エラーが発生しても、その影響が
継続しない2乗和計算器を提供することを目的とする。SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to provide a sum of squares calculator that does not continue to be affected even if a data transfer error occurs between data storage processors.
問題点を解決するための手段
本発明は上記問題点を解決するために、他のデータスト
レッジプロセッサを経由することなくサンプリング毎に
入力する受信信号の2乗和を演算し、この2乗和をタッ
プ数に応じた時間間隔毎にセットするようにしたもので
ある。Means for Solving the Problems In order to solve the above problems, the present invention calculates the sum of squares of the received signal input at each sampling without passing through another data storage processor, and calculates this sum of squares. It is designed to be set at each time interval according to the number of taps.
作 用
本発明は上記構成により、他のデータストレッジプロセ
ッサを経由することなくサンプリング毎に入力する受信
信号が、各データストレッジプロセッサ間のデータの転
送エラーにより影響を受けないために、たとえ転送エラ
ーが発生しても、その影響が継続しないという効果があ
る。Effect of the Invention With the above configuration, the present invention is configured such that the received signal that is input at each sampling without passing through other data storage processors is not affected by data transfer errors between data storage processors, even if a transfer error occurs. The effect is that even if it occurs, its effects will not continue.
実施例
μ下1図面を参照して本発明の詳細な説明する。第1図
は1本発明に係るエコーキャンセラの2乗和計算器の一
実施例を示すブロック図である。EXAMPLE μ The present invention will be described in detail with reference to the following drawings. FIG. 1 is a block diagram showing an embodiment of a square sum calculator of an echo canceller according to the present invention.
第1図において、1は、受信信号X、が入力する端子、
2は、 他のDSPを経由してタップ数に応じて遅延さ
れた受信信号Xj−TAPが入力する端子、3は、端子
1からの、受信信号X、から2乗xj2を計算する2乗
計算器、4は、端子3からの受信信号X」−TAPがら
2乗Xj−TAP2を計算する2乗計算器である。In FIG. 1, 1 is a terminal to which the received signal X is input;
2 is a terminal to which the received signal Xj-TAP delayed according to the number of taps via another DSP is input, and 3 is a square calculation for calculating the square xj2 from the received signal X from terminal 1. A square calculator 4 calculates the square Xj-TAP2 from the received signal X'-TAP from the terminal 3.
5は、2乗計算器3からの2乗Xj2 と、レジスタ7
に格納された前のサンプリング時の2乗を加算する加算
器% 6は、加算器5の出力から2乗計算器3からの2
乗xj −TAP 2を減算する減算器。5 is the square Xj2 from the square calculator 3 and the register 7
An adder %6 adds the square of the previous sampling stored in the output of the adder 5 to the 2 from the square calculator 3.
A subtractor that subtracts the multiplication xj −TAP 2.
7は、減算器6の出力である前のサンプリング時の2乗
が格納されるレジスタであり、これらの部材4.5.6
.7が第1の2剰和計算器を構成している。7 is a register in which the square of the output of the subtracter 6 at the time of previous sampling is stored, and these members 4.5.6
.. 7 constitutes the first remainder sum calculator.
9は、2乗計算器3からの2乗x12と、レジスタ10
に格納された前のサンプリング時の2乗を加算する加算
器、10は、加算器9の出力が格納されるレジスタであ
り、これらの部材3.9.10が第1の2乗和計算器を
構成している。9 is the square x12 from the square calculator 3 and the register 10
10 is a register in which the output of the adder 9 is stored, and these members 3.9.10 constitute the first sum of squares calculator. It consists of
11は、内部カウンタ(不図示)を有し、後述するよう
にレジスタ10に格納された値をレジスタ7にセットす
る制御部である。Reference numeral 11 denotes a control unit that has an internal counter (not shown) and sets the value stored in the register 10 in the register 7 as described later.
次に、上記構成に係る実施例の動作を説明する。Next, the operation of the embodiment according to the above configuration will be explained.
第1図において、端子1から受信信号Xjが入力すると
、2乗計算器3からの2乗xj2が加算器5,9に印加
され、また、端子2から受信信号Xj−TAPが入力す
ると、2乗計算器4かもの2乗X j −TAP 2が
減算器6の(−)端子に印加される。In FIG. 1, when the received signal Xj is input from the terminal 1, the square xj2 from the square calculator 3 is applied to the adders 5 and 9, and when the received signal Xj-TAP is input from the terminal 2, 2 Multiplier calculator 4 times the square of X j −TAP 2 is applied to the (-) terminal of subtractor 6 .
次いで、加算器5が、レジスタ7に格納された前のサン
プリング時の2乗Xj−1−i2と2乗xj2を加算し
て出力すると、減算器6は、この加算値から2乗Xj−
TAP2を減算し、レジスタ7と端子8に出力する。Next, when the adder 5 adds the squared Xj-1-i2 and the squared xj2 stored in the register 7 at the previous sampling time and outputs the result, the subtracter 6 calculates the squared Xj-i2 from this added value.
Subtract TAP2 and output to register 7 and terminal 8.
他方、加算器5は、レジスタ10に格納された前のサン
プリング時の2乗xj−12と2乗x12を加算し、レ
ジスタエ0に格納する。On the other hand, the adder 5 adds the square xj-12 of the previous sampling stored in the register 10 and the square x12, and stores the result in register 0.
ここで、レジスタ10に格納された値が、TAP−1
A=Σ x3−4 2
■=1
に一致する場合はタップ数に応じた時間間隔であり、制
御部11は、内部カウンタによりこの時間間隔をカウン
トし、 レジスタ10に格納された値が正しいときに、
このレジスタ10に格納された値をレジスタ7に転送す
るとともに、レジスタ10に格納された値をクリアする
。Here, if the value stored in the register 10 matches TAP-1 A=Σ Count the intervals and when the value stored in register 10 is correct,
The value stored in register 10 is transferred to register 7, and the value stored in register 10 is also cleared.
したがって、上記実施例によれば、転送エラーの影響を
受けないレジスタ10の値が、タップ数に応じた時間間
隔でレジスタ7に再設定されるために、たとえ転送エラ
ーが発生してもその影響が継続しない2乗和をサンプリ
ング毎に出力することができる。Therefore, according to the above embodiment, since the value of the register 10, which is not affected by a transfer error, is reset to the register 7 at a time interval according to the number of taps, even if a transfer error occurs, the value of the register 10 is not affected by the transfer error. A sum of squares that does not continue can be output for each sampling.
発明の詳細
な説明したように1本発明は、他のデータストレッジプ
ロセッサを経由することなくサンプリング毎に入力する
受信信号の2乗和を演算し、この2乗和をタップ数に応
じた時間間隔毎にセットするようにしたので、他のデー
タストレッジプロセッサを経由することなくサンプリン
グ毎に入力する受信信号が、各データストレッジプロセ
ッサ間のデータの転送エラーにより影響を受げないため
に、たとえ転送エラーが発生しても、その影響が継続し
ないという効果がある。DETAILED DESCRIPTION OF THE INVENTION As described above, the present invention calculates the sum of squares of a received signal input at each sampling without passing through another data storage processor, and calculates the sum of squares of a received signal input at each sampling time without passing through another data storage processor, and calculates the sum of squares at a time interval corresponding to the number of taps. Since the received signal that is input at each sampling without passing through other data storage processors will not be affected by data transfer errors between each data storage processor, even if a transfer error This has the effect that even if something occurs, its effects will not continue.
第1図は、本発明に係るエコーキャンセラの2乗和計算
器の一実施例を示すブロック図、第2図は、従来例のエ
コーキャンセラを示すブロック図である。
3.4..2乗計算器、5,9・・・加算器、6・・・
減算器、 7.10・・・レジスタ、11・・・制御
部。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第
1 図
第2図FIG. 1 is a block diagram showing an embodiment of a square sum calculator of an echo canceller according to the present invention, and FIG. 2 is a block diagram showing a conventional echo canceller. 3.4. .. Square calculator, 5, 9... Adder, 6...
Subtractor, 7.10...Register, 11...Control unit. Name of agent: Patent attorney Toshio Nakao and 1 other person
1 Figure 2
Claims (1)
れ、タップ数に応じて遅延された信号の2乗和をサンプ
リング毎に演算する第1の演算手段と、 他のデータストレッジプロセッサを経由することなくサ
ンプリング毎に入力する受信信号の2乗和を演算する第
2の演算手段と、 前記第2の演算手段により演算された2乗和をタップ数
に応じた時間間隔毎に前記第1の演算手段にセットする
手段とを有する2乗和計算器。[Scope of Claims] A first calculation means that calculates the sum of squares of signals that are re-inputted via a plurality of data storage processors and delayed according to the number of taps for each sampling; and another data storage processor. a second calculation means for calculating the sum of squares of the received signal input at each sampling without passing through the second calculation means; and means for setting the sum of squares to the first calculation means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31456887A JPH01155725A (en) | 1987-12-11 | 1987-12-11 | Square sum calculator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31456887A JPH01155725A (en) | 1987-12-11 | 1987-12-11 | Square sum calculator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01155725A true JPH01155725A (en) | 1989-06-19 |
Family
ID=18054846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31456887A Pending JPH01155725A (en) | 1987-12-11 | 1987-12-11 | Square sum calculator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01155725A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8967288B2 (en) | 2010-08-30 | 2015-03-03 | Starting Industrial Co., Ltd. | Anti-vibration structure for operation lever of portable brush cutter |
-
1987
- 1987-12-11 JP JP31456887A patent/JPH01155725A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8967288B2 (en) | 2010-08-30 | 2015-03-03 | Starting Industrial Co., Ltd. | Anti-vibration structure for operation lever of portable brush cutter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175702A (en) | Digital signal processor architecture with plural multiply/accumulate devices | |
US5371789A (en) | Multi-channel echo cancellation with adaptive filters having selectable coefficient vectors | |
US4377793A (en) | Digital adaptive finite impulse response filter with large number of coefficients | |
EP0735674A2 (en) | Method and apparatus for adaptive filtering | |
EP0315303A3 (en) | Duplicated fault-tolerant computer system with error checking | |
Brent et al. | A systolic array for the linear-time solution of Toeplitz systems of equations | |
MY122103A (en) | Adaptive dual filter echo cancellation | |
JP3287305B2 (en) | Product-sum operation unit | |
JPH01155725A (en) | Square sum calculator | |
FR2556530B1 (en) | ECHO CORRECTION DEVICE, ESPECIALLY FOR A DATA BROADCASTING SYSTEM | |
JPH03262939A (en) | Method and device for detecting echo path variation | |
JPH09153846A (en) | Echo canceler | |
Langaris et al. | On the waiting time of a two-stage queueing system with blocking | |
JP3578793B2 (en) | IIR ghost canceling system | |
JPS63187366A (en) | Arithmetic unit for moving average | |
Hillman | DSP56200: An algorithm-specific digital signal processor peripheral | |
US2934268A (en) | Square root computer | |
JP2870242B2 (en) | Competitive synchronization protection circuit | |
JPH07202766A (en) | Method and device for identifying system by adaptive filter | |
JP2001092810A (en) | Complex multiplier and complex correlator | |
RU1837320C (en) | Digital signal processor | |
JPS5853218A (en) | Digital filter | |
JP2862926B2 (en) | Frame synchronization protection circuit | |
JPH0267017A (en) | Method for suppressing howling of echo canceller | |
JPS62108609A (en) | Digital filter |