JPH01154369A - Digital disk reproducing device - Google Patents

Abstract

PURPOSE:To easily realize a multipickup disk reproducing device by variably controlling the clock of a variable frequency oscillator for supplying to a signal processing system by a synchronizing signal reproduced in the signal processing system, thereby, attaining a correct code reproduction. CONSTITUTION:A disk 1 is rotated and driven by a spindle motor 2 and a digital signal read by a pickup 3 is supplied to the signal processing system 4. The clock to the synchronizing signal supplied from the synchronizing circuit 5 of this processing system 4 is generated from a PLL circuit 14 and supplied to the bit clock forming circuit 13 of the processing system 4 and a required place in the processing system 4. The synchronizing signal fed back to the PLL circuit 14 for controlling the motor 2 by the synchronizing signal from the circuit 5 in this control system 4 and stabled is decoded in a decoding circuit 7 and temporarily recorded in a RAM 8. Then, it is read by a frequency supplied from a bit clock reading oscillation circuit 15 to output a reproduced signal.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタルディスク再生装置に係り、特にその
信号処理系の改良に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a digital disc playback device, and particularly to improvements in its signal processing system.

（従来の技術） 従来より、コンパクト・ディスク（ＣＤ）に代表される
ようなディジタル・オーディオ・ディスク（ＤＡＣ）の
再生装置があり、第４図にその構成の一例を示す。(Prior Art) Conventionally, there has been a reproducing apparatus for a digital audio disc (DAC) such as a compact disc (CD), and an example of its configuration is shown in FIG.

第４図において、１はディジタル・オーディオ信号が記
録されたディジタル・オーディオ・ディスク（以下、単
にディスクという）、２はディスク１を回転駆動するス
ピンドルモータ、３はディスク１に記録されたディジタ
ル信号を読取るピックアップ、４はピックアップ３で読
取ったディジタル信号から同期信号及びデータを再生す
る信号処理系である。In FIG. 4, 1 is a digital audio disk (hereinafter simply referred to as a disk) on which digital audio signals are recorded, 2 is a spindle motor that rotationally drives the disk 1, and 3 is a disk that records digital signals recorded on the disk 1. A reading pickup 4 is a signal processing system that reproduces a synchronization signal and data from the digital signal read by the pickup 3.

５は信号処理系４の中にあって、ディジタル信号から同
期信号を再生する同期回路である。Reference numeral 5 denotes a synchronization circuit in the signal processing system 4 that reproduces a synchronization signal from a digital signal.

７は信号処理系４の中にあって、ディジタル信号からデ
ータを復号（再生）する復号回路である。A decoding circuit 7 is located in the signal processing system 4 and decodes (reproduces) data from a digital signal.

８は信号処理系４の中の復号回路７で復号（再生）した
データを一時記憶するバッファメモリ（ＲＡＭ）である
。A buffer memory (RAM) 8 temporarily stores data decoded (reproduced) by the decoding circuit 7 in the signal processing system 4.

９は信号処理系４と比較器１６にクロックを供給する発
振器である。Reference numeral 9 denotes an oscillator that supplies clocks to the signal processing system 4 and the comparator 16.

１６は信号処理系４の中の同期回路５で再生した同期信
号を、発振器９から供給されるクロックと比較する比較
器である。A comparator 16 compares the synchronization signal reproduced by the synchronization circuit 5 in the signal processing system 4 with the clock supplied from the oscillator 9.

６は比較器１６による比較結果によって、スピンドルモ
ータ２の回転速度を制御するサーボ回路である。Reference numeral 6 denotes a servo circuit that controls the rotational speed of the spindle motor 2 based on the comparison result by the comparator 16.

なお、１０及び１１はそれぞれ信号処理系４の中のイコ
ライザアンプ及びオートスライサであり、１２及び１３
は同様にそれぞれ信号処理系４の中のラッチ及びピット
クロック生成回路である。Note that 10 and 11 are an equalizer amplifier and an auto slicer in the signal processing system 4, respectively, and 12 and 13 are
Similarly, these are a latch and a pit clock generation circuit in the signal processing system 4, respectively.

上記の構成では、ディスク１を回転させるスピンドルモ
ータ２の回転速度を、ピックアップ３及び信号処理系４
によってディスク１からピックアップ３で読取ったディ
ジタル信号から再生される同期信号の周波数が、同期回
路５の内部で使われる基準周波数信号の周波数と比較器
１６によって比較された比較結果とが一致するように、
サーボ回路（ＣＬＶサーボ回路）６で制御することによ
って、ディスク１に記録されたディジタル信号の符号列
を正しく復号（再生）できるようにしている。In the above configuration, the rotation speed of the spindle motor 2 that rotates the disk 1 is controlled by the pickup 3 and the signal processing system 4.
so that the frequency of the synchronization signal reproduced from the digital signal read from the disk 1 by the pickup 3 matches the frequency of the reference frequency signal used inside the synchronization circuit 5 and the comparison result obtained by the comparator 16. ,
By controlling the servo circuit (CLV servo circuit) 6, the code string of the digital signal recorded on the disk 1 can be correctly decoded (reproduced).

（発明が解決しようとする問題点） ところが、上記した従来の再生装置において、複数個の
ピックアップ３を備え、１枚のディスク１から異なる記
録フレームを同時に読出すことを考えた場合、ディスク
１の回転速度を、異なる位置の複数個のピックアップ３
及び信号処理系４で再生した同期信号の周波数に合わせ
ることは困難である。(Problems to be Solved by the Invention) However, when considering that the conventional playback device described above is equipped with a plurality of pickups 3 and reads different recording frames from one disk 1 at the same time, Rotation speed is determined by multiple pickups at different positions 3
It is difficult to match the frequency of the synchronization signal reproduced by the signal processing system 4.

実際には、信号処理系４の中の同期回路５で使われる固
定された基準周波数に対して、再生される同期信号の周
波数は、多少の誤差があっても、正しい復号を行なえる
が、その誤差範囲は数パーセントに収めなければならず
、ディスク１のもつ反りやディスク１とスピンドル［−
夕２の偏心などの影響を考慮すると、複数個のピックア
ップ３がそれぞれ独立に任意の位置の情報を正しく再現
するためのそれぞれのピックアップ３から再生される同
期信号を、固定された基準周波数に合わせることはでき
ず、よって、複数個のピックアップ３を備えた再生装置
の実現性に乏しいといった問題点かあ・）だ。In reality, correct decoding is possible even if there is some error in the frequency of the reproduced synchronization signal with respect to the fixed reference frequency used by the synchronization circuit 5 in the signal processing system 4. The error range must be kept within a few percent, and the warpage of the disk 1 and the spindle [-
Taking into account the effects of eccentricity, etc., the synchronization signal played from each pickup 3 is adjusted to a fixed reference frequency in order for the plurality of pickups 3 to independently reproduce information at arbitrary positions. Therefore, the problem is that it is difficult to realize a playback device equipped with a plurality of pickups 3.

そこで、本発明は上記した従来の技術の問題点を解決し
たディジタルディスク再生装置を提供することを目的と
する。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a digital disc playback device that solves the problems of the above-mentioned conventional techniques.

（問題点を解決するための手段） 本発明は上記の目的を達成するために、ディスクに記録
されたディジタル信号を読取るピックアップと、前記デ
ィスクを回転駆動するスピンドルモータと、前記ピック
アップで読取ったディジタル信号から同期信号及びデー
タを再生する信号処理系と、前記信号処理系で再生した
データを記憶するバッファメモリと、前記信号処理系に
クロックを供給する可変周波数発振器と、前記バッファ
メモリを読出す際のタイミングを規定するクロック発振
器とよりなり、前記信号処理系で再生した同期信号によ
って、前記信号処理系へ供給する前記可変周波数発振器
からのクロックを可変制御するようにしたことを特徴と
するディジタルディスク再生装置を提供するものである
。(Means for Solving the Problems) In order to achieve the above object, the present invention provides a pickup for reading digital signals recorded on a disk, a spindle motor for rotationally driving the disk, and a digital signal read by the pickup. a signal processing system that reproduces a synchronization signal and data from a signal; a buffer memory that stores data reproduced by the signal processing system; a variable frequency oscillator that supplies a clock to the signal processing system; a clock oscillator that defines the timing of the digital disk, and a clock from the variable frequency oscillator supplied to the signal processing system is variably controlled by a synchronization signal reproduced by the signal processing system. The present invention provides a playback device.

（実　施　例） 本発明になるディジタルディスク再生装置の実施例につ
いて、以下に図面と共に説明する。(Example) An example of the digital disc playback device according to the present invention will be described below with reference to the drawings.

第１図は本発明になるディジタルディスク再生装置の一
実施例を示す図である。なお、以下の図において、前出
の第４図中の同一構成部分には同一番号を付す。FIG. 1 is a diagram showing an embodiment of a digital disc playback device according to the present invention. In the following figures, the same components as in FIG. 4 mentioned above are given the same numbers.

第１図においで、ディスク１をスピンドルモータ２で回
転駆動させ、ピックアップ３で読取ったディジタル信号
は信号処理系４に供給される。In FIG. 1, a disk 1 is rotationally driven by a spindle motor 2, and a digital signal read by a pickup 3 is supplied to a signal processing system 4.

１４は同期回路５から供給される同期信号に合わせた周
波数クロックを発生して、信号処理系４の中のビットク
ロック生成回路１３と信号処理系４の中の必要とされる
箇所に供給するＰＬＬ回路（可変周波数発振器）である
。14 is a PLL which generates a frequency clock in accordance with the synchronization signal supplied from the synchronization circuit 5 and supplies it to the bit clock generation circuit 13 in the signal processing system 4 and to necessary locations in the signal processing system 4. circuit (variable frequency oscillator).

信号処理系４内でｔよ、同期回路５から得られる同期信
号を、第４図に示した従来の装置ではスピンドルモータ
２を制御するサーボ回路６にフィードバックすることに
よって、正しい同期再生をしようとしているのに対し、
本発明装置では上記の同期信号を、上記したＰＬＬ回路
１４にフィードバックすることによって、安定した同期
再生をしている。In the conventional device shown in FIG. 4, the signal processing system 4 attempts to perform correct synchronized reproduction by feeding back the synchronizing signal obtained from the synchronizing circuit 5 to the servo circuit 6 that controls the spindle motor 2. While there are
In the device of the present invention, stable synchronized reproduction is achieved by feeding back the synchronizing signal to the PLL circuit 14 described above.

正しく同期して得られた再生データは、復号回路７で復
すされる。そして、復号回路７に接続されたバッファメ
モリ（ＲＡＭ）８に一時記憶されたデータを、読出しク
ロック発振器１５から供給される周波数により読出し、
復号された再生符号を得て、これを出力する。The reproduced data obtained in correct synchronization is decoded by the decoding circuit 7. Then, data temporarily stored in a buffer memory (RAM) 8 connected to the decoding circuit 7 is read out using the frequency supplied from the read clock oscillator 15.
A decoded reproduction code is obtained and output.

初期状態では、同期検出の基準信号の周波数と再生され
る同１’ＪＩ信号の周波数とが、必ずしも合致していな
いので、再生される信号列（符号列）のパターンから同
期信号の周波数を、同期回路５が推定し、疑似同期信号
を発生させている。なお、その精度を上げるために、ピ
ックアップ３の位置からの推定を併用しても良い。In the initial state, the frequency of the reference signal for synchronization detection and the frequency of the same 1'JI signal to be reproduced do not necessarily match, so the frequency of the synchronization signal can be determined from the pattern of the reproduced signal string (code string). The synchronization circuit 5 estimates and generates a pseudo synchronization signal. Note that in order to improve the accuracy, estimation based on the position of the pickup 3 may also be used.

疑似同期信号の整数倍の周波数を、ＰＬＬ回路１４で発
生させ、これをクロックとして、信号処理系４に供給す
る。そして、正しく同期信号が再生された後には、ＰＬ
Ｌ回路１４は、その同期信号を基にクロック周波数を発
生覆る。A PLL circuit 14 generates a frequency that is an integral multiple of the pseudo synchronization signal, and supplies this to the signal processing system 4 as a clock. After the synchronization signal is correctly reproduced, the PL
The L circuit 14 generates a clock frequency based on the synchronization signal.

これによって、スピンドルモータ２の回転速度制御に依
存することなく、正しい再生符号を再現できる。As a result, correct reproduction codes can be reproduced without depending on the rotational speed control of the spindle motor 2.

ここで得られる再生符号は、本来の再生符号と、その転
送レートが異なっているので、バッファメモリ８を用い
て、本来の転送レートに戻す。Since the reproduced code obtained here has a different transfer rate from the original reproduced code, the buffer memory 8 is used to restore the original transfer rate.

なお、バッファメモリ８は、＠号回路９が復号やデイス
クランブルや誤り訂正に用いるメモリを流用しても良い
。Note that the buffer memory 8 may be a memory used by the @ code circuit 9 for decoding, descrambling, and error correction.

この実流例では、本来の転送レートの基準どなるクロッ
クを発生する読出しクロック発振器１５を別に設け、バ
ッファメモリ８を復号回路７が読出す時に、この読出し
クロック発振器１５が発生ずるクロックを利用すること
によって転送レートを本来の値に戻している。In this actual flow example, a read clock oscillator 15 that generates a reference clock for the original transfer rate is separately provided, and when the decoding circuit 7 reads out the buffer memory 8, the clock generated by the read clock oscillator 15 is used. The transfer rate is returned to its original value.

また、バッファあふれに対しては、ＰＬＬ回路１４から
のクロック供給を一時停止して、信号処理系４を停止さ
せるか、あるいはピックアップ３を逆方向にキックして
対応する。Furthermore, in response to a buffer overflow, the clock supply from the PLL circuit 14 is temporarily stopped to stop the signal processing system 4, or the pickup 3 is kicked in the opposite direction.

第２図及び第３図は本発明装置の他の実施例を示す図で
ある。FIGS. 2 and 3 are diagrams showing other embodiments of the apparatus of the present invention.

第２図は複数個のピックアップ３，３．・・・及び複数
系統の信号処理系４，４．・・・がある場合の実施例を
示し、その動作原理は、ピックアップ３及び信号処理系
４が単数の場合と同じである。なお、図では２個のピッ
クアップ及び２系統の信号処理系だけを示す。FIG. 2 shows a plurality of pickups 3, 3. . . . and multiple signal processing systems 4, 4. . . , and the operating principle is the same as in the case where there is a single pickup 3 and a single signal processing system 4. Note that the figure shows only two pickups and two signal processing systems.

第２図では、バッファメモリ８と読出しクロック発振器
１５を複数系統の信号処理系４，４．・・・で共用して
いる。また、これは、複数系統以上の個々の信号処理系
毎に、あるいはグループ分けされたいくつかの信号処理
系毎に持たせても良いことは勿論である。In FIG. 2, the buffer memory 8 and the read clock oscillator 15 are connected to a plurality of signal processing systems 4, 4. It is shared by... Moreover, it goes without saying that this may be provided for each individual signal processing system of a plurality of systems or for each of several signal processing systems divided into groups.

第３図は２系統の信号処理系４．４のうちの一方を従来
の信号処理系を従来のサーボ回路６を用いて構成した実
施例を示す。FIG. 3 shows an embodiment in which one of the two signal processing systems 4.4 is constructed using a conventional servo circuit 6 as a conventional signal processing system.

サーボ回路６は、ディスク１の回転に伴うワウやフラッ
タを吸収する役目があり、このサーボ回路６が接続され
ていない他の系統のピックアップ３及び信号処理系４の
再生誤りを低減する効果がある。The servo circuit 6 has the role of absorbing wow and flutter caused by the rotation of the disk 1, and has the effect of reducing reproduction errors in the pickup 3 and signal processing system 4 of other systems to which the servo circuit 6 is not connected. .

また、第３図の実施例では、読出しクロックには、クロ
ック発振器９からのクロック信号を流用している。Further, in the embodiment shown in FIG. 3, the clock signal from the clock oscillator 9 is used as the read clock.

以上のように、従来の装置では、再生される同期信号の
周波数を、基準信号の周波数に合わせるようスピンドル
モータ２の回転速度を制御していたのに対し、本発明装
置では基準信号を可変させ、再生される同期信号の周波
数に、基準信号の周波数を合わせるように制御を行ない
、スピンドルモータ２の回転速度制御に依存することな
く、正しい符号再生を行なえるようにし、これによって
、複数のピックアップを備えたディジタルディスク再生
装置を容易に実現できる。As described above, in the conventional device, the rotation speed of the spindle motor 2 is controlled so that the frequency of the synchronization signal to be reproduced matches the frequency of the reference signal, whereas in the device of the present invention, the reference signal is varied. , the frequency of the reference signal is controlled to match the frequency of the synchronization signal to be reproduced, and correct code reproduction can be performed without depending on the rotational speed control of the spindle motor 2. A digital disc playback device equipped with this can be easily realized.

（発明の効果） 以上の如く、本発明のディジタルディスク再生装置によ
れば、スピンドルモータとディスクの回転速度に係わら
ず、正しい符号再生が可能となり、複数のピックアップ
を備えたディジタルディスク再生′！Ａ置（マルチピッ
クアップディジタルディスク再生装置）を容易に実現で
きるといった特長を有する。(Effects of the Invention) As described above, according to the digital disk reproducing apparatus of the present invention, correct code reproduction is possible regardless of the rotational speed of the spindle motor and the disk, and the digital disk reproducing apparatus equipped with a plurality of pickups can be reproduced! It has the advantage that it can easily be implemented as an A-type (multi-pickup digital disc playback device).

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明になるディジタルディスク再生装置の一
実施例を示す図、第２図及び第３図は本発明装置の他の
実施例を示す図、第４ｉｉｉ！ｌは従来のディジタルデ
ィスク再生装置の一例を示す図である。 １・・・ディスク、２・・・スピンドルモータ、３・・
・ピックアップ、４・・・信号処理系、５・・・同期回
路、６・・・サーボ回路、７・・・復号回路、８・・・
バッファメモリ（ＲＡＭ）　、９・・・発振器、１０・
・・イコライザアンプ、１１・・・オートスライサ、１
２・・・ラッチ、１３・・・ピットクロック生成回路、
１４・・・ＰＬＬ回路（可変周波数発振器）、１５・・
・読出しクロック発振器、１６・・・比較器。FIG. 1 is a diagram showing one embodiment of the digital disc playback device according to the present invention, FIGS. 2 and 3 are diagrams showing other embodiments of the device according to the present invention, and FIG. 4iii! 1 is a diagram showing an example of a conventional digital disc playback device. 1...Disc, 2...Spindle motor, 3...
・Pickup, 4...Signal processing system, 5...Synchronization circuit, 6...Servo circuit, 7...Decoding circuit, 8...
Buffer memory (RAM), 9... oscillator, 10.
・・Equalizer amplifier, 11 ・・Auto slicer, 1
2... Latch, 13... Pit clock generation circuit,
14... PLL circuit (variable frequency oscillator), 15...
- Read clock oscillator, 16... comparator.

Claims (2)

【特許請求の範囲】[Claims] （１）ディスクに記録されたディジタル信号を読取るピ
ックアップと、前記ディスクを回転駆動するスピンドル
モータと、前記ピックアップで読取ったディジタル信号
から同期信号及びデータを再生する信号処理系と、前記
信号処理系で再生したデータを記憶するバッファメモリ
と、前記信号処理系にクロックを供給する可変周波数発
振器と、前記バッファメモリを読出す際のタイミングを
規定するクロック発振器とよりなり、 前記信号処理系で再生した同期信号によって、前記信号
処理系へ供給する前記可変周波数発振器からのクロック
を可変制御するようにしたことを特徴とするディジタル
ディスク再生装置。(1) A pickup that reads digital signals recorded on a disk, a spindle motor that rotationally drives the disk, a signal processing system that reproduces a synchronization signal and data from the digital signal read by the pickup, and the signal processing system. It consists of a buffer memory that stores the reproduced data, a variable frequency oscillator that supplies a clock to the signal processing system, and a clock oscillator that defines the timing when reading the buffer memory, and the synchronization that is reproduced by the signal processing system. A digital disk reproducing apparatus characterized in that a clock from the variable frequency oscillator supplied to the signal processing system is variably controlled by a signal. （２）ピックアップ及び信号処理系を、それぞれ複数備
えてなることを特徴とする特許請求の範囲第１項記載の
ディジタルディスク再生装置。(2) The digital disc playback device according to claim 1, characterized in that it comprises a plurality of pickups and a plurality of signal processing systems.