JPH01152581A - Picture information processor - Google Patents
Picture information processorInfo
- Publication number
- JPH01152581A JPH01152581A JP31091087A JP31091087A JPH01152581A JP H01152581 A JPH01152581 A JP H01152581A JP 31091087 A JP31091087 A JP 31091087A JP 31091087 A JP31091087 A JP 31091087A JP H01152581 A JPH01152581 A JP H01152581A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information processing
- picture
- image information
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 32
- 238000012545 processing Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は画像情報処理装置に関し、特に入力した画像情
報に所定の処理を行なって出力する画像情報処理装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image information processing apparatus, and more particularly to an image information processing apparatus that performs predetermined processing on input image information and outputs the resultant image information.
［従来の技術］
第４図は従来のこの種の画像情報処理装置の代表的構成
例を示す図である。図において、１は画像読取装置であ
り、原稿画像を走査読取して一連のデジタル画像データ
ＧＤを出力する。[Prior Art] FIG. 4 is a diagram showing a typical configuration example of a conventional image information processing apparatus of this type. In the figure, reference numeral 1 denotes an image reading device, which scans and reads an original image and outputs a series of digital image data GD.
２はＣＰＵであり、例えば入力した画像データＧＤの濃
度変換、濃度補正、デイザ変換等の一連の画像情報処理
を順次行い、処理結果のイメージデータＩＤを出力する
。３はプリンタであり、入力したイメージデータｒＤを
２値プリントする。しかし、かかる単一ＣＰＵによる時
系列処理ではプログラム変更により処理を柔軟に構成で
きるが、処理速度が遅い欠点があった。A CPU 2 sequentially performs a series of image information processing such as density conversion, density correction, and dither conversion on input image data GD, and outputs image data ID as a result of the processing. 3 is a printer, which prints the input image data rD in binary form. However, although such time-series processing using a single CPU allows flexible configuration of processing by changing the program, it has the drawback of slow processing speed.
第５図は従来の高速画像情報処理装置の代表的構成例を
示す図である。図において、４−１はハードウェア化し
た第１の画像処理回路であり、例えば入力した画像デー
タＧＤの濃度変換処理を行う。４−ｎは同じくハードウ
ェア化した第ｎの画像処理回路であり、例えば前段回路
までに処理終了した画像データのデイザ変換処理を行う
。FIG. 5 is a diagram showing a typical configuration example of a conventional high-speed image information processing device. In the figure, 4-1 is a first image processing circuit implemented as hardware, which performs, for example, density conversion processing on input image data GD. 4-n is an n-th image processing circuit which is also implemented in hardware, and performs, for example, dither conversion processing on image data that has been processed by the previous stage circuit.
そして、通常これら一連の画像処理回路は画像データの
パイプライン的処理を行っている。しかし、かかるハー
ドウェア化した構成では処理を高速にできるが、処理を
柔軟に構成できない欠点があった。These series of image processing circuits usually perform pipeline processing of image data. However, although such a hardware configuration can speed up processing, it has the disadvantage that processing cannot be configured flexibly.
［発明が解決しようとする問題点］
本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、高速かつ柔軟に画像情報処理を
行える画像情報処理装置を提供することにある。[Problems to be Solved by the Invention] The present invention eliminates the drawbacks of the prior art described above, and its purpose is to provide an image information processing device that can process image information at high speed and flexibly. It is in.
［問題点を解決するための手段］
本発明の画像情報処理装置は上記の目的を達成するため
に、統一した入出力インタフェース機能を備え、かつ独
立した画像情報処理プログラムの実行機能を備える複数
のプロセッサユニットと、画像情報処理の機能に応じて
前記複数のプロセッサユニット間の物理的接続を行うユ
ニット間接続手段を備えることをその概要とする。[Means for Solving the Problems] In order to achieve the above object, the image information processing apparatus of the present invention has a unified input/output interface function and a plurality of image information processing apparatuses each having an independent image information processing program execution function. The outline thereof is to include a processor unit and inter-unit connection means for physically connecting the plurality of processor units according to the function of image information processing.
［作用］
かかる構成において、複数のプロセッサユニットは夫々
統一した人出力インタフェース機能を備え、かつ独立し
た画像情報処理プログラムの実行機能を備える。ユニッ
ト間接続手段は画像情報処理の機能に応じて前記複数の
プロセッサユニット間の物理的接続を行う。[Operation] In this configuration, each of the plurality of processor units has a unified human output interface function, and also has an independent image information processing program execution function. The inter-unit connection means physically connects the plurality of processor units according to the image information processing function.
［実施例の説明］
以下、添付図面に従って本発明による実施例を詳細に説
明する。[Description of Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
［第１実施例］
第１図は本発明による第１実施例の画像情報処理装置の
ブロック構成図である。図において、１は画像読取装置
であり、カラー原稿画像を走査読取して一連のデジタル
画像データＧＤを出力する。１０は電子回路基板であり
、画像情報処理の機能に応じて複数のプロセッサユニッ
ト（ＰＵ）を接続し、固定する。３は２値プリンタであ
り、入力したイメージデータＩＤを２値プリントする。[First Embodiment] FIG. 1 is a block diagram of an image information processing apparatus according to a first embodiment of the present invention. In the figure, reference numeral 1 denotes an image reading device, which scans and reads a color original image and outputs a series of digital image data GD. 10 is an electronic circuit board to which a plurality of processor units (PU) are connected and fixed according to the function of image information processing. 3 is a binary printer, which prints the input image data ID in binary form.
電子回路基板１０において、５はホストプロセッサ（Ｈ
Ｐ）であり、例えば画像読取装置１との間の同期を取り
、一連の画像データＧＤを順次取り込み、及び画像情報
処理装置全体のシーケンス制御等を行う。また図示せぬ
外部記憶装置等を接続して後述する複数のプロセッサユ
ニット（ＰＵ）に対し必要な画像処理プログラムをダウ
ンロードし、その後にＰＵの各処理をイニシエートする
。In the electronic circuit board 10, 5 is a host processor (H
P), for example, synchronizes with the image reading device 1, sequentially captures a series of image data GD, and performs sequence control of the entire image information processing device. Further, by connecting an external storage device (not shown) or the like, necessary image processing programs are downloaded to a plurality of processor units (PUs), which will be described later, and then each process of the PUs is initiated.
６−１〜６−５及び７は複数のプロセッサユニット（Ｐ
Ｕ）であり、夫々が統一した人出力インタフェース機能
を備え、かつ独立した画像情報処理プログラムの実行機
能を備える。ここで統一した人出力インタフェース機能
とは、例えばＰＵ６−１は１つのデータ入力バス■と３
つのデータ出力バス０１〜０．を備えており、これらの
データ入出力バスのハードウェア構成及びデータ人出力
手順等が複数のＰＵについて統一されていることをいう
。即ち、任意のＰＵＩのデータ出力バス０１〜０３には
他の任意のＰＵｊのデータ入カバスエを接続でき、例え
ばＰＵ、がその出力バッファに処理済データをセットす
ると、これに直結したＰＵｊとの間では自動的かつハー
ドウェア的にデータ転送手順が実行され、ＰＵ、は処理
済データを取り込む。こうすることによりデータ転送手
順が簡単であり、処理済データを極めて高速に転送でき
る。また同様にしてＰＵＴは３つのデータ入力バス１１
〜！、と１つのデータ出力バス０を備えている。6-1 to 6-5 and 7 are plural processor units (P
U), each of which has a unified human output interface function and an independent image information processing program execution function. The unified human output interface function here means that, for example, PU6-1 has one data input bus ■ and three
data output buses 01-0. This means that the hardware configuration of these data input/output buses, data output procedures, etc. are unified for multiple PUs. That is, the data input bus of any other PUj can be connected to the data output buses 01 to 03 of any PUI, and for example, when a PU sets processed data in its output buffer, the Then, the data transfer procedure is executed automatically and in hardware, and the PU takes in the processed data. This simplifies the data transfer procedure and allows processed data to be transferred at extremely high speed. Similarly, PUT has three data input buses 11.
~! , and one data output bus 0.
ところで、上記の如くデータ出力バスＯｎとデータ入力
バスＩｎをハードウェア的に区別して構成するとＰＩ６
−１〜ＰＵ６−５のグループとＰＵＴとではハードウェ
ア構造（データ入出力構造）が異ってしまう。そこで、
第１実施例のＰＩ６−１〜ＰＵ６−５及びＰＵＴについ
ては以下のデータ入出力方式を採る。即ち、ＰＵの全て
のバスノード（４つのデータチャネル）については、ハ
ードウェア的にはデータ人出力可能に構成されているが
、本発明に従ってＰＵが自分のプログラムを実行すると
きは該プログラム自信がバスノード毎に入力ボート又は
出力ボートの動作モードを設定（定義）することにより
、例えば第１図に示すような論理的データ出力バス０゜
と論理的データ入カバスエｎが形成される。この方式に
より、第１実施例のＰＩ６−１〜ＰＵ６−５及びＰＩ７
はハードウェア的には同一構造である。By the way, if the data output bus On and the data input bus In are configured to be distinguished from each other in terms of hardware as described above, the PI6
The hardware structure (data input/output structure) is different between the group of -1 to PU6-5 and PUT. Therefore,
The following data input/output method is adopted for PI6-1 to PU6-5 and PUT in the first embodiment. That is, all the bus nodes (four data channels) of the PU are configured in terms of hardware to be able to output data, but when the PU executes its own program according to the present invention, the program itself is a bus node. By setting (defining) the operation mode of the input port or output port for each port, a logical data output bus 0° and a logical data input bus n as shown in FIG. 1, for example, are formed. By this method, PI6-1 to PU6-5 and PI7 of the first embodiment
have the same hardware structure.
尚、上記以外にも人出力インタフェース機能の様々な変
形の統一が考えられる。例えばＰＩ、のデータ出力バス
０．〜Ｏ８を第１図のような独立したチャネル構造とせ
ずに、１つの共通バス構造にしておぎ、この共通パスラ
インに他のＰＵ、。In addition to the above, it is possible to unify various modifications of the human output interface function. For example, PI, data output bus 0. ~O8 is not made into an independent channel structure as shown in FIG. 1, but is made into one common bus structure, and other PUs are connected to this common path line.
ＰＵｋ及びＰＵ、のデータ入力バス！を接続しておく。Data input bus for PUk and PU! Connect it.
そしてＰＵ、が論理的アドレスを付して処理済データを
セットすると、該論理的アドレスに対応するｐｕｊ、Ｐ
Ｕ、又はＰＵ、が処理済データを受は取る方法である。Then, when PU sets the processed data with a logical address, puj, P
This is how the U, or PU, receives and receives processed data.
更に他の方法は、例えばＧＰＩＢ、Ｒ３−２３２Ｃ等の
標準的なインタフェースを備えることであり、こうすれ
ば複数のＰＵが１基板上になく、離れていてもデータ転
送を確実に行える。更に他の方法は、データのビット転
送方法をシリアル方式にしてバス当りの接続線数を少な
くし、回路の複雑化を防止することである。Yet another method is to provide a standard interface such as GPIB, R3-232C, etc. In this way, data transfer can be ensured even if multiple PUs are not on one board and are separated. Yet another method is to use a serial method for data bit transfer to reduce the number of connection lines per bus and prevent circuit complexity.
次に独立した画像情報処理プログラムの実行機能を備え
るとは、各ＰＵが独自のＣＰＵとメモリ構成を備えてお
り、夫々のＰＵがある単位の画像情報処理を実行するこ
とをいう。独自のメモリ構成としては、例えば固定プロ
グラムを記憶したＲＯＭ又は半固定プログラムを記憶し
たＦＲＯＭ、ＥＰＲＯＭ等と、ワークエリアとして使用
するＲＡＭを組合せた構成がある。この場合は、画像情
報処理装置が備えるべき画像処理機能に応じて第１図の
１部又は全部の所定位置に対応する処理プログラムを備
えるＰＵを装着する。また他の方法による独自のメモリ
構成としてはメモリ全体がＲＡＭで構成されている。こ
の場合は、上述の如＜ＨＦ２の制御下で予め複数のＰＵ
に対して必要な画像処理プログラムがダウンロードされ
、その後に各ＰＵは処理をイニシエートされる。Next, having an independent image information processing program execution function means that each PU has its own CPU and memory configuration, and each PU executes a certain unit of image information processing. An example of a unique memory configuration is a configuration in which a ROM that stores a fixed program or a FROM or EPROM that stores a semi-fixed program is combined with a RAM that is used as a work area. In this case, depending on the image processing function that the image information processing device should have, a PU including a processing program corresponding to one or all of the predetermined positions in FIG. 1 is installed. In addition, as a unique memory configuration using another method, the entire memory is configured with RAM. In this case, under the control of HF2, multiple PUs are
The necessary image processing program is downloaded for each PU, and then each PU is initiated for processing.
更に８はプリンタ３のインタフェースである。Furthermore, 8 is an interface of the printer 3.
以下に第１実施例の動作を説明する。The operation of the first embodiment will be explained below.
画像読取装置１はカラー原稿画像を走査読み取りして一
連のデジタル画像データＧＤ （Ｒ，Ｇ。The image reading device 1 scans and reads a color original image to create a series of digital image data GD (R, G.
Ｂ）を出力する。ＨＦ２は画像読取装置１より１ライン
ずつのＲＧＢ画像データを読取り、順次ＰＵ６−１へ送
る。ＰＵ６−１は受けとったＲＧＢ画像データをＹ、Ｍ
、Ｃの濃度データに変換（γ変換）し、更にマスキング
と呼ばれる色補正処理を行う。色補正処理は例えば次式
に従って行われる。B) is output. The HF2 reads RGB image data line by line from the image reading device 1 and sequentially sends it to the PU6-1. PU6-1 converts the received RGB image data into Y and M
, C (γ conversion), and further performs color correction processing called masking. The color correction process is performed, for example, according to the following equation.
変換されたＹ’Ｍ’Ｃ’の濃度データはＰＵ６−２へ送
られる。ＰＵ６−２はＹ’ Ｍ’ Ｃ’ （７）濃度デ
ータを各色毎に分配する。例えばＹ′の濃度データをＰ
Ｕ６−３に、Ｍ′の濃度データをＰＵ６−４に、Ｃ′の
濃度データをＰＵ６−５に分配する。ＰＵＢ−３〜ＰＵ
Ｂ−５は各色毎に例えばデイザ変換法を用いて濃度デー
タを疑似的階調性のある画像にドツト展開し、処理結果
の各ドツトイメージデータＩＤをＰＵＴに送る。The converted Y'M'C' density data is sent to the PU 6-2. The PU 6-2 distributes Y'M'C' (7) density data for each color. For example, if the density data of Y' is P
The density data of M' is distributed to U6-3, the density data of M' is distributed to PU6-4, and the density data of C' is distributed to PU6-5. PUB-3~PU
B-5 performs dot development of density data into an image with pseudo gradation using, for example, a dither conversion method for each color, and sends each dot image data ID of the processing result to PUT.
ＰＵＴはＰＵ６−３からＹ′のドツト展開データを、Ｐ
Ｕ６−４からＭ′のドツト展開データを、及びＰＵ６−
５からＣ′のドツト展開データを夫々受は取り、プリン
タ３の２値プリントに適した形にイメージデータＩＤを
整え、プリンタインタフェース８を介してプリンタ３に
出力する。PUT transfers the dot expansion data of Y' from PU6-3 to P
Dot development data of M' from U6-4, and PU6-
It receives the dot expansion data from 5 to C', arranges the image data ID in a form suitable for binary printing by the printer 3, and outputs it to the printer 3 via the printer interface 8.
［第２実施例コ
第２図は第２実施例の画像情報処理装置のブロック構成
図である。第２実施例は上記Ｙ、Ｍ、Ｃ画像データのカ
ラー処理の他に黒（Ｋ）の処理を加えたものである。プ
リンタ３に例えばＵＣＲと呼ばれる黒加刷を追加しよう
とすると、マスキング処理の終了結果Ｙ’ 、Ｍ’ 、
Ｃ’ に対し、Ｋ＝ａ−ｍｉｎ（Ｙ’ 、Ｍ’ 、Ｃ’
）但しくα≧０）
なる処理を行い、結果のに″についてもデイザ変換によ
りドツト展開する必要が生じる。そこで、第２図におい
ては、ＰＵＢ−１は前記同様にマスキング処理を行い、
処理結果のＹ’ 、Ｍ’ 。[Second Embodiment] FIG. 2 is a block diagram of an image information processing apparatus according to a second embodiment. In the second embodiment, black (K) processing is added in addition to the color processing of the Y, M, and C image data. For example, if you try to add black printing called UCR to the printer 3, the masking processing end results Y', M',
For C', K=a-min(Y', M', C'
) However, α≧0) It becomes necessary to perform the processing such that the resulting `` is also expanded into dots by dither conversion.Therefore, in FIG.
Processing results Y' and M'.
Ｃ′をＰＵ６−２に送る。ＰＵ６−２はＹ′。C' is sent to PU6-2. PU6-2 is Y'.
Ｍ’ 、Ｃ’ よりＫを計算し、更にＹ′ とＭ′をＰ
Ｕ６−３に送り、Ｃ′とＫをＰＵ６−４に送る。ＰＵ６
−３はＹ′及びＭ′から夫々Ｙ１とＭ”を計算し、Ｙ”
をＰＵＢ−５に、Ｍ′をＰＵ６−６に送る。ＰＵ６−４
はＣ′とＫから夫々Ｃ＃とＫ“を計算し、Ｃ１をＰＵ６
−７に、Ｋ”をＰＵ６−８に送る。ＰＵ６−５〜ＰＵＢ
−８は入力した夫々をデイザ変換してドツト展開し、処
理結果を夫々ＰＵＴ−１，ＰＵＴ−２に送る。Calculate K from M' and C', and then calculate Y' and M' by P
It sends it to U6-3, and sends C' and K to PU6-4. PU6
-3 calculates Y1 and M'' from Y' and M' respectively, and Y''
is sent to PUB-5, and M' is sent to PU6-6. PU6-4
calculates C# and K" from C' and K, respectively, and converts C1 to PU6
-7, send K" to PU6-8. PU6-5~PUB
-8 dither-converts and expands each input into dots, and sends the processing results to PUT-1 and PUT-2, respectively.
ＰＵＴ−１とＰＵＴ−２はそれらを集めてＰＵ７−３に
送る。ＰＵＴ−３はドツト展開されたそれらのイメージ
画像データＩＤをプリンタ３に適した形にして、プリン
タインタフェース８を介してプリンタ３に送る。PUT-1 and PUT-2 collect them and send them to PU7-3. The PUT-3 converts the dot-developed image data ID into a format suitable for the printer 3 and sends it to the printer 3 via the printer interface 8.
［第３実施例］
第３図は第３実施例の画像情報処理装置のブロック構成
図である。第３実施例は複数のＰＵの実装方法及び各Ｐ
Ｕ間の接続切替方法の好ましい一例を示している。ＰＵ
の実装方法は色々と考えられる。例えばプリント基板上
に全アプリケーション（全画像処理機能）を包含するよ
うな標準の実装場所を設けておき、必要に応じて必要個
数又はそれ以上のＰＬＩを実装し、各ＰＵ間をジャンパ
ー接続する方法である。第３図は融通性に富む他の好ま
しい実装方法の一態様を示すものである。図において、
９はプロセッサ間接続切替器であり、複数のパスライン
とこれらの接続を切替る電子的スイッチ手段とにより複
数のＰＵ間のバス接続関係を切替えられる。このバス接
続の切替は各ＰＵに対して処理プログラムをダウンロー
ドするＨＰ５が行なってもよい。[Third Embodiment] FIG. 3 is a block diagram of an image information processing apparatus according to a third embodiment. The third embodiment describes a method of mounting a plurality of PUs and
A preferred example of a connection switching method between U is shown. P.U.
There are many ways to implement it. For example, a standard mounting location that includes all applications (all image processing functions) is provided on the printed circuit board, the required number or more PLIs are mounted as needed, and jumper connections are made between each PU. It is. FIG. 3 shows an embodiment of another preferred and flexible mounting method. In the figure,
Reference numeral 9 denotes an inter-processor connection switcher, which can switch bus connection relationships between a plurality of PUs using a plurality of path lines and an electronic switch means for switching these connections. This switching of bus connections may be performed by the HP 5, which downloads the processing program to each PU.
今、例えば第３図の構成により第２図の接続が達成され
ていたとすると、これを以下のように変更することによ
り第１図の構成に変換できる。For example, if the connection shown in FIG. 2 is achieved by the configuration shown in FIG. 3, it can be converted to the configuration shown in FIG. 1 by changing it as follows.
即ち、ＰＵ６−２はＹ’ 、Ｍ’をＰＵＳ−３に送り、
かつＣ′をＰＵ６−４に送り、ＰＵ６−３はＹ′をＰＵ
６−５に送り、かつＭ′をＰｔ１６−６に送る。またＰ
Ｕ６−４は受けとったＣ′をＰＵ６−７に送り、Ｐｔ１
６−８はバスを切り離すか、なにも動作しない（データ
を入出力しない）ようなプログラムをロードする。更に
ＰＵＴ−２はＣのドツトイメージデータだけをＰＵＴ−
３に送るようにし、ＰＵＴ−３はＹ、Ｍ、Ｃのドツトイ
メージデータをプリンタインタフェース８に送るように
する。かかる変換は、プロセッサ間接続切換器９におけ
る接続ラインの切替、ＨＰ５によるＰＵへの所定プログ
ラムのロード、各ＰＵによる人出力ボートの定義によっ
て行われる。That is, PU6-2 sends Y' and M' to PUS-3,
and sends C' to PU6-4, and PU6-3 sends Y' to PU6-4.
6-5, and sends M' to Pt16-6. Also P
U6-4 sends the received C' to PU6-7 and Pt1
6-8 either disconnects the bus or loads a program that does nothing (does not input or output data). Furthermore, PUT-2 only outputs the dot image data of C.
PUT-3 is configured to send Y, M, and C dot image data to the printer interface 8. Such conversion is performed by switching the connection line in the inter-processor connection switch 9, loading a predetermined program into the PU by the HP 5, and defining a human output port by each PU.
［発明の効果］
以上述べた如く本発明によれば、複数ＰＵ間の物理的接
続を変更し、処理プログラムの書と替えを行うことによ
り画像処理の内容に応じて柔軟に対応でき、しかも高速
処理が実現できる。[Effects of the Invention] As described above, according to the present invention, by changing the physical connections between multiple PUs and replacing the processing program, it is possible to flexibly respond to the content of image processing, and to achieve high speed processing. processing can be realized.
第１図は本発明による第１実施例の画像情報処理装置の
ブロック構成図、
第２図は本発明による第２実施例の画像情報処理装置の
ブロック構成図、
第３図は本発明による第３実施例の画像情報処理装置の
ブロック構成図、
第４図は従来の画像情報処理装置の代表的構成例を示す
図、
第５図は従来の高速画像情報処理装置の代表的構成例を
示す図である。
図中、１・・・画像読取装置、３・・・２値プリンタ、
５・・・ホストプロセッサ（ＨＰ）、６−１〜６−５及
び７・・・プロセッサユニット（ｐｕ）、ａ・・・イン
タフェースである。FIG. 1 is a block diagram of an image information processing apparatus according to a first embodiment of the present invention, FIG. 2 is a block diagram of an image information processing apparatus according to a second embodiment of the present invention, and FIG. 3 is a block diagram of an image information processing apparatus according to a second embodiment of the present invention. FIG. 4 is a diagram showing a typical configuration example of a conventional image information processing device; FIG. 5 is a diagram showing a typical configuration example of a conventional high-speed image information processing device It is a diagram. In the figure, 1... image reading device, 3... binary printer,
5... Host processor (HP), 6-1 to 6-5 and 7... Processor unit (PU), a... Interface.
Claims (1)
像情報処理装置において、 統一した入出力インタフェース機能を備え、かつ独立し
た画像情報処理プログラムの実行機能を備える複数のプ
ロセッサユニットと、 画像情報処理の機能に応じて前記複数のプロセッサユニ
ット間の物理的接続を行うユニット間接続手段を備える
ことを特徴とする画像情報処理装置。[Scope of Claims] An image information processing device that performs predetermined processing on input image information and outputs the resultant image information, comprising: a plurality of processors each having a unified input/output interface function and each having an independent image information processing program execution function; An image information processing apparatus, comprising: a unit; and an inter-unit connection means for physically connecting the plurality of processor units according to the function of image information processing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31091087A JPH01152581A (en) | 1987-12-10 | 1987-12-10 | Picture information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31091087A JPH01152581A (en) | 1987-12-10 | 1987-12-10 | Picture information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01152581A true JPH01152581A (en) | 1989-06-15 |
Family
ID=18010859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31091087A Pending JPH01152581A (en) | 1987-12-10 | 1987-12-10 | Picture information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01152581A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742406A (en) * | 1991-03-01 | 1998-04-21 | Canon Kabushiki Kaisha | Image processing apparatus |
| JP2007158722A (en) * | 2005-12-05 | 2007-06-21 | Canon Inc | Image processor and its control method, program, storing medium |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127228A (en) * | 1980-03-10 | 1981-10-05 | Canon Inc | Bootstrap controller |
| JPS6073777A (en) * | 1983-09-29 | 1985-04-25 | Omron Tateisi Electronics Co | Multiprocessor transfer control system |
| JPS61156363A (en) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | Data processing unit |
| JPS6250944A (en) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | Loading system for micro program |
-
1987
- 1987-12-10 JP JP31091087A patent/JPH01152581A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127228A (en) * | 1980-03-10 | 1981-10-05 | Canon Inc | Bootstrap controller |
| JPS6073777A (en) * | 1983-09-29 | 1985-04-25 | Omron Tateisi Electronics Co | Multiprocessor transfer control system |
| JPS61156363A (en) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | Data processing unit |
| JPS6250944A (en) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | Loading system for micro program |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742406A (en) * | 1991-03-01 | 1998-04-21 | Canon Kabushiki Kaisha | Image processing apparatus |
| JP2007158722A (en) * | 2005-12-05 | 2007-06-21 | Canon Inc | Image processor and its control method, program, storing medium |
| US8149470B2 (en) | 2005-12-05 | 2012-04-03 | Canon Kabushiki Kaisha | Image processing apparatus adapted to determine a number of computing units to be allocated to image processing, and corresponding control method, program, and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060236075A1 (en) | SIMD microprocessor and data processing method | |
| US5070531A (en) | Method of and means for processing image data | |
| JPH01152581A (en) | Picture information processor | |
| JPH07253872A (en) | Input output circuit for processor | |
| JPH01311378A (en) | Pipeline type image processor control system | |
| JPH0267667A (en) | Circuit board | |
| JP3440794B2 (en) | Communication terminal device | |
| JPH09293035A (en) | Initializing system for communication board | |
| JPH02245978A (en) | Picture processor | |
| JPH05128063A (en) | Serial transfer system for data | |
| JPH0746335B2 (en) | Command data processing method | |
| JP2002132705A (en) | Data transfer device | |
| JPH02214378A (en) | Picture processing unit | |
| JPH05225116A (en) | Setting system for package identification number | |
| JPH04333982A (en) | Image processing system | |
| JPH05159042A (en) | Picture processor | |
| JPH0216067A (en) | Color image memory system | |
| JPH08297651A (en) | Array processor | |
| JPH05254184A (en) | Printer device | |
| JPS6367959A (en) | Printer controller | |
| JPH0952410A (en) | Image forming device and system and method for processing information | |
| JPH05127788A (en) | Multi-input circuit for switch signal | |
| JPS58139234A (en) | Signal input system | |
| JPH03292542A (en) | Information processor | |
| JPH04155481A (en) | Microprocessor |