JPH0115228Y2 - - Google Patents
Info
- Publication number
- JPH0115228Y2 JPH0115228Y2 JP19615181U JP19615181U JPH0115228Y2 JP H0115228 Y2 JPH0115228 Y2 JP H0115228Y2 JP 19615181 U JP19615181 U JP 19615181U JP 19615181 U JP19615181 U JP 19615181U JP H0115228 Y2 JPH0115228 Y2 JP H0115228Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
この考案は利得制御信号に応じて利得が変化す
る利得制御増幅器に係り、特に、直流域における
オフセツト調整を不要とし、動作の安定度を高め
るようにした利得制御増幅器に関する。[Detailed description of the invention] This invention relates to a gain control amplifier whose gain changes according to a gain control signal, and in particular to a gain control amplifier that eliminates the need for offset adjustment in the DC region and improves operational stability. .
利得制御増幅器の１つとして供給された利得制
御信号に応じてトランジスタ差動回路の共通エミ
ツタ電流を変化させて同差動回路の利得を変化さ
せるようにしたものが知られている。 A gain control amplifier is known in which the common emitter current of a transistor differential circuit is changed in response to a gain control signal supplied as one of the gain control amplifiers, thereby changing the gain of the differential circuit.
第１図はこのような利得制御増幅器の構成例を
示す回路図である。ここでこの入力信号源１から
の信号は入力端子２を介してトランジスタ３のベ
ースに供給されている。トランジスタ４はトラン
ジスタ３とともに差動回路を構成しておりともに
NPN形であり、その、共通エミツタは可変電流
源５を介して負電源端子６（電源電圧は−VCC）
に接続されている。またこの可変電流源５の電流
値IOは制御入力端子５ａに印加される制御電圧VC
（利得制御電圧）に応じて変化するようになつて
いる。トランジスタ３およびトランジスタ４の各
コレクタはそれぞれ負荷抵抗８，１３を介し正電
源端子（電源電圧は＋VCC）に接続されるととも
に演算増幅器（直結増幅回路）７の反転入力端お
よび非反転入力端に接続されている。可変抵抗器
１０の可動端子１０ａはトランジスタ４のベース
に接続され、同可変抵抗器１０の各固定端子１０
ｂ，１０ｃには接地電位を基準とする正負各電圧
が電源１１，１２によつてそれぞれ供給されてい
る。演算増幅器７の非反転入力端は抵抗１４を介
して接地され、同演算増幅器７の出力端は信号出
力端子１５に接続されると共に、抵抗１６を介し
て同演算増幅器７の反転入力端に接続されてい
る。 FIG. 1 is a circuit diagram showing an example of the configuration of such a gain control amplifier. Here, a signal from this input signal source 1 is supplied to the base of a transistor 3 via an input terminal 2. Transistor 4 constitutes a differential circuit together with transistor 3, and both
It is an NPN type, and its common emitter is connected to the negative power supply terminal 6 (the power supply voltage is -V CC ) via the variable current source 5.
It is connected to the. Also, the current value I O of this variable current source 5 is the control voltage V C applied to the control input terminal 5a.
(gain control voltage). The collectors of the transistors 3 and 4 are connected to the positive power supply terminal (power supply voltage is +V CC ) through load resistors 8 and 13, respectively, and to the inverting input terminal and non-inverting input terminal of the operational amplifier (direct-coupled amplifier circuit) 7. It is connected. The movable terminal 10a of the variable resistor 10 is connected to the base of the transistor 4, and each fixed terminal 10a of the variable resistor 10 is connected to the base of the transistor 4.
Positive and negative voltages based on the ground potential are supplied to b and 10c by power supplies 11 and 12, respectively. A non-inverting input terminal of the operational amplifier 7 is grounded via a resistor 14, and an output terminal of the operational amplifier 7 is connected to a signal output terminal 15 and an inverting input terminal of the operational amplifier 7 via a resistor 16. has been done.
そしてこのような構成になる利得制御増幅器に
おいては、可変電流源５により制御される共通エ
ミツタ電流IOの大小にかかわらず各トランジスタ
の動作点、すなわち各コレクタ電流I1，I2を等し
くすることが回路のダイナミツクレンジの拡大、
および歪率を良好とする上で望ましいとされてい
る。しかしながら実際には可変抵抗器１０によつ
てトランジスタ４のベースに印加される電圧を調
整して、電流I1と電流I2とを等しくさせているこ
とから、制御入力端５ａに印加する制御電圧VC
を変えた場合、あるいは回路を構成している各素
子の温度が変化した場合等において、電流I1と電
流I2とのバランスが崩れ易くこれらを、常に等し
く保つことは極めて困難であつた。 In a gain control amplifier having such a configuration, the operating point of each transistor, that is, the collector currents I 1 and I 2 must be made equal regardless of the magnitude of the common emitter current I O controlled by the variable current source 5. expands the dynamic range of the circuit,
It is considered desirable to improve the distortion rate. However, in reality, the voltage applied to the base of the transistor 4 is adjusted by the variable resistor 10 to make the current I 1 and the current I 2 equal, so the control voltage applied to the control input terminal 5a is V C
When the current I 1 and the current I 2 are changed, or when the temperature of each element making up the circuit changes, the balance between the current I 1 and the current I 2 tends to collapse, and it is extremely difficult to keep them equal at all times.
この考案は上記の点に鑑み、差動構成された各
トランジスタを流れる動作電流を無調整で等しく
させることができると共にその時の部品増加を最
小におさえることができる利得制御増幅器を提供
するもので、利得制御を行なうトランジスタ差動
回路の各トランジスタ出力を増幅する演算増幅器
の出力から直流成分を取り出して前記トランジス
タの差動回路側に帰還するようにしたことを特徴
としている。 In view of the above points, this invention provides a gain control amplifier that can equalize the operating currents flowing through each transistor in a differential configuration without adjustment, and can minimize the increase in components at that time. The present invention is characterized in that a DC component is extracted from the output of an operational amplifier that amplifies the output of each transistor of a transistor differential circuit that performs gain control, and is fed back to the differential circuit side of the transistors.
以下、この考案の一実施例を図面にしたがつて
説明する。第２図はこの考案による利得制御増幅
器の一構成例を示す回路図である。なおこの図に
おいて第１図の各部と対応する部分には同一の符
号を付してその説明を省略する。この図におい
て、差動回路を構成するトランジスタ３，４の各
コレクタには同一の抵抗値（値はR0）を有する
抵抗８，１３がそれぞれ接続されている。また演
算増幅器７の出力端とトランジスタ４のベースと
の間には抵抗１７（値はR1）が接続されると共
に、同ベースはコンデンサ１８（値はC1）を介
して接地されている。また、演算増幅器７の非反
転入力端と接地点との間には抵抗１４（値はR2）
と直列にコンデンサ１９（値はC2）が接続され、
また、演算増幅器７の反転入力端と出力端との間
には抵抗１６（値はR2）と直列にコンデンサ２
０（値はC2）が接続されている。そして、抵抗
１７とコンデンサ１８とは直流成分伝送手段を構
成し、抵抗１４とコンデンサ１９、および抵抗１
６とコンデンサ２０とがそれぞれ交流成分伝送手
段を構成している。 An embodiment of this invention will be described below with reference to the drawings. FIG. 2 is a circuit diagram showing an example of the configuration of a gain control amplifier according to this invention. In this figure, the same reference numerals are given to the parts corresponding to those in FIG. 1, and the explanation thereof will be omitted. In this figure, resistors 8 and 13 having the same resistance value (value R 0 ) are connected to the collectors of transistors 3 and 4 constituting the differential circuit, respectively. A resistor 17 (value: R 1 ) is connected between the output terminal of the operational amplifier 7 and the base of the transistor 4, and the base is grounded via a capacitor 18 (value: C 1 ). In addition, a resistor 14 (value R 2 ) is connected between the non-inverting input terminal of the operational amplifier 7 and the ground point.
A capacitor 19 (value C 2 ) is connected in series with
In addition, a capacitor 2 is connected in series with a resistor 16 (value is R 2 ) between the inverting input terminal and the output terminal of the operational amplifier 7.
0 (value is C 2 ) is connected. The resistor 17 and the capacitor 18 constitute a DC component transmission means, and the resistor 14, the capacitor 19, and the resistor 1
6 and the capacitor 20 respectively constitute AC component transmission means.
また、前記各抵抗およびコンデンサの形成する
各時定数C1R1，C2R2の間にはそれぞれ十分なス
タガー比が確保され、増幅動作において不要な過
渡応答等が生じないように配慮されているととも
に入力交流成分に対しては各コンデンサは無視し
得るような値に設定されている。 In addition, a sufficient stagger ratio is ensured between the time constants C 1 R 1 and C 2 R 2 formed by each of the resistors and capacitors, and care is taken to prevent unnecessary transient responses from occurring during amplification operation. In addition, each capacitor is set to a value that can be ignored with respect to input AC components.
以上の構成により、制御入力端５ａに印加され
ている制御電圧VCに応じて、抵抗８およびトラ
ンジスタ３に電流I1が流れると共に、抵抗１３お
よびトランジスタ４に電流I2が流れる。ここで、
もし何らかの原因で電流I1と電流I2とのバランス
が崩れ、例えば電流I1が電流I2より大になると、
演算増幅器７の反転入力電圧が同非反転入力電圧
より低下してその出力端電圧を上昇させ、この結
果得られた電圧が抵抗１７、コンデンサ１８から
なる直流成分伝送手段を介してトランジスタ４の
ベースに直流分として供給される。これにより、
トランジスタ４のコレクタ電流は増加し、抵抗１
３を流れている電流I2を増加して、演算増幅器７
の非反転入力電圧は低下する。演算増幅器７の反
転入力電圧と非反転入力電圧が等しくなり、演算
増幅器７が直流出力零となると電流I1と電流I2と
が等しい状態で回路が安定する。なお上述した動
作において、実際には演算増幅器７に固有の入力
オフセツト電圧があるため、電流I1と電流I2とは
極めてわずかではあるがその大きさが異つてい
る。 With the above configuration, a current I 1 flows through the resistor 8 and the transistor 3, and a current I 2 flows through the resistor 13 and the transistor 4 , depending on the control voltage V C applied to the control input terminal 5a. here,
If for some reason the balance between current I 1 and current I 2 collapses, for example, current I 1 becomes larger than current I 2 ,
The inverting input voltage of the operational amplifier 7 is lower than the non-inverting input voltage, increasing the output terminal voltage, and the resulting voltage is applied to the base of the transistor 4 via a DC component transmission means consisting of a resistor 17 and a capacitor 18. is supplied as a DC component. This results in
The collector current of transistor 4 increases and resistor 1
By increasing the current I2 flowing through the operational amplifier 7
The non-inverting input voltage of When the inverting input voltage and the non-inverting input voltage of the operational amplifier 7 become equal and the DC output of the operational amplifier 7 becomes zero, the circuit becomes stable with the current I 1 and the current I 2 being equal. In the above-described operation, since the operational amplifier 7 actually has an input offset voltage specific to it, the current I 1 and the current I 2 differ in magnitude, albeit very slightly.
このようにこの回路によれば電流I1と電流I2と
が異なつていても直流サーボによりこれを補正
し、常に、電流I1と電流I2とを等しくするように
動作することから、制御入力端５ａに印加される
制御電圧VCの大きさが変わり、電流I1と電流I2と
のバランスが崩れた場合においてもこれを自動的
に補正し、電流I1と電流I2とを等しくさせること
ができる。 In this way, according to this circuit, even if the current I 1 and the current I 2 are different, this is corrected by the DC servo and the circuit always operates to make the current I 1 and the current I 2 equal. Even if the magnitude of the control voltage V C applied to the control input terminal 5a changes and the balance between the current I 1 and the current I 2 is lost, this is automatically corrected and the current I 1 and the current I 2 are can be made equal.
また、入力信号源１が交流信号を出力している
場合はこの交流信号が入力端２を介してトランジ
スタ３のベースに供給され、このトランジスタ
３，４からなる差動回路により利得制御増幅され
て演算増幅器７の反転入力端、非反転入力端に供
給される。ここで前述したようにコンデンサ１８
〜２０のインピーダンスは入力される交流信号に
対して十分小となつていることから、抵抗１６が
演算増幅器７の出力端と反転入力端との間に、抵
抗１４が演算増幅器７の非反転入力端と接地点と
の間に、抵抗１７が演算増幅器７の出力端と接地
点との間に直接介挿された状態と等価になり、こ
の結果、この回路が第１図に示す回路と等価にな
る。これにより、抵抗１６を介して帰還が行なわ
れ、制御入力端５ａに印加された制御電圧VCに
よつて決定される利得で入力された交流信号が増
幅され、出力端１５から出力される。 Furthermore, when the input signal source 1 outputs an AC signal, this AC signal is supplied to the base of the transistor 3 via the input terminal 2, and is gain-controlled and amplified by the differential circuit consisting of the transistors 3 and 4. It is supplied to the inverting input terminal and the non-inverting input terminal of the operational amplifier 7. Here, as mentioned above, capacitor 18
Since the impedance of ~20 is sufficiently small for the input AC signal, the resistor 16 is connected between the output terminal and the inverting input terminal of the operational amplifier 7, and the resistor 14 is connected between the non-inverting input terminal of the operational amplifier 7. The resistor 17 is inserted directly between the output end of the operational amplifier 7 and the ground point, and as a result, this circuit is equivalent to the circuit shown in FIG. become. As a result, feedback is performed via the resistor 16, and the input AC signal is amplified with a gain determined by the control voltage V C applied to the control input terminal 5a, and is output from the output terminal 15.
以上説明したようにこの考案による利得制御増
幅器は共通エミツタ電流を可変制御して利得制御
を行うトランジスタ差動回路の各出力を直結増幅
回路でさらに増幅するとともに、この直結増幅回
路の直流成分を抽出し、前記トランジスタ差動回
路の動作電流に対して直流サーボをかけるように
したもので、部品の増加を最小におさえながら差
動構成されている各トランジスタに流れる電流を
無調整で等しくさせることができ、これにより動
作の安定性化を計ることができると共に、直流域
バランスの崩れに起因する歪率の悪化、ダイナミ
ツクレンジの低下を防止することができる。 As explained above, the gain control amplifier according to this invention further amplifies each output of the transistor differential circuit, which performs gain control by variable control of the common emitter current, using a direct-coupled amplifier circuit, and extracts the DC component of this direct-couple amplifier circuit. However, by applying a DC servo to the operating current of the transistor differential circuit, it is possible to equalize the current flowing through each transistor in the differential configuration without adjustment while minimizing the increase in parts. This makes it possible to stabilize the operation and prevent deterioration of the distortion rate and deterioration of the dynamic range due to imbalance in the DC region.
第１図は従来の利得制御増幅器の一構成例を示
す回路図、第２図はこの考案による利得制御増幅
器の一構成例を示す回路図である。
３，４……トランジスタ、７……演算増幅器
（直結増幅回路）、８，１３……抵抗（負荷）、１
４，１６……抵抗（交流成分伝送手段）、１７…
…抵抗（直流成分伝送手段）、１８……コンデン
サ（直流成分伝送手段）、１９，２０……コンデ
ンサ（交流成分伝送手段）。
FIG. 1 is a circuit diagram showing an example of the configuration of a conventional gain control amplifier, and FIG. 2 is a circuit diagram showing an example of the configuration of a gain control amplifier according to this invention. 3, 4... Transistor, 7... Operational amplifier (directly connected amplifier circuit), 8, 13... Resistor (load), 1
4, 16...Resistance (AC component transmission means), 17...
...Resistor (DC component transmission means), 18... Capacitor (DC component transmission means), 19, 20... Capacitor (AC component transmission means).
Claims (1)
するとともに各コレクタに互いにその値が等しい
負荷を有し、かつ一方のトランジスタのベースに
は入力信号が供給されるトランジスタ差動回路
と、このトランジスタ差動回路の前記各コレクタ
出力がそれぞれ反転入力端および非反転入力端に
供給される直結増幅回路とからなり、前記直結増
幅回路の反転入力端と出力端との間、および非反
転入力端と接地点との間にそれぞれ交流成分伝送
手段を介挿し、前記直結増幅回路の出力端と前記
トランジスタ差動回路の他方のトランジスタのベ
ースとの間に直流成分伝送手段を介挿し、前記直
結増幅回路の出力端から利得制御された出力信号
を得るようにしたことを特徴とする利得制御増幅
器。 A transistor differential circuit in which a common emitter current changes according to a gain control voltage, each collector has a load of equal value, and an input signal is supplied to the base of one transistor; a direct-coupled amplifier circuit in which each of the collector outputs of the circuit is supplied to an inverting input terminal and a non-inverting input terminal, respectively; an AC component transmission means is inserted between the output terminal of the direct-coupled amplifier circuit and the base of the other transistor of the transistor differential circuit, A gain control amplifier characterized in that a gain-controlled output signal is obtained from one end of the amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19615181U JPS58101522U (en) | 1981-12-29 | 1981-12-29 | gain control amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19615181U JPS58101522U (en) | 1981-12-29 | 1981-12-29 | gain control amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101522U JPS58101522U (en) | 1983-07-11 |
| JPH0115228Y2 true JPH0115228Y2 (en) | 1989-05-08 |
Family
ID=30109400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19615181U Granted JPS58101522U (en) | 1981-12-29 | 1981-12-29 | gain control amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101522U (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834395B2 (en) * | 1989-10-11 | 1996-03-29 | 株式会社東芝 | Amplifier circuit with switch |
| JP2726212B2 (en) * | 1993-03-11 | 1998-03-11 | ローム株式会社 | Motor control circuit and motor system using the same |
-
1981
- 1981-12-29 JP JP19615181U patent/JPS58101522U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58101522U (en) | 1983-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834393B2 (en) | Transconductance amplifier | |
| JPH0714135B2 (en) | Filter circuit | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US5043675A (en) | Difference amplifier employing input attenuator network and powered by a single polarity power supply | |
| JP2733962B2 (en) | Gain control amplifier | |
| JPH0115228Y2 (en) | ||
| US6806769B2 (en) | Differential amplifier | |
| US4588909A (en) | Distortion compensating circuit | |
| US4439745A (en) | Amplifier circuit | |
| JPS6115622Y2 (en) | ||
| JPH0233387Y2 (en) | ||
| JP3140107B2 (en) | Differential amplifier | |
| JPS6133707Y2 (en) | ||
| JPS62173807A (en) | Constant current source bias circuit | |
| JPH0113453Y2 (en) | ||
| JP2702271B2 (en) | Power circuit | |
| JP2532900Y2 (en) | Limiter circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0513051Y2 (en) | ||
| JPH0339933Y2 (en) | ||
| JPH0363847B2 (en) | ||
| JPS6121857Y2 (en) | ||
| KR830001979B1 (en) | Power amplification circuit | |
| JP2653437B2 (en) | Voltage / current conversion circuit | |
| JPS62111508A (en) | Operational amplifier |