JPH0115030Y2 - - Google Patents
Info
- Publication number
- JPH0115030Y2 JPH0115030Y2 JP14593081U JP14593081U JPH0115030Y2 JP H0115030 Y2 JPH0115030 Y2 JP H0115030Y2 JP 14593081 U JP14593081 U JP 14593081U JP 14593081 U JP14593081 U JP 14593081U JP H0115030 Y2 JPH0115030 Y2 JP H0115030Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- head
- motor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000003708 edge detection Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
- Control Of Stepping Motors (AREA)
Description
【考案の詳細な説明】
この考案は、例えばデイジタルオーデイオデイ
スク(DAD)プレイヤシステム等に用いて好適
なヘツド送り装置に関する。[Detailed Description of the Invention] This invention relates to a head feeding device suitable for use in, for example, a digital audio disk (DAD) player system.
従来のヘツド送り装置として例えばヘツド送り
用に直流モータを用い、このモータの回転速度を
ギヤー機構で減速してヘツドに伝達するもの等が
あるが、このような従来のヘツド送り装置の場
合、機械的なギヤー機構を使用しているため、ギ
ヤーのバツクラツシユや騒音を伴い、あるいは寿
命的にも限度がある等の不都合があつた。またギ
ヤー機構を使用していると、多種モードで送り制
御する機器、例えばDADプレイヤシステム等で
は再生時の通常の送り速度と早送り時等の送り速
度の比が大きくとれず、結果として早送り時等の
送り速度が実質的に遅くなるために所望の曲をさ
がし出す為のアクセス時間が長くなる等の不都合
があつた。 Some conventional head feeding devices use, for example, a DC motor to feed the head, and use a gear mechanism to reduce the rotational speed of this motor before transmitting it to the head. Because it uses a conventional gear mechanism, there are disadvantages such as gear bumping, noise, and a limited lifespan. In addition, when a gear mechanism is used, the ratio between the normal feed speed during playback and the feed speed during fast forwarding cannot be kept large in devices that control feeding in various modes, such as DAD player systems, and as a result, during fast forwarding, etc. This has resulted in disadvantages such as a longer access time to search for a desired song because the feed speed is substantially slower.
この考案は斯る点に鑑み、信頼性に優れ、しか
もアクセス時間の短かいヘツド送り装置を提供す
るものである。 In view of these points, this invention provides a head feeding device that is highly reliable and has a short access time.
以下この考案を、DADプレイヤシステムに適
用した場合を例にとり、第1図乃至第6図に基づ
いて詳しく説明する。 Hereinafter, this invention will be explained in detail based on FIGS. 1 to 6, taking as an example a case where this invention is applied to a DAD player system.
先ず、この考案の前提となる技術を第1図〜第
3図を参照して説明する。 First, the technology on which this invention is based will be explained with reference to FIGS. 1 to 3.
第1図はこの考案の前提となる基本構成を概略
的に示すものである。同図において、1は光学式
ヘツド、2はヘツド1が装架される送り台、3は
送り台2を矢印で示すように左右に案内するガイ
ドレール、4はガイドレールの両端を固定する基
台である。 FIG. 1 schematically shows the basic configuration that is the premise of this invention. In the figure, 1 is an optical head, 2 is a feed base on which the head 1 is mounted, 3 is a guide rail that guides the feed base 2 from side to side as shown by the arrows, and 4 is a base that fixes both ends of the guide rail. It is a stand.
また5はヘツド送り用のパルスモータであつ
て、このモータ5の回転軸5aにはスチールワイ
ヤ6が巻架され、このワイヤ6の両端は夫々ガイ
ドプーリー7,8を介して送り台2の各端に接続
される。9は回転デイスク、10はデイスク9用
のスピンドルモータである。モータ5をステンピ
ング駆動することによりワイヤ6を介して送り台
2が移動し、もつてこの送り台2に装架されたヘ
ツド1がデイスク9上を半径方向に移動すること
になる。 Reference numeral 5 denotes a pulse motor for feeding the head, and a steel wire 6 is wound around the rotating shaft 5a of this motor 5, and both ends of the wire 6 are connected to each of the feed bases 2 through guide pulleys 7 and 8, respectively. connected to the end. 9 is a rotating disk, and 10 is a spindle motor for the disk 9. By driving the motor 5 in a stamping manner, the feed base 2 is moved via the wire 6, and the head 1 mounted on the feed base 2 is moved in the radial direction on the disk 9.
ヘツド1は図示せずもレーザー光源、ハーフミ
ラー、反射ミラー、集束レンズ、光検出器等を含
み、レーザー光源からのレーザービームを集光し
てデイスク9面に照射する。デイスク9に記録さ
れているピツト(信号が記録されている凹凸)
は、入射光の波長の略々1/4の深さを持ち、この
ピツトのあるところでは、入射光と反射光の位相
が180゜ずれ、互いに干渉しあつて暗くなり、一方
ピツトのないところではほとんどの光が反射さ
れ、これ等の光が光検出器に導かれて光電変換さ
れる。光検出器としては通常機能別に複数個の光
検出素子例えばフオトダイオードが使用されてお
り、例えば6個のフオトダイオードを使用し、そ
のうちの4個が本来の信号を取り出すための再生
信号用として使用されると共にレンズとデイスク
の信号面が非常に高い精度で、レンズで決まる一
定の距離を保つためのフオーカスサーボ用として
使用され、残りの2個が常に1本のトラツクを追
従するためのトラツキングサーボ用として使用さ
れる。 The head 1 includes a laser light source, a half mirror, a reflecting mirror, a focusing lens, a photodetector, etc. (not shown), and condenses a laser beam from the laser light source and irradiates it onto the disk 9 surface. Pitts recorded on disk 9 (irregularities where signals are recorded)
has a depth that is approximately 1/4 of the wavelength of the incident light, and where there is a pit, the phase of the incident light and reflected light are 180 degrees out of phase, and they interfere with each other, resulting in darkness.On the other hand, where there is no pit, Most of the light is reflected, and this light is guided to a photodetector and photoelectrically converted. As a photodetector, a plurality of photodetecting elements such as photodiodes are usually used for each function.For example, 6 photodiodes are used, and 4 of them are used for reproduction signals to extract the original signal. At the same time, the signal plane of the lens and disk is used as a focus servo to maintain a certain distance determined by the lens with very high precision, and the remaining two are used as a focus servo to always follow one track. Used for king servo.
この考案では上述のトラツキングサーボ用の信
号を更に処理してパルスモータ5に供給し、うず
巻状に記録されているトラツクの位置変化分に、
光学系全体を送り台2で移動するための送りサー
ボをかけようとするものである。従つて、ここで
は、再生信号系及びフオーカスサーボ系はこの考
案には直接関係しないので省略し、トラツキング
サーボ系及び送りサーボ系のみを示している。 In this invention, the above-mentioned tracking servo signal is further processed and supplied to the pulse motor 5, and the track position change recorded in a spiral shape is
This is intended to apply a feed servo to move the entire optical system using the feed base 2. Therefore, here, the reproduction signal system and the focus servo system are omitted because they are not directly related to this invention, and only the tracking servo system and the feed servo system are shown.
上述の如くヘツド1において、2個のフオトダ
イオードで検出されたトラツキングエラー信号
は、夫々増幅回路11,12で増幅された後引算
器13に供給され、その両者の差信号がトラツキ
ングエラー信号としてトラツキングサーボ回路1
4へ供給され、このトラツキングサーボ回路14
の出力信号がヘツド1へ帰還されてトラツキング
サーボがかけられ、ヘツド1はデイスク9上のト
ラツクを正確に追従する。なおこのトラツキング
サーボ系は慣用されているものであり、この時引
算器13の出力側に得られる差信号すなわちトラ
ツキングエラー信号の周波数は通常直流成分より
高周波成分にわたる広い範囲の周波数である。 As mentioned above, in the head 1, the tracking error signals detected by the two photodiodes are amplified by the amplifier circuits 11 and 12, respectively, and then supplied to the subtracter 13, and the difference signal between the two is the tracking error signal. Tracking servo circuit 1 as a signal
4 and this tracking servo circuit 14
The output signal is fed back to the head 1 and tracking servo is applied, so that the head 1 accurately follows the track on the disk 9. Note that this tracking servo system is commonly used, and the frequency of the difference signal, that is, the tracking error signal obtained at the output side of the subtracter 13 at this time is usually in a wide range of frequencies covering higher frequency components than the DC component. .
15は低域波器であつて、引算器13の出力
側に得られる差信号からその低周波成分のみを
波する。低域波器15の出力信号は増幅回路1
6を介して全波整流回路17に供給されて、ここ
で実質的に直流電圧に変換される。18は電圧−
周波数変換回路例えば電圧制御型発振器であつ
て、この発振器18は整流回路17からの直流電
圧に応じてその発振周波数すなわちクロツクパル
スの周期が変化する。19はアクセス用の発振器
であつて、発振器18より高い発振周波数すなわ
ち高速のクロツクパルスを発生する。20は発振
器18,19の出力側を切換えるスイツチ、21
はパルスモータ5を駆動するための駆動回路であ
る。従つて再生中はスイツチ20を接点a側に接
続すると、発振器18からのクロツクパルスが駆
動回路21へ供給され、この駆動回路21からの
出力信号(パルス)によりモータ5はステツピン
グ駆動される。一方アクセスモードとしたい場合
はスイツチ20を接点b側に切換える。すると発
振器19からの高速のクロツクパルスが駆動回路
21へ供給され、今度はこの高速のクロツクパル
スに対応した駆動回路21からの出力信号により
モータ5はステンピング駆動されるので、迅速な
選曲等高速のアクセスモードが可能となる。な
お、モータ5の最小送りステツプは上述のフオー
カスサーボ及びトラツキングサーボでカバー出来
る制御範囲内に位置するように設定される。 Reference numeral 15 denotes a low-frequency wave filter, which waves only the low-frequency component from the difference signal obtained at the output side of the subtracter 13. The output signal of the low frequency amplifier 15 is sent to the amplifier circuit 1.
6 to a full-wave rectifier circuit 17, where it is substantially converted into a DC voltage. 18 is voltage -
The frequency conversion circuit is, for example, a voltage controlled oscillator, and the oscillation frequency, that is, the period of the clock pulse, of the oscillator 18 changes in accordance with the DC voltage from the rectifier circuit 17. An access oscillator 19 generates a higher oscillation frequency than the oscillator 18, that is, a faster clock pulse. 20 is a switch for switching the output sides of the oscillators 18 and 19; 21;
is a drive circuit for driving the pulse motor 5. Therefore, when the switch 20 is connected to the contact a side during reproduction, the clock pulse from the oscillator 18 is supplied to the drive circuit 21, and the output signal (pulse) from the drive circuit 21 drives the motor 5 in a stepping manner. On the other hand, if the access mode is desired, the switch 20 is switched to the contact b side. Then, a high-speed clock pulse from the oscillator 19 is supplied to the drive circuit 21, and in turn, the motor 5 is driven by stamping based on the output signal from the drive circuit 21 corresponding to this high-speed clock pulse, so that high-speed access such as quick song selection is possible. mode is possible. Note that the minimum feed step of the motor 5 is set so as to be within the control range that can be covered by the above-mentioned focus servo and tracking servo.
また増幅回路16の出力側にバツフア増幅回路
22を介して比較回路例えば電圧比較器23が設
けられる。この電圧比較器23はモータ5の回転
方向を決定するもので、例えばバツフア回路22
の出力側の信号が基準値より小さい場合は順
(FWD)方向、大きい場合は逆(REV)方向を
示す信号を発生し、駆動回路21を介してモータ
5に供給するように働く。 Further, a comparison circuit such as a voltage comparator 23 is provided on the output side of the amplifier circuit 16 via a buffer amplifier circuit 22. This voltage comparator 23 determines the rotation direction of the motor 5, and for example, the buffer circuit 22
When the signal on the output side of is smaller than the reference value, a signal indicating the forward (FWD) direction is generated, and when it is larger than the reference value, a signal indicating the reverse (REV) direction is generated, and the signal is supplied to the motor 5 via the drive circuit 21.
24は電圧制御器23の出力側を切換えるスイ
ツチ、25はスイツチ20,24及び駆動回路2
1のゲート回路等の動作を制御する切換制御回路
である。スイツチ20,24は通常の再生モード
では接点a側に接続されているも、アクセスモー
ドでは切換制御回路25により接点b側に切換え
られる。スイツチ24が接点b側に切換えると、
上述の接点a側での動作同様、切換制御回路25
の動作により、アクセスモードでもモータ5の回
転方向を決定する信号が作られ、任意の方向に回
転可能である。また切換制御回路25は通常の動
作中は駆動回路21のゲート回路を開いてその出
力信号をモータ5へ供給するも、停止指令に応じ
て駆動回路21のゲート回路を閉じてモータ5へ
の信号を遮断するように働く。 24 is a switch for switching the output side of the voltage controller 23; 25 is the switch 20, 24 and the drive circuit 2;
This is a switching control circuit that controls the operation of the gate circuit, etc. of No. 1. The switches 20 and 24 are connected to the contact a side in the normal reproduction mode, but are switched to the contact b side by the switching control circuit 25 in the access mode. When the switch 24 switches to the contact b side,
Similar to the operation on the contact a side described above, the switching control circuit 25
By this operation, a signal is generated that determines the rotation direction of the motor 5 even in the access mode, and the motor 5 can be rotated in any direction. Furthermore, during normal operation, the switching control circuit 25 opens the gate circuit of the drive circuit 21 and supplies the output signal to the motor 5, but in response to a stop command, it closes the gate circuit of the drive circuit 21 and supplies the signal to the motor 5. It works to block.
第2図は第1図における低域波器15より駆
動回路21へ至る回路の具体的な一例を示すもの
で、第2図において第1図と対応する部分には同
一符号を付して説明する。 FIG. 2 shows a specific example of a circuit from the low frequency converter 15 to the drive circuit 21 in FIG. 1. In FIG. 2, parts corresponding to those in FIG. do.
第2図において、引算器13(第1図)の出力
側に接続された低域波器15の入力端子31
は、トラツキングエラー信号中の低域成分のみを
波するようにその定数を設定された抵抗器32
及びコンデンサ33を介して接地され、これ等抵
抗器32及びコンデンサ33の共通接続点とアー
ス間に利得設定用の可変抵抗器34が接続され
る。可変抵抗器34の摺動端子は抵抗器35を介
してアンプ36の反転入力端子に接続され、アン
プ36の非反転入力端子は抵抗器37を介して接
地される。またアンプ36の出力端子と反転入力
端子の間に抵抗器38が接続される。 In FIG. 2, the input terminal 31 of the low frequency filter 15 is connected to the output side of the subtracter 13 (FIG. 1).
is a resistor 32 whose constant is set so as to wave only the low frequency component in the tracking error signal.
and ground via a capacitor 33, and a variable resistor 34 for gain setting is connected between the common connection point of the resistor 32 and capacitor 33 and the ground. A sliding terminal of the variable resistor 34 is connected to an inverting input terminal of an amplifier 36 via a resistor 35, and a non-inverting input terminal of the amplifier 36 is grounded via a resistor 37. Further, a resistor 38 is connected between the output terminal and the inverting input terminal of the amplifier 36.
アンプ36の出力端子すなわち増幅回路16の
出力側は抵抗器39を介してアンプ40の反転入
力端子に接続され、アンプ40の非反転入力端子
は抵抗器41を介して接地される。またアンプ4
0の反転入力端子は抵抗器42及びダイオード4
3を介して自己の出力端子に接続され、この出力
端子は更にダイオード44を介して再度自己の反
転入力端子に接続される。抵抗器42及びダイオ
ード43の共通接続点は抵抗器45を介してアン
プ46の反転入力端子に接続され、この反転入力
端子は更に抵抗器47を介してアンプ36の出力
側に接続されると共に抵抗器48を介してアンプ
46の出力側に接続され、アンプ46の非反転入
力端子は抵抗器49を介して接地される。 The output terminal of the amplifier 36, that is, the output side of the amplifier circuit 16, is connected to the inverting input terminal of the amplifier 40 via a resistor 39, and the non-inverting input terminal of the amplifier 40 is grounded via a resistor 41. Also amplifier 4
0 inverting input terminal is connected to resistor 42 and diode 4
3 to its own output terminal, and this output terminal is further connected to its own inverting input terminal via a diode 44. A common connection point between the resistor 42 and the diode 43 is connected to an inverting input terminal of an amplifier 46 via a resistor 45, and this inverting input terminal is further connected to the output side of the amplifier 36 via a resistor 47. The non-inverting input terminal of the amplifier 46 is grounded via a resistor 49.
アンプ46の出力端子すなわち全波整流回路1
7の出力側は抵抗器50及び51を夫々介してア
ンプ52の反転入力端子及び非反転入力端子に接
続される。アンプ52の反転入力端子は更にコン
デンサ53を介して自己の出力端子に接続される
と共に抵抗器54及びトランジスタ55のコレク
タ−エミツタ路を介して接地され、アンプ52の
非反転入力端子は抵抗器56を介して接地され
る。アンプ52の出力端子は抵抗器57を介して
アンプ58の反転入力端子に接続され、アンプ5
8の非反転入力端子は抵抗器59を介して正の電
源端子+Vccに接続されると共に抵抗器60を介
して接地される。アンプ58の出力端子は、抵抗
器61を介して自己の非反転入力端子に接続され
ると共に抵抗器62を介してトランジスタ55の
ベースに接続され、更に抵抗器63を介してスイ
ツチ20の接点a側に接続される。これによつて
発振器18及び19の出力がスイツチ20により
選択的に駆動回路21内の駆動器64のクロツク
端子CLKに供給される。 Output terminal of amplifier 46, that is, full wave rectifier circuit 1
The output side of 7 is connected to an inverting input terminal and a non-inverting input terminal of an amplifier 52 via resistors 50 and 51, respectively. The inverting input terminal of the amplifier 52 is further connected to its own output terminal via a capacitor 53 and grounded via a resistor 54 and the collector-emitter path of a transistor 55, and the non-inverting input terminal of the amplifier 52 is connected to a resistor 56. grounded via. The output terminal of the amplifier 52 is connected to the inverting input terminal of the amplifier 58 via a resistor 57.
The non-inverting input terminal of No. 8 is connected to the positive power supply terminal +Vcc via a resistor 59 and grounded via a resistor 60. The output terminal of the amplifier 58 is connected to its own non-inverting input terminal via a resistor 61, to the base of the transistor 55 via a resistor 62, and further to the contact a of the switch 20 via a resistor 63. connected to the side. As a result, the outputs of the oscillators 18 and 19 are selectively supplied by the switch 20 to the clock terminal CLK of the driver 64 in the drive circuit 21.
駆動器64の出力側には、モータ5の複数個の
駆動コイル5b,5c,5d,及び5eに対応し
て複数個のゲート回路例えばアンド回路65,6
6,67及び68が設けられる。アンド回路65
乃至68の各一方の入力端は夫々駆動器64の出
力端子φ1,φ2,φ3及びφ4に接続され、各他方の
入力端は共通接続された後抵抗器69を介して正
の電源端子+Vccに接続されると共に停止用スイ
ツチ70の共通端子に接続される。またアンド回
路65乃至68の各出力端は夫夫抵抗器71,7
2,73及び74を介してトランジスタ75,7
6,77及び78の各ベースに接続され、トラン
ジスタ75乃至78の各コレクタは夫々駆動コイ
ル5b乃至5eを介して正の電源端子+Vccに接
続される。 On the output side of the driver 64, a plurality of gate circuits, for example, AND circuits 65, 6, corresponding to the plurality of drive coils 5b, 5c, 5d, and 5e of the motor 5 are provided.
6, 67 and 68 are provided. AND circuit 65
One input terminal of each of 68 is connected to the output terminals φ 1 , φ 2 , φ 3 and φ 4 of the driver 64, and the other input terminals of each of the input terminals are connected in common and then connected to the positive terminal through a resistor 69. It is connected to the power supply terminal +Vcc and also to the common terminal of the stop switch 70. Further, each output terminal of the AND circuits 65 to 68 is connected to a resistor 71, 7.
Transistors 75, 7 via 2, 73 and 74
6, 77, and 78, and the collectors of transistors 75 to 78 are connected to the positive power supply terminal +Vcc via drive coils 5b to 5e, respectively.
また増幅回路16の出力側に抵抗器79を介し
てバツフア増幅回路22のアンプ80の非反転入
力端子が接続され、このアンプ80の出力端子は
抵抗器81を介して電圧比較器23のアンプ82
の反転入力端子に接続される。アンプ82の非反
転入力端子は接地され、アンプ82の出力端子は
抵抗器83を介してトランジスタ84のベースに
接続され、このベースとアース間に、カソード側
をベース側にしてダイオード85が接続される。
トランジスタ84のエミツタは接地され、そのコ
レクタは抵抗器86を介して正の電源端子+Vcc
に接続されると共にスイツチ24の接点a側に接
続される。 Further, the non-inverting input terminal of an amplifier 80 of the buffer amplifier circuit 22 is connected to the output side of the amplifier circuit 16 via a resistor 79, and the output terminal of this amplifier 80 is connected to the amplifier 82 of the voltage comparator 23 via a resistor 81.
is connected to the inverting input terminal of A non-inverting input terminal of the amplifier 82 is grounded, an output terminal of the amplifier 82 is connected to the base of a transistor 84 via a resistor 83, and a diode 85 is connected between this base and the ground with the cathode side facing the base. Ru.
The emitter of transistor 84 is grounded, and its collector is connected to the positive power supply terminal +Vcc through resistor 86.
It is also connected to the contact a side of the switch 24.
切換制御回路25内には操作モードに応じて複
数個のスイツチ87,88及び89が設けられ、
ここでは例えばスイツチ87は早送り(FF)用、
スイツチ88は所謂テープの巻き戻しに相当する
送り戻し(REW)用、スイツチ89は停止
(STOP)用に夫々対応している。これ等のスイ
ツチ87乃至89の各一端は正の電源端子+Bに
接続され、そしてスイツチ87,88の各他端が
夫々ダイオード90,91を介して抵抗器92の
一端に接続され、この抵抗器92の他端がトラン
ジスタ93のベースに接続されると共に抵抗器9
4を介して接地される。トランジスタ93のエミ
ツタは接地され、そのコレクタは並列接続のコイ
ル95及びダイオード96を介して正の電源端子
+Vccに接続される。コイル95はスイツチ20
及び24と一種のリレーを構成しており、スイツ
チ20及び24は通常の再生モードでは常時接点
a側に接続されているも、スイツチ87及び88
が閉成するとコイル95により付勢されて接点b
側に切換えられるようになされている。つまり斯
る構成により通常の再生モードと選局等のアクセ
スモードの切換えが可能となる。 A plurality of switches 87, 88, and 89 are provided in the switching control circuit 25 depending on the operation mode.
For example, switch 87 is for fast forward (FF),
The switch 88 corresponds to rewinding (REW) corresponding to so-called rewinding of the tape, and the switch 89 corresponds to stopping (STOP). One end of each of these switches 87 to 89 is connected to the positive power supply terminal +B, and the other ends of each of the switches 87 and 88 are connected to one end of a resistor 92 via diodes 90 and 91, respectively. The other end of 92 is connected to the base of transistor 93 and resistor 9
Grounded via 4. The emitter of transistor 93 is grounded, and its collector is connected to the positive power supply terminal +Vcc via a coil 95 and diode 96 connected in parallel. Coil 95 is switch 20
and 24 constitute a kind of relay, and although switches 20 and 24 are always connected to the contact a side in normal playback mode, switches 87 and 88
When closed, it is energized by the coil 95 and the contact b
It is designed so that it can be switched to the side. In other words, such a configuration makes it possible to switch between normal playback mode and access mode such as channel selection.
またスイツチ87の一端は抵抗器97を介して
トランジスタ98のベースに接続されると共に、
更に抵抗器99を介して接地される。トランジス
タ98のエミツタは接地され、そのコレクタは並
列接続のコイル100及びダイオード101を介
して正の電源端子+Vccに接続される。またスイ
ツチ102が設けられ、このスイツチ102の接
点aは接地され、その接点bは直流電源103の
正側に接続され、更にスイツチ102の共通端子
はスイツチ24の接点bに接続される。コイル1
00及びスイツチ102も一種のリレーを構成し
ており、スイツチ102はスイツチ87が閉成さ
れない状態では常時接点a側に接続されている
も、スイツチ87が閉成されると、コイル100
により付勢されて接点b側に切換えられるように
なされている。なお、駆動器64は、スイツチ2
4に接続されて方向決定用の信号が供給される端
子Dのレベルが例えば高レベル(H)の時はヘツド1
(第1図)を順方向、すなわちデイスク9(第1
図)上でヘツド1を現在トラツキング中の位置よ
り外周方向へ送るようにモータ5(第1図)を駆
動し、一方、端子Dのレベルが例えば低レベル(L)
の時はヘツド1を逆方向、すなわちデイスク9上
でヘツド1を現在トラツキング中の位置より内周
方向へ送るようにモータ5を駆動する。この駆動
器64の動作はスイツチ24が接点a又はbのい
ずれの側に接続されていても同様であり、従つて
通常の再生モードではスイツチ24が接点a側に
接続されているので、トランジスタ84がオフで
駆動器64の端子Dのレベルが“H”となつて、
駆動器64によりモータ5がヘツド1を順方向に
送るように駆動され、逆にトランジスタ84のオ
ンで駆動器64の端子Dのレベルが“L”となつ
て、駆動器64によりモータ5がヘツド1を逆方
向に送るように駆動される。同様にアクセスモー
ドではスイツチ24が接点b側に切換えられるの
で、これに伴つてスイツチ102を選択的に切換
えることにより、スイツチ102が接点a側に接
続されている時は駆動器64によりモータ5がヘ
ツド1を逆方向に送るように駆動され、逆にスイ
ツチ102が接点b側に接続されている時は駆動
器64によりモータ5がヘツド1を順方向に送る
ように駆動されることになる。 Further, one end of the switch 87 is connected to the base of a transistor 98 via a resistor 97, and
Furthermore, it is grounded via a resistor 99. The emitter of transistor 98 is grounded, and its collector is connected to the positive power supply terminal +Vcc via a coil 100 and diode 101 connected in parallel. Further, a switch 102 is provided, the contact a of this switch 102 is grounded, the contact b thereof is connected to the positive side of the DC power supply 103, and the common terminal of the switch 102 is connected to the contact b of the switch 24. coil 1
00 and the switch 102 also constitute a kind of relay, and the switch 102 is always connected to the contact a side when the switch 87 is not closed, but when the switch 87 is closed, the coil 100
The switch is biased by the contact b and switched to the contact b side. Note that the driver 64 is connected to the switch 2
For example, when the level of terminal D connected to head 4 and supplied with a direction determining signal is high level (H), head 1
(Fig. 1) in the forward direction, that is, disk 9 (first
The motor 5 (see Fig. 1) is driven so as to send the head 1 toward the outer circumference from the position currently being tracked, while the level of the terminal D is set to a low level (L).
At this time, the motor 5 is driven to move the head 1 in the opposite direction, that is, to move the head 1 on the disk 9 toward the inner circumference from the position currently being tracked. The operation of this driver 64 is the same regardless of whether the switch 24 is connected to the contact a or b. Therefore, in the normal playback mode, since the switch 24 is connected to the contact a side, the transistor 84 is off and the level of terminal D of the driver 64 becomes "H",
The motor 5 is driven by the driver 64 to send the head 1 in the forward direction, and conversely, when the transistor 84 is turned on, the level of the terminal D of the driver 64 becomes "L", and the driver 64 causes the motor 5 to move the head 1 forward. 1 is driven in the opposite direction. Similarly, in the access mode, the switch 24 is switched to the contact b side, so by selectively switching the switch 102 accordingly, when the switch 102 is connected to the contact a side, the motor 5 is activated by the driver 64. The motor 5 is driven to send the head 1 in the reverse direction, and when the switch 102 is connected to the contact b side, the motor 5 is driven by the driver 64 to send the head 1 in the forward direction.
また停止用のスイツチ89の他端は抵抗器10
4を介してトランジスタ105のベースに接続さ
れると共に、更に抵抗器106を介して接地され
る。トランジスタ105のエミツタは接地され、
そのコレクタは並列接続のコイル107及びダイ
オード108を介して正の電源端子+Vccに接続
される。コイル107及びスイツチ70も又一種
のリレーを構成しており、スイツチ70はスイツ
チ89が閉成されない状態では開放端とされてい
る接点a側に常時接続されてアンド回路65乃至
68のゲートを開くようにするも、スイツチ70
が閉成されると、コイル107により付勢されて
接点b(アース)側に切換えられ、アンド回路6
5乃至68のゲートを閉じるように働く。 The other end of the stop switch 89 is connected to a resistor 10.
4 to the base of the transistor 105, and is further grounded via a resistor 106. The emitter of transistor 105 is grounded,
Its collector is connected to the positive power supply terminal +Vcc via a coil 107 and diode 108 connected in parallel. The coil 107 and the switch 70 also constitute a kind of relay, and the switch 70 is always connected to the open end contact a side when the switch 89 is not closed, and opens the gates of the AND circuits 65 to 68. Although I tried to do so, the switch 70
When closed, the coil 107 is energized and switched to the contact b (ground) side, and the AND circuit 6
It works to close gates 5 to 68.
次に第1図の動作を第3図の信号波形を参照し
乍ら説明する。いま、デイスク9上でヘツド1を
半径方向に移動させて再生モード中、引算器13
の出力側には第3図Aに示すような低域より高域
までの広い範囲にわたる周波数成分を含むトラツ
キングエラー信号S1が出力される。第3図Aにお
いて、正の半サイクルはトラツキングがヘツド1
の移動方向に対して逆(REV)方向、すなわち
内周方向にずれ、負の半サイクルはトラツキング
ヘツド1の移動方向に対して順(FWD)方向、
すなわち外周方向にずれていることを表わしてい
る。従つて、トラツキングエラー補正としてはこ
のエラー信号S1の振幅が零となるようにすればよ
く、それにはオフセツト分が残らないように常に
ずれた方向にヘツド1を移動し追従させてオフセ
ツト分を相殺させるように制御すればよい。 Next, the operation of FIG. 1 will be explained with reference to the signal waveforms of FIG. 3. Now, while moving the head 1 in the radial direction on the disk 9 and in the playback mode, the subtracter 13
A tracking error signal S1 containing frequency components over a wide range from low to high frequencies is output as shown in FIG. 3A. In Figure 3A, in the positive half cycle, tracking is at head 1.
The negative half cycle is in the forward (FWD) direction with respect to the direction of movement of tracking head 1.
In other words, it indicates that it is shifted in the outer circumferential direction. Therefore, in order to correct the tracking error, it is sufficient to make the amplitude of this error signal S1 zero, and to do so, the head 1 must be constantly moved and tracked in the deviated direction so that no offset remains. It is only necessary to control it so that they cancel each other out.
引算器13の出力側に現われるトラツキングエ
ラー信号S1は上述の如くトラツキングサーボ回路
14に供給されてトラツキングサーボ用として使
用されると共に低域波器15でその高域成分を
除去され、もつて増幅回路16の出力側には第3
図Bに示すような低域成分のみを含む信号S2が出
力される。この信号S2は全波整流回路17で整流
されて第3図Cに示すような信号S3に変換された
後次段の発振器18へ供給される。 The tracking error signal S1 appearing on the output side of the subtracter 13 is supplied to the tracking servo circuit 14 and used for tracking servo as described above, and its high frequency components are removed by the low frequency filter 15. , there is a third circuit on the output side of the amplifier circuit 16.
A signal S2 including only low-frequency components as shown in FIG. B is output. This signal S 2 is rectified by a full-wave rectifier circuit 17 and converted into a signal S 3 as shown in FIG. 3C, which is then supplied to an oscillator 18 at the next stage.
発振器18は入力される信号S3のレベルに応じ
て、レベルが大きい時はその周期が早くなり、レ
ベルが小さい時はその周期が遅くなる第3図Dに
示すようなパルス信号S4を発生する。この信号S4
はスイツチ20の接点a側を介して駆動器64の
クロツク端子CLKに供給される。従つて駆動器
64は、入力された信号S4に対応した出力信号を
順次出力側のアンド回路65乃至68を介してト
ランジスタ75乃至78に供給し、これ等のトラ
ンジスタ75乃至78のオンによりモータ5のコ
イル5b乃至5eが順次付勢され、もつてモータ
5は低域波器15の出力信号S2すなわちトラツ
キングエラーに対応した信号のレベルに応じてそ
の速度を制御される。 The oscillator 18 generates a pulse signal S4 , as shown in FIG. 3D, in accordance with the level of the input signal S3 , in which the period becomes faster when the level is large and the period becomes slower when the level is small. do. This signal S 4
is supplied to the clock terminal CLK of the driver 64 through the contact a side of the switch 20. Therefore, the driver 64 sequentially supplies output signals corresponding to the input signal S4 to the transistors 75 to 78 via the AND circuits 65 to 68 on the output side, and turns on these transistors 75 to 78 to turn on the motor. The coils 5b to 5e of the motor 5 are sequentially energized, and the speed of the motor 5 is controlled according to the level of the output signal S2 of the low-frequency wave generator 15, that is, the signal corresponding to the tracking error.
またこの際にヘツド1の送り方向を順方向とす
るか、或いは逆方向とするかはバツフア増幅回路
22からスイツチ24へ至る系路で決定される。
すなわち増幅回路16の出力側に第3図Bに示す
ような信号S2が現われている時点では、この信号
S2がバツフア増幅回路22を介して電圧比較器2
3のアンプ82に供給され、ここで基準値すなわ
ちこの場合零電位と比較される。この結果アンプ
82の出力側には第3図Eに示すような信号S2と
逆相の矩形波信号S5が出力され、トランジスタ8
4のベースに供給される。トランジスタ84は信
号S5が正の時はオンし、負の時はオフし、この結
果、トランジスタ84のコレクタ側すなわち電圧
比較器23の出力側には第3図Fに示すような2
値信号S6が出力され、この信号S6はスイツチ24
の接点a側を介して駆動器64の端子Dに供給さ
れる。 At this time, whether the head 1 is fed in the forward direction or in the reverse direction is determined by the path from the buffer amplifier circuit 22 to the switch 24.
That is, at the time when the signal S2 as shown in FIG. 3B appears on the output side of the amplifier circuit 16, this signal
S2 is connected to the voltage comparator 2 via the buffer amplifier circuit 22.
3, where it is compared with a reference value, ie, zero potential in this case. As a result, a rectangular wave signal S 5 having an opposite phase to the signal S 2 as shown in FIG. 3E is output to the output side of the amplifier 82, and the transistor 8
4 base. The transistor 84 is turned on when the signal S5 is positive and turned off when the signal S5 is negative, and as a result, the collector side of the transistor 84, that is, the output side of the voltage comparator 23 has a voltage of 2 as shown in FIG. 3F.
A value signal S 6 is output, which signal S 6 is applied to the switch 24.
is supplied to the terminal D of the driver 64 through the contact a side of the .
駆動器64は上述の如く端子Dのレベルが
“H”の時はヘツド1を順方向、“L”の時はヘツ
ド1を逆方向に送るようモータ5を駆動制御する
ので、いま端子Dに信号S6が供給されると、信号
S6が0レベルすなわち“L”の時はヘツド1を逆
方向、+Vccレベルすなわち“H”の時はヘツド
1を順方向に送るようモータ5を駆動制御する。
つまり第3図Aの信号S1と第3図Fの信号S6の対
比からもわかるように、トラツキングがずれた方
向にヘツド1を追従するように移動せしめること
になり、この結果上述のスイツチ20等の系路に
よる速度制御との協働により、うず巻状に記録さ
れているトラツクの位置変化分に、光学系全体を
送り台2で移動するための送りサーボがかけられ
ることになる。 As mentioned above, the driver 64 drives and controls the motor 5 so that when the level of the terminal D is "H", the head 1 is sent in the forward direction, and when the level is "L", the head 1 is sent in the reverse direction. When the signal S 6 is supplied, the signal
When S6 is at the 0 level, that is, "L", the motor 5 is driven and controlled so that the head 1 is sent in the reverse direction, and when it is at the +Vcc level, that is, "H", the motor 5 is sent in the forward direction.
In other words, as can be seen from the comparison between signal S 1 in FIG. 3A and signal S 6 in FIG. In cooperation with the speed control by the system such as 20, the feed servo for moving the entire optical system by the feed base 2 is applied to the position change of the track recorded in a spiral shape.
またアクセスモードとしたい場合にはその移送
方向に応じてスイツチ87,88を閉成する。例
えば早送りするときはスイツチ87を閉成する。
すると、トランジスタ93がオンし、このトラン
ジスタ93のオンによりコイル95が付勢されて
スイツチ20及び24が接点b側に切換わり、こ
れと同時にトランジスタ98のオンによりコイル
100が付勢されてスイツチ102が接点b側に
切換わる。この結果、駆動器64には発振器19
から再生モードより高速のクロツクパルスが供給
されると共に切換制御回路25より順方向を指示
する信号が供給され、駆動回路21はヘツド1を
高速で順方向すなわち外周方向に移送するようモ
ータ5を駆動する。 Further, when the access mode is desired, the switches 87 and 88 are closed depending on the transfer direction. For example, when fast forwarding, the switch 87 is closed.
Then, transistor 93 is turned on, and as transistor 93 is turned on, coil 95 is energized, switches 20 and 24 are switched to the contact b side, and at the same time, transistor 98 is turned on, which energizes coil 100 and switch 102 is turned on. switches to contact b side. As a result, the driver 64 has the oscillator 19
A clock pulse faster than that in the reproduction mode is supplied from the switching control circuit 25, and a signal instructing the forward direction is supplied from the switching control circuit 25, and the drive circuit 21 drives the motor 5 to move the head 1 at high speed in the forward direction, that is, in the outer circumferential direction. .
また送り戻しをするときはスイツチ88を閉成
する。すると上述同様トランジスタ93のオンに
よりコイル95が付勢されてスイツチ20及び2
4が接点b側に切換わるも、今度はトランジスタ
98はオンされないのでコイル100も付勢され
ず、スイツチ102は接点b側すなわちアースさ
れたままである。従つて駆動器64には発振器1
9から上述同様高速のクロツクパルスが供給され
ると共に切換制御回路25より、今度は逆方向を
指示する信号が供給され、駆動回路21はヘツド
1を高速で逆方向すなわち内周方向に移送するよ
うモータ5を駆動する。 Also, when sending back, the switch 88 is closed. Then, as described above, the coil 95 is energized by turning on the transistor 93, and the switches 20 and 2 are turned on.
4 is switched to the contact b side, but since the transistor 98 is not turned on this time, the coil 100 is not energized either, and the switch 102 remains on the contact b side, that is, grounded. Therefore, the driver 64 includes the oscillator 1.
9 supplies a high-speed clock pulse as described above, and the switching control circuit 25 also supplies a signal instructing the reverse direction, and the drive circuit 21 operates the motor to move the head 1 at high speed in the reverse direction, that is, in the inner circumferential direction. Drive 5.
そして動作停止したい場合はスイツチ89を閉
成する。すると、トランジスタ105がオンし、
このトランジスタ105のオンによりコイル10
7が付勢されてスイツチ70が接点b側に切換わ
り、アンド回路65乃至68の各他方の入力端の
レベルが“L”となる。この結果アンド回路65
乃至68のゲートが閉じるので駆動器64よりト
ランジスタ75乃至78に供給される出力信号が
遮断され、動作は停止モードとなる。 If the user wishes to stop the operation, the switch 89 is closed. Then, transistor 105 turns on,
By turning on this transistor 105, the coil 10
7 is energized, the switch 70 is switched to the contact b side, and the level at the other input terminal of each of the AND circuits 65 to 68 becomes "L". As a result, AND circuit 65
Since the gates of transistors 75 to 68 are closed, output signals supplied from driver 64 to transistors 75 to 78 are cut off, and the operation becomes a stop mode.
このように、第1図の基本構成によれば、パル
スモータの微動性により正確且つ微少な送りが可
能であり、また早いアクセスの為に強いトルクで
早い動きを行うことができる。また再生モード時
の送り速度と、早送りや送り戻し等のアクセスモ
ード時の送り速度の比は発振器18と19の発振
周波数すなわちクロツクパルスの周期を適当に設
定することにより任意の速度比を得ることができ
る。 As described above, according to the basic configuration shown in FIG. 1, accurate and minute feeding is possible due to the fine movement of the pulse motor, and fast movement can be performed with strong torque for quick access. Furthermore, the ratio of the feed speed in playback mode to the feed speed in access modes such as fast-forward and forward-back can be set to an arbitrary speed ratio by appropriately setting the oscillation frequency of oscillators 18 and 19, that is, the period of the clock pulse. can.
第4図はこの考案の一実施例を示すもので、本
実施例では、上記第1図の基本構成におけるよ
り、ステツピング駆動をもつと円滑にし、更に正
確且つ微少な送りをしようとするものである。 Fig. 4 shows an embodiment of this invention.In this embodiment, compared to the basic configuration shown in Fig. 1 above, a stepping drive is used to achieve smoother, more accurate and minute feeding. be.
同図において、111は第2図のスイツチ20
の共通端子に接続される入力端子、112は例え
ば6ビツト出力のアツプダウンカウンタ、113
は複数個のチヤンネル端子例えば0〜40チヤンネ
ル端子を有するアナログマルチプレクサであつ
て、このマルチプレクサ113に何チヤンネルの
ものを用いるかによつて、後述されるように1周
期の正弦波を何ステツプに分割するかが決定され
る。勿論このマルチプレクサ113は1周期を何
ステツプするかによつて任意のものを用いてもよ
い。ここではマルチプレクサ113が0〜40チヤ
ンネルであるので、第5図に示すように正弦波の
1周期は80ステツプに分割されている。従つて、
カウンタ112は0〜40の間を往復し、それに対
応したマルチプレクサ113のチヤンネル端子0
〜40を選択する。 In the same figure, 111 is the switch 20 in FIG.
112 is, for example, an up-down counter with a 6-bit output; 113 is an input terminal connected to a common terminal of
is an analog multiplexer having a plurality of channel terminals, for example, 0 to 40 channel terminals, and depending on how many channels are used for this multiplexer 113, one period of a sine wave is divided into how many steps as will be described later. It is decided whether to do so. Of course, any multiplexer 113 may be used depending on the number of steps in one cycle. Here, since the multiplexer 113 has 0 to 40 channels, one period of the sine wave is divided into 80 steps as shown in FIG. Therefore,
The counter 112 reciprocates between 0 and 40, and the corresponding channel terminal 0 of the multiplexer 113
~40 to choose.
114は上述のチヤンネル端子0〜40間に夫々
1個ずつ挿入され且つ電源端子+Vcc及び−Vcc
に直列接続された複数個の抵抗器から成り、これ
等の抵抗器を利用して正弦波を量子化した電圧を
作るためのラダー回路であつて、チヤンネル端子
0〜40が選択された時点で対応する量子化電圧が
選択される。 114 is inserted one each between the above channel terminals 0 to 40, and is connected to the power terminals +Vcc and -Vcc.
It is a ladder circuit that uses these resistors to create a voltage that is a quantized sine wave.When channel terminals 0 to 40 are selected, A corresponding quantization voltage is selected.
115は例えばフリツプフロツプで構成され、
カウンタ112のアツプ/ダウンを制御するため
のリバース回路、116はモータの正転・逆転を
制御する信号すなわち第3図Fに示す信号S6の立
ち上がり、立ち下がりを検出して反転パルスを出
力するエツヂ検出回路、117は第2図のスイツ
チ24の共通端子に接続される入力端子である。
リバース回路115はカウンタ112の最初と最
終のカウントすなわち0と39を検出し、エツヂ検
出回路116からの反転パルスに応答してカウン
タ112のアツプ動作とダウン動作を交互に制御
する。従つてカウンタ112のカウント動作は0
〜39の間を常時往復することになる。 115 is composed of, for example, a flip-flop;
A reverse circuit 116 for controlling the up/down of the counter 112 detects the rise and fall of the signal S6 shown in FIG. Edge detection circuit 117 is an input terminal connected to the common terminal of switch 24 in FIG.
Reverse circuit 115 detects the first and last counts of counter 112, ie, 0 and 39, and alternately controls up and down operations of counter 112 in response to an inversion pulse from edge detection circuit 116. Therefore, the counting operation of the counter 112 is 0.
It will be constantly going back and forth between ~39 and 39.
また、118はバツフアアンプであつて、この
出力側は第2図の駆動器64の出力側に対応して
いる。そしてバツフアアンプ118の出力側は可
変抵抗器119を介して接地される。この可変抵
抗器119の調節によりモータ5(第1図)の駆
動信号のレベルが任意の値に設定される。可変抵
抗器119の摺動端子はアンプ120の反転入力
端子に接続され、このアンプ120の非反転入力
端子は接地され、その出力端子は抵抗器121を
介してトランジスタ122及び123の各ベース
に接続される。トランジスタ122及び123の
各エミツタは夫々抵抗器124及び125を介し
て共通接続され、この共通接続点が抵抗器126
を介してアンプ120の反転入力端子に接続され
ると共に出力端子127に接続される。この出力
端子127がモータ5の駆動コイルの1つに接続
される。またトランジスタ122のコレクタは正
の電源端子+Vccに接続され、トランジスタ12
3のコレクタは負の電源端子−Vccに接続され
る。そしてこれ等の諸回路を含む破線で囲んだ部
分が1相分に相当するものである。従つて、ここ
ではバツフアアンプ118の出力端子は第2図に
おける駆動器64の出力端子φ1に対応し、そし
て出力端子127には駆動コイル5bが接続され
ることになる。また第2図の回路では実質的に純
粋なパルス駆動であるため駆動器64の出力側に
アンド回路65乃至68とこれ等に夫々対応した
トランジスタ75乃至78の組合わさつた回路を
用いたが、本実施例では正弦波に量子化された電
圧がバツフアアンプ118の出力側に得られるの
で、このアンプ118の出力側にアンプ120及
びトランジスタ122,123等を設け、バイポ
ーラでモータ5を駆動するようにしている。 Further, 118 is a buffer amplifier, the output side of which corresponds to the output side of the driver 64 in FIG. The output side of the buffer amplifier 118 is grounded via a variable resistor 119. By adjusting the variable resistor 119, the level of the drive signal for the motor 5 (FIG. 1) is set to an arbitrary value. A sliding terminal of the variable resistor 119 is connected to an inverting input terminal of an amplifier 120, a non-inverting input terminal of this amplifier 120 is grounded, and an output terminal thereof is connected to the bases of transistors 122 and 123 via a resistor 121. be done. The emitters of transistors 122 and 123 are commonly connected through resistors 124 and 125, respectively, and this common connection point is connected to resistor 126.
It is connected to the inverting input terminal of the amplifier 120 and to the output terminal 127 via the inverting input terminal of the amplifier 120 . This output terminal 127 is connected to one of the drive coils of the motor 5. Further, the collector of the transistor 122 is connected to the positive power supply terminal +Vcc, and the collector of the transistor 122 is connected to the positive power supply terminal +Vcc.
The collector of No. 3 is connected to the negative power supply terminal -Vcc. The portion surrounded by a broken line that includes these various circuits corresponds to one phase. Therefore, here, the output terminal of the buffer amplifier 118 corresponds to the output terminal φ 1 of the driver 64 in FIG. 2, and the output terminal 127 is connected to the drive coil 5b. Furthermore, since the circuit of FIG. 2 is substantially pure pulse drive, a circuit consisting of AND circuits 65 to 68 and corresponding transistors 75 to 78, respectively, is used on the output side of the driver 64. In this embodiment, since a voltage quantized into a sine wave is obtained on the output side of the buffer amplifier 118, an amplifier 120, transistors 122, 123, etc. are provided on the output side of this amplifier 118, and the motor 5 is driven bipolarly. ing.
そして本実施例ではモータ5として5相のもの
を考えると、第4図に破線で囲んだ部分が5相分
夫々必要になるわけである。ただしエツヂ検出回
路116は各相に対して共用される。また、12
8は他の1相用のアツプダウンカウンタである。 In this embodiment, considering that the motor 5 has five phases, the portions surrounded by broken lines in FIG. 4 are required for each of the five phases. However, the edge detection circuit 116 is shared by each phase. Also, 12
8 is an up/down counter for another one phase.
従つて、モータ5を駆動する際には第5図に示
すような波形を有する信号が夫々36゜ずつずれた
ものが5相分必要になるので、ロード(LOAD)
端子129からのロード信号により各相の5個の
アツプダウンカウンタを同時に0,8,16,24,
32にプリセツトすることにより第6図に示すよう
に8クロツク分すなわち8/80×360=36゜ずつ位相
がずれた信号(同図ではステツプ状を省略してい
る)をモータ5の駆動信号として得ることができ
る。 Therefore, when driving the motor 5, five phases of signals having waveforms as shown in FIG. 5, each shifted by 36 degrees, are required.
The load signal from terminal 129 simultaneously sets the five up-down counters of each phase to 0, 8, 16, 24,
32, a signal whose phase is shifted by 8 clocks, that is, 8/80 x 360 = 36 degrees as shown in Fig. 6 (the step shape is omitted in the figure) is used as the drive signal for the motor 5. Obtainable.
このようにして本実施例では正弦波を複数個の
ステツプに細かく分割した信号によりモータをス
テツピング駆動するようにしたので更に正確且つ
微少なヘツドの送りが可能となる。 In this way, in this embodiment, the motor is driven in a stepping manner using a signal obtained by finely dividing a sine wave into a plurality of steps, thereby making it possible to move the head more precisely and minutely.
上述の如くこの考案によれば、記録媒体上を走
行するヘツド送り用のパルスモータと、ヘツドの
トラツキングエラー信号を検出する検出手段と、
トラツキングエラー信号の低域成分を整流する整
流手段の出力に応じて発振周波数が制御される発
振手段と、この発振手段の出力に基づいて正弦波
に量子化された電圧発生手段とを備え、この電圧
発生手段の出力信号によりパルスモータを制御す
るようにしたので、ヘツドの正確且つ微少な送り
が可能になると共にアクセス時間も短縮すること
ができる。また従来の如くギヤー機構を用いない
ので、これに伴うバツクラツシヤや騒音がなくな
ると共にライフタイムも助長でき、装置の信頼性
を向上できる。 As described above, according to this invention, a pulse motor for feeding a head running over a recording medium, a detection means for detecting a tracking error signal of the head,
comprising an oscillation means whose oscillation frequency is controlled according to the output of a rectification means for rectifying the low-frequency component of the tracking error signal, and a voltage generation means quantized into a sine wave based on the output of the oscillation means, Since the pulse motor is controlled by the output signal of the voltage generating means, the head can be moved accurately and minutely, and the access time can also be shortened. In addition, since a gear mechanism is not used as in the prior art, the backlash and noise associated with this are eliminated, and the lifetime can be extended, thereby improving the reliability of the device.
なお、上述の実施例ではこの考案をDADプレ
イヤシステムに適用した場合に付いて説明した
が、これに限定されることなく、斯る機能を要す
るその他のものにも同様に適用できることは云う
までもない。 Although the above-mentioned embodiment describes the case where this invention is applied to a DAD player system, it goes without saying that the invention is not limited to this and can be similarly applied to other systems that require such a function. do not have.
また上述の実施例では1周期を80ステツプに分
割する場合に付いて説明したが、これに限定され
ることなく、例えば80ステツプ以上に更に細かく
することにより、より精密な分割能でモータを駆
動制御できる。 Furthermore, in the above embodiment, the case where one cycle is divided into 80 steps has been explained, but the invention is not limited to this. For example, by dividing the division into 80 steps or more, the motor can be driven with a more precise division power. Can be controlled.
第1図はこの考案の前提となる技術を示す構成
図、第2図は第1図の要部の具体的構成の一例を
示す回路図、第3図は第2図の動作説明に供する
ための信号波形図、第4図はこの考案の一実施例
を示す構成図、第5図及び第6図は第4図の動作
説明に供するための信号波形図である。
1は光学式ヘツド、5はパルスモータ、9は回
転デイスク、11,12,16は増幅回路、13
は引算器、15は低域波器、17は全波整流回
路、18は電圧制御型発振器、19はアクセス用
発振器、20,24はスイツチ、21は駆動回
路、23は電圧比較器、25は切換制御回路であ
る。
Fig. 1 is a configuration diagram showing the technology that is the premise of this invention, Fig. 2 is a circuit diagram showing an example of a specific configuration of the main part of Fig. 1, and Fig. 3 is for explaining the operation of Fig. 2. FIG. 4 is a configuration diagram showing an embodiment of this invention, and FIGS. 5 and 6 are signal waveform diagrams for explaining the operation of FIG. 4. 1 is an optical head, 5 is a pulse motor, 9 is a rotating disk, 11, 12, 16 is an amplifier circuit, 13
15 is a subtracter, 15 is a low frequency filter, 17 is a full-wave rectifier circuit, 18 is a voltage controlled oscillator, 19 is an access oscillator, 20 and 24 are switches, 21 is a drive circuit, 23 is a voltage comparator, 25 is a switching control circuit.
Claims (1)
ータと、上記ヘツドのトラツキングエラー信号を
検出する検出手段と、上記トラツキングエラー信
号の低域成分を整流する整流手段の出力に応じて
発振周波数が制御される発振手段と、該発振手段
の出力に基づいて正弦波に量子化された電圧発生
手段とを備え、該電圧発生手段の出力信号により
上記パルスモータを制御するようにしたことを特
徴とするヘツド送り装置。 The oscillation frequency is adjusted according to the outputs of a pulse motor for feeding the head running over the recording medium, a detection means for detecting a tracking error signal of the head, and a rectification means for rectifying the low-frequency component of the tracking error signal. The pulse motor is characterized by comprising an oscillation means to be controlled and a voltage generation means quantized into a sine wave based on the output of the oscillation means, and the pulse motor is controlled by the output signal of the voltage generation means. head feeding device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14593081U JPS5852671U (en) | 1981-09-30 | 1981-09-30 | Head feeding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14593081U JPS5852671U (en) | 1981-09-30 | 1981-09-30 | Head feeding device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5852671U JPS5852671U (en) | 1983-04-09 |
JPH0115030Y2 true JPH0115030Y2 (en) | 1989-05-02 |
Family
ID=29938846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14593081U Granted JPS5852671U (en) | 1981-09-30 | 1981-09-30 | Head feeding device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5852671U (en) |
-
1981
- 1981-09-30 JP JP14593081U patent/JPS5852671U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5852671U (en) | 1983-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4630252A (en) | Control apparatus for optical disc player for locating blank tracks | |
JP2544585B2 (en) | Optical disc player | |
US4959599A (en) | Head positioner | |
JP3455298B2 (en) | Optical beam movement detection method and optical disk reproducing apparatus | |
JPH0731820B2 (en) | Optical disk drive | |
US4539667A (en) | Disc players | |
JPH0115030Y2 (en) | ||
JPS59207470A (en) | Head feed controller | |
JP3104093B2 (en) | Optical disk drive | |
US4853913A (en) | Pick-up control circuits for disc information reproducing apparatus | |
US4700335A (en) | Method and apparatus for recording a continuous spiral information track with different track pitches | |
JP2535873B2 (en) | Disk device | |
US4440478A (en) | Slide tray position sensing arrangement for slide projector apparatus utilizing two slide tray types | |
JP2505016B2 (en) | Step motor control method | |
US6115335A (en) | Reproduction apparatus for disk-like recording medium | |
JPH0725854Y2 (en) | Optical pickup feeder | |
JP2911052B2 (en) | Access control method for optical disk device | |
JPH039554B2 (en) | ||
JPH09161423A (en) | Slider servo control method and slider servo device | |
JPS62239481A (en) | Information recording and reproducing device | |
JPS59117743A (en) | Optical storage device | |
JPS61289537A (en) | Feed servo circuit for optical disc reproducing device | |
JPH0656660B2 (en) | Drive voltage generation circuit | |
JPS62107479A (en) | Retrieving circuit for discoid recording medium recording and reproducing device | |
JPH0782650B2 (en) | Drive voltage generation circuit |