JPH01149512A - Automatic frequency control circuit - Google Patents
Automatic frequency control circuitInfo
- Publication number
- JPH01149512A JPH01149512A JP30783987A JP30783987A JPH01149512A JP H01149512 A JPH01149512 A JP H01149512A JP 30783987 A JP30783987 A JP 30783987A JP 30783987 A JP30783987 A JP 30783987A JP H01149512 A JPH01149512 A JP H01149512A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- horizontal oscillation
- output
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000010355 oscillation Effects 0.000 claims description 98
- 238000000926 separation method Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Synchronizing For Television (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョンやビデオテープレコーダ等に利
用される自動周波数制御(以後AFCと記す)回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an automatic frequency control (hereinafter referred to as AFC) circuit used in televisions, video tape recorders, and the like.
従来の技術
従来のAFC回路を第4図に示したブロック図を参照し
て説明する。まず、信号入力端子1が同期信号分離回路
2に接続され、信号入力端子1から入力されたテレビジ
ョン信号から同期信号のみが分離される。同期信号分離
回路2の出力端子3が位相比較回路4に接続され、分離
された同期信号は、位相比較回路4に入力される。また
、位相比較回路4の別の入力端子には、水平発振回路3
の出力端子6が接続され、水平発振回路5の発振波形が
位相比較回路4に入力される。そして、位相比較回路4
は、前記同期信号と水平発振波形の位相を比較して位相
のずれに相当する信号を発生させる。位相比較回路4の
出力端子7は低域通過フィルタ回路(以下、LPFと記
す)8に接続され、LPF8の出力端子9はコンデンサ
10に接続される。LPF8は、位相比較回路4により
位相比較された出力信号を高周波成分を遮断して通過さ
せ、通過させた信号をコンデンサ10を用いて時間的に
積分する。すなわち、位相比較回路4の出力が時間に対
して急激な変化をする信号であっても、コンデンサ8の
働きによって、LPF8の出力端子9には時間的に積分
され、時間に対して平均されたゆるやかな変化を持つ出
力が得られる。次に、LPF8の出力端子9は前記水平
発振回路5に接続される。これにより位相ずれに相当す
る電圧が水平発振回路に帰還され、水平発振周波数が同
期信号周波数に近づけられる。また、水平発振回路5に
は可変電圧を発生させることができる電圧設定回路11
が接続されている。水平発振回路の発振周波数は出力端
子間を経て入力される電圧設定回路11の電圧およびL
PF8からの出力端子9を経て入力される制御信号によ
って決定される。なお、13は水平発振回路5から発振
信号を取り出す信号出力端子である。2. Description of the Related Art A conventional AFC circuit will be explained with reference to the block diagram shown in FIG. First, the signal input terminal 1 is connected to the synchronization signal separation circuit 2, and only the synchronization signal is separated from the television signal input from the signal input terminal 1. An output terminal 3 of the synchronization signal separation circuit 2 is connected to a phase comparison circuit 4, and the separated synchronization signal is input to the phase comparison circuit 4. Further, another input terminal of the phase comparator circuit 4 is connected to a horizontal oscillation circuit 3.
The output terminal 6 of the horizontal oscillation circuit 5 is connected, and the oscillation waveform of the horizontal oscillation circuit 5 is input to the phase comparison circuit 4. And phase comparator circuit 4
compares the phase of the synchronization signal and the horizontal oscillation waveform to generate a signal corresponding to the phase shift. An output terminal 7 of the phase comparison circuit 4 is connected to a low-pass filter circuit (hereinafter referred to as LPF) 8, and an output terminal 9 of the LPF 8 is connected to a capacitor 10. The LPF 8 passes the output signal whose phase has been compared by the phase comparator circuit 4 while blocking high frequency components, and temporally integrates the passed signal using the capacitor 10 . In other words, even if the output of the phase comparison circuit 4 is a signal that changes rapidly over time, it is integrated over time and averaged over time at the output terminal 9 of the LPF 8 due to the action of the capacitor 8. Output with gradual changes can be obtained. Next, the output terminal 9 of the LPF 8 is connected to the horizontal oscillation circuit 5. As a result, a voltage corresponding to the phase shift is fed back to the horizontal oscillation circuit, and the horizontal oscillation frequency is brought closer to the synchronization signal frequency. Further, the horizontal oscillation circuit 5 includes a voltage setting circuit 11 that can generate a variable voltage.
is connected. The oscillation frequency of the horizontal oscillation circuit is determined by the voltage of the voltage setting circuit 11 and L input through the output terminals.
It is determined by the control signal inputted via the output terminal 9 from the PF8. Note that 13 is a signal output terminal for taking out an oscillation signal from the horizontal oscillation circuit 5.
発明が解決しようとする問題点
第4図に於て、電圧設定回路11は、一般に水平発振回
路5の自走発振周波数の設定に用いられる。すなわち、
LPF8からの出力信号がゼロの場合、水平発振回路5
の発振周波数は、電圧設定回路11の電圧によって決定
される。水平発振回路11の自走発振周波数が、同期分
離回路2に入力されるテレビジョン信号の同期信号周波
数と異なる場合は、水平発振回路5が同期信号に同期す
るためには、LPF8から同期するための出力を得なけ
ればならない。Problems to be Solved by the Invention In FIG. 4, the voltage setting circuit 11 is generally used to set the free-running oscillation frequency of the horizontal oscillation circuit 5. In FIG. That is,
When the output signal from LPF 8 is zero, horizontal oscillation circuit 5
The oscillation frequency of is determined by the voltage of the voltage setting circuit 11. If the free-running oscillation frequency of the horizontal oscillation circuit 11 is different from the synchronization signal frequency of the television signal input to the synchronization separation circuit 2, in order for the horizontal oscillation circuit 5 to synchronize with the synchronization signal, it is necessary to synchronize from the LPF 8. I have to get the output of
このため、入力テレビジョン信号の同期信号周波数と水
平発振回路5の自走発振周波数の差に相当した信号が位
相比較回路4に発生し、LPF8を経て、水平発振回路
5に帰還される。水平発振回路5の自走発振周波数が、
同期信号と大きく異なる場合でも、位相比較回路4とL
PF8の出力ダイナミックレンジが充分な場合には、水
平発振回路5の発振周波数を同期信号にロックすること
ができる。しかし、電源電圧以上には出力ダイナミック
レンジをとることはできないために、水平発振回路5の
自走発振周波数は、一定範囲内に入っていないと位相同
期状態にすることはできない。従って、同期信号に位相
同期した安定な水平発振周波数を得るためには、水平発
振回路5の自走発振周波数は、同期信号を中心として一
定の範囲に入るように、電圧設定回路11の出力電圧を
手動で調整されなければならない。更に、このAFC回
路を大量生産した場合に、位相比較回路4の出力電流値
、LPF8の周波数特性および水平発振回路5に入力さ
れる電圧等により自走発振周波数にばらつきが生じる。Therefore, a signal corresponding to the difference between the synchronizing signal frequency of the input television signal and the free-running oscillation frequency of the horizontal oscillation circuit 5 is generated in the phase comparator circuit 4, and is fed back to the horizontal oscillation circuit 5 via the LPF 8. The free-running oscillation frequency of the horizontal oscillation circuit 5 is
Even if the signal is significantly different from the synchronizing signal, the phase comparator circuit 4 and L
If the output dynamic range of the PF 8 is sufficient, the oscillation frequency of the horizontal oscillation circuit 5 can be locked to the synchronization signal. However, since the output dynamic range cannot exceed the power supply voltage, the free-running oscillation frequency of the horizontal oscillation circuit 5 cannot be brought into a phase-locked state unless it falls within a certain range. Therefore, in order to obtain a stable horizontal oscillation frequency that is phase-synchronized with the synchronization signal, the free-running oscillation frequency of the horizontal oscillation circuit 5 must be adjusted so that the output voltage of the voltage setting circuit 11 is within a certain range around the synchronization signal. must be adjusted manually. Furthermore, when this AFC circuit is mass-produced, variations in the free-running oscillation frequency occur due to the output current value of the phase comparison circuit 4, the frequency characteristics of the LPF 8, the voltage input to the horizontal oscillation circuit 5, etc.
このばらつきの原因は、各回路に使用される抵抗の抵抗
値、コンデンサの静電容量値、コイルのインダクタンス
値にばらつきがあるためである。The cause of this variation is that there are variations in the resistance value of the resistor, the capacitance value of the capacitor, and the inductance value of the coil used in each circuit.
従って、このようなばらつきを補正するためにも、電圧
設定回路11によって、必ず水平発振回路5の自走発振
周波数が同期信号にほぼ等しくなるように手動で調整す
る必要がある。Therefore, in order to correct such variations, it is necessary to manually adjust the free-running oscillation frequency of the horizontal oscillation circuit 5 to be almost equal to the synchronization signal using the voltage setting circuit 11.
以上説明してきたように、従来のAFC回路に於ては、
水平発振回路の自走発振周波数の手動調整が不可欠であ
り、この調整工程を入れることが回路の大量生産時に大
きな問題となっていた。As explained above, in the conventional AFC circuit,
Manual adjustment of the free-running oscillation frequency of the horizontal oscillation circuit is essential, and the inclusion of this adjustment step has been a major problem during mass production of circuits.
問題点を解決するための手段
本発明のAFC回路は、信号入力端子が同期信号分離回
路に接続され、同同期信号分離回路の出力端子と水平発
振回路の出力端子が位相比較回路の別々の入力端子に接
続され、同位相比較回路の出力端子が低域通過フィルタ
回路に接続され、同低域通過フィルタ回路の出力端子が
電圧比較回路の一方の入力端子、第1のコンデンサおよ
び前記水平発振回路に接続され、前記電圧比較回路の他
方の入力端子には基準電圧源が接続され、前記電圧比較
回路の出力端子が第2のコンデンサおよび前記水平発振
回路に接続され、前記水平発振回路の出力端子が信号出
力端子に接続されたものである。Means for Solving the Problems In the AFC circuit of the present invention, a signal input terminal is connected to a synchronous signal separation circuit, and an output terminal of the synchronous signal separation circuit and an output terminal of the horizontal oscillation circuit are connected to separate inputs of a phase comparison circuit. terminal, the output terminal of the in-phase comparison circuit is connected to a low-pass filter circuit, and the output terminal of the low-pass filter circuit is connected to one input terminal of the voltage comparison circuit, the first capacitor, and the horizontal oscillation circuit. A reference voltage source is connected to the other input terminal of the voltage comparison circuit, an output terminal of the voltage comparison circuit is connected to a second capacitor and the horizontal oscillation circuit, and the output terminal of the horizontal oscillation circuit is connected to the signal output terminal.
作用
本発明のAFC回路によれば、電圧比較回路によりLP
Fの出力電圧と基準電圧を比較し、LPFの出力電圧が
基準電圧に等しくなるように、水平発振回路に帰還をか
けることによって、自動的に水平発振回路の発振周波数
を同期信号周波数に近づけておくことができる。According to the AFC circuit of the present invention, the voltage comparison circuit
By comparing the output voltage of F and the reference voltage and applying feedback to the horizontal oscillation circuit so that the output voltage of the LPF becomes equal to the reference voltage, the oscillation frequency of the horizontal oscillation circuit is automatically brought closer to the synchronization signal frequency. You can leave it there.
実施例
本発明のAFC回路の一実施例を第1図に示したブロッ
ク図を参照して説明する。まず信号入力端子1が同期信
号分離回路2に接続され、信号入力端子1から入力され
たテレビジョン信号から同期信号のみが分離される。同
期信号分離回路2の出力端子3が位相比較回路4に接続
され、分離された同期信号は、位相比較回路4に入力さ
れる。Embodiment An embodiment of the AFC circuit of the present invention will be described with reference to the block diagram shown in FIG. First, the signal input terminal 1 is connected to the synchronization signal separation circuit 2, and only the synchronization signal is separated from the television signal input from the signal input terminal 1. An output terminal 3 of the synchronization signal separation circuit 2 is connected to a phase comparison circuit 4, and the separated synchronization signal is input to the phase comparison circuit 4.
また、位相比較回路4の別の入力端子には水平発振回路
5の出力端子6が接続され、水平発振回路5の発振波形
が位相比較回路4に入力されて位相比較回路4は、前記
同期信号と水平発振波形の位相を比較する。位相比較回
路4の出力端子7はLPF8に接続され、LPF8の出
力端子9はコンデンサ10に接続される。LPF8は位
相比較回路4により位相比較された出力信号を高周波成
分を遮断して通過させ、通過させた信号をコンデンサ1
0を用いて、時間的に積分する。LPF8の出力端子9
が水平発振回路5に接続され、LPF8の出力信号は水
平発振回路5に帰還される。また、LPF8の出力端子
9は電圧比較回路14の一方の入力端子に接続され、電
圧比較回路14の他方の入力端子には基準電圧源15が
接続され、電圧比較回路14の出力端子16は水平発振
回路5に接続され、コンデンサ10の電圧と基準電圧を
比較して、比較結果を水平発振回路5に出力する。Further, the output terminal 6 of the horizontal oscillation circuit 5 is connected to another input terminal of the phase comparison circuit 4, and the oscillation waveform of the horizontal oscillation circuit 5 is input to the phase comparison circuit 4, and the phase comparison circuit 4 receives the synchronization signal. and the phase of the horizontal oscillation waveform. The output terminal 7 of the phase comparison circuit 4 is connected to the LPF 8, and the output terminal 9 of the LPF 8 is connected to the capacitor 10. The LPF 8 passes the output signal whose phase has been compared by the phase comparator circuit 4 while blocking high frequency components, and passes the passed signal to the capacitor 1.
Integrate over time using 0. Output terminal 9 of LPF8
is connected to the horizontal oscillation circuit 5, and the output signal of the LPF 8 is fed back to the horizontal oscillation circuit 5. Further, the output terminal 9 of the LPF 8 is connected to one input terminal of the voltage comparison circuit 14, the reference voltage source 15 is connected to the other input terminal of the voltage comparison circuit 14, and the output terminal 16 of the voltage comparison circuit 14 is connected to the horizontal It is connected to the oscillation circuit 5, compares the voltage of the capacitor 10 with a reference voltage, and outputs the comparison result to the horizontal oscillation circuit 5.
なお、電圧比較回路14の出力端子16にはコンデンサ
17が接続され、電圧比較回路14の比較結果を時間的
に積分する。すなわち、電圧比較回路14の比較結果が
、時間に対して急激な変化をする比較結果であっても、
コンデンサ17の働きによって、比較結果は、時間に対
してゆるやかな変化を持つ信号に変換される。第1図に
示した本発明のAFC回路は、第4図に示した従来例と
比較して、電圧設定回路11を除き、そのかわりに電圧
比較回路14、コンデンサ17および基準電圧源15を
付加したことが異なる。Note that a capacitor 17 is connected to the output terminal 16 of the voltage comparison circuit 14, and integrates the comparison result of the voltage comparison circuit 14 over time. In other words, even if the comparison result of the voltage comparison circuit 14 is a comparison result that changes rapidly over time,
By the action of the capacitor 17, the comparison result is converted into a signal that changes gradually over time. The AFC circuit of the present invention shown in FIG. 1 differs from the conventional example shown in FIG. What I did was different.
次に、本発明のAFC回路の動作波形を第2図に示し、
これを参照して回路動作を説明する。第2図に於て、a
は同期信号分離回路2の出力端子30波形、bは水平発
振回路5の出力端子60発振波形、Cは位相比較回路4
の出力端子7の波形、dはLPF8の出力端子9の波形
、eは電圧比較回路14の出力端子16の波形である。Next, the operating waveforms of the AFC circuit of the present invention are shown in FIG.
The circuit operation will be explained with reference to this. In Figure 2, a
is the output terminal 30 waveform of the synchronization signal separation circuit 2, b is the oscillation waveform of the output terminal 60 of the horizontal oscillation circuit 5, and C is the phase comparator circuit 4.
, d is the waveform at the output terminal 9 of the LPF 8 , and e is the waveform at the output terminal 16 of the voltage comparison circuit 14 .
なお、この動作波形図は、AFC回路が水平発振回路5
の波形と同期信号の波形との位相が合った位相同期状態
(ロック状態)での波形を示したものである。すなわち
、水平発振回路5の出力波形すは、電圧v0を中心に発
振しており、発振波形が低電位から高電位に変化する途
中で、電圧v0と交差するタイミング時刻t3゜は、同
期分離回路2の出力波形であるaの低電位(同期信号)
期間の中心と一致している。位相比較回路4は同期信号
期間中のみ動作し、それ以外の期間は動作を停止する。In addition, in this operation waveform diagram, the AFC circuit is the horizontal oscillation circuit 5.
This figure shows the waveform in a phase synchronized state (locked state) where the waveform of the synchronizing signal and the synchronizing signal are in phase. That is, the output waveform of the horizontal oscillation circuit 5 oscillates around the voltage v0, and the timing t3° at which the oscillation waveform intersects the voltage v0 while changing from a low potential to a high potential is caused by the synchronization separation circuit. Low potential of a which is the output waveform of 2 (synchronization signal)
coincides with the center of the period. The phase comparator circuit 4 operates only during the synchronization signal period and stops operating during other periods.
更に位相比較回路4は、発振波形すの電圧が、電圧v0
よりも低い時は正極性電流を出力し、発振波形の電圧が
電圧v0よりも高い時は負極性電流を出力する。なお、
時間軸で示したtoおよびtdは、位相比較回路4の働
きを示すためのもので、jOは位相比較回路4が正極性
電流(+)を出力している期間であり、tdは位相比較
回路4が負極性電流(−)を出力している期間である。Furthermore, the phase comparator circuit 4 determines that the voltage of the oscillation waveform is equal to the voltage v0.
When the voltage of the oscillation waveform is lower than the voltage v0, a positive polarity current is output, and when the voltage of the oscillation waveform is higher than the voltage v0, a negative polarity current is output. In addition,
to and td shown on the time axis are for showing the function of the phase comparison circuit 4, jO is the period during which the phase comparison circuit 4 outputs a positive polarity current (+), and td is the period when the phase comparison circuit 4 outputs a positive polarity current (+). 4 is a period during which a negative polarity current (-) is output.
次に、位相比較回路4の出力はLPF8を通って積分さ
れるため、LPF8の出力波形はdに示したような波形
になる。AFC回路がロック状態の時はjc=tdとな
り、位相比較回路4の正極性出力電流と負極性出力電流
は等しくなり、同期信号と次の同期信号の間の1水平期
間(IH)でLPF8に流れる電荷の和はゼロとなる。Next, since the output of the phase comparison circuit 4 is integrated through the LPF 8, the output waveform of the LPF 8 becomes a waveform as shown in d. When the AFC circuit is in a locked state, jc=td, and the positive and negative output currents of the phase comparator circuit 4 are equal, and the output current is applied to the LPF 8 in one horizontal period (IH) between one synchronization signal and the next synchronization signal. The sum of flowing charges is zero.
従って、LPF8の出力波形dは、同期信号期間に充電
(1o期間)および放電(td刑期間を行うが、充電電
荷量と放電電荷量が等しいために、同期信号期間終了後
は同期信号期間前と同じ一定の直流電圧(Vpo)を保
つことになる。このため、水平発振回路5には一定の電
圧(vpo)が印加されるため、水平発振回路5から出
力される波形は固定されたものとなる。Therefore, the output waveform d of LPF 8 performs charging (1o period) and discharging (td period) during the synchronous signal period, but since the amount of charge and the amount of discharged charge are equal, the output waveform d after the synchronous signal period ends before the synchronous signal period. Therefore, since a constant voltage (Vpo) is applied to the horizontal oscillation circuit 5, the waveform output from the horizontal oscillation circuit 5 is fixed. becomes.
また、このロック状態では、電圧比較回路14から出力
される波形eは、基準電圧源から出力される基準電圧V
sとなる。In addition, in this locked state, the waveform e output from the voltage comparison circuit 14 is equal to the reference voltage V output from the reference voltage source.
It becomes s.
第3図は、AFC回路が非同期状態の波形を示したもの
で、0は同期信号分離回路2の出力波形、pは水平発振
回路5の発振波形で、同期信号分離回路2の出力波形0
よりも位相が進んでいる状態を示したものである。また
、rは水平発振回路5の発振渡船で、同期信号分離回路
2の出力波形0よりも位相が遅れた状態を示したもので
ある。qは水平発振回路5の位相が進んだ発振波形pに
対する位相比較回路4より出力された波形を示し、Sは
水平発振回路5の位相が遅れた発振波形rに対する位相
比較回路4より出力された波形を示したものである。同
期信号波形0よりも水平発振波形pの位相が進んでいる
場合は、位相比較回路4の出力電流は負極性電流が多(
なり、その結果LPF8の出力電圧は低下する。LPF
8の出力電圧が低下すると、水平発振回路5の発振波形
は、位相が遅れるように制御される。一方、同期信号波
形0よりも水平発振源形rの位相が遅れている場合は、
位相比較回路4の出力電流は正極性電流が多くなり、L
PF8の出力電圧は上昇する。LPF8の出力電圧が上
昇すると、水平発振回路5の発振波形は位相が進むよう
に制御される。このようにして、水平発振回路5の波形
と同期信号波形を位相比較することによって、同期信号
に位相同期した水平発振波形を得ることができる。FIG. 3 shows waveforms when the AFC circuit is in an asynchronous state, where 0 is the output waveform of the synchronization signal separation circuit 2, p is the oscillation waveform of the horizontal oscillation circuit 5, and the output waveform of the synchronization signal separation circuit 2 is 0.
This shows a state in which the phase is more advanced than that of . Further, r is an oscillation ferry of the horizontal oscillation circuit 5, which indicates a state in which the phase is delayed from the output waveform 0 of the synchronization signal separation circuit 2. q indicates the waveform output from the phase comparison circuit 4 for the oscillation waveform p whose phase is advanced from the horizontal oscillation circuit 5, and S indicates the waveform output from the phase comparison circuit 4 for the oscillation waveform r whose phase is delayed from the horizontal oscillation circuit 5. This shows the waveform. When the phase of the horizontal oscillation waveform p is ahead of the synchronization signal waveform 0, the output current of the phase comparison circuit 4 has a large amount of negative polarity current (
As a result, the output voltage of the LPF 8 decreases. LPF
When the output voltage of horizontal oscillation circuit 8 decreases, the oscillation waveform of horizontal oscillation circuit 5 is controlled so that the phase thereof is delayed. On the other hand, if the phase of horizontal oscillation source form r lags behind synchronization signal waveform 0,
The output current of the phase comparison circuit 4 has a large positive polarity current, and the L
The output voltage of PF8 increases. When the output voltage of the LPF 8 increases, the oscillation waveform of the horizontal oscillation circuit 5 is controlled to advance in phase. In this way, by comparing the phases of the waveform of the horizontal oscillation circuit 5 and the synchronization signal waveform, a horizontal oscillation waveform whose phase is synchronized with the synchronization signal can be obtained.
次に、電圧比較回路14の動作について説明する。電圧
比較回路14は、コンデンサ10の電圧と基準電圧源1
5からの入力電圧を比較し、コンデンサ10の電圧が基
準電圧源からの基準電圧12に等しくなるように水平発
振回路5に帰還をかける。従って、水平発振回路5の自
走発振周波数が、同期信号周波数から大きくはずれてい
ても、電圧比較回路14の働きによって、LPF8に接
続されたコンデンサ10の端子電圧は、電圧比較回路1
4に入力される基準電圧に制御され水平発振回路の自走
発振周波数は同期信号周波数に近づけられる。Next, the operation of the voltage comparison circuit 14 will be explained. The voltage comparator circuit 14 compares the voltage of the capacitor 10 with the reference voltage source 1.
5, and feedback is applied to the horizontal oscillation circuit 5 so that the voltage of the capacitor 10 becomes equal to the reference voltage 12 from the reference voltage source. Therefore, even if the free-running oscillation frequency of the horizontal oscillation circuit 5 deviates significantly from the synchronizing signal frequency, the terminal voltage of the capacitor 10 connected to the LPF 8 will be
The free-running oscillation frequency of the horizontal oscillation circuit is controlled by the reference voltage input to 4 and is brought close to the synchronizing signal frequency.
従って、LPF8から水平発振回路5に直接入力される
電圧も電圧比較回路14に入力される基準電圧源15の
入力電圧に制御される。Therefore, the voltage directly inputted from the LPF 8 to the horizontal oscillation circuit 5 is also controlled to the input voltage of the reference voltage source 15 inputted to the voltage comparison circuit 14.
以上、説明したように、本発明のAFC回路は、電圧比
較回路により、自動的に水平発振回路の自走発振周波数
を同期信号周波数に太き(近づけておき、微妙な位相制
御をLPF8からの出力電圧を直接水平発振回路5に入
力される信号により行っている。As explained above, in the AFC circuit of the present invention, the free-running oscillation frequency of the horizontal oscillation circuit is automatically made thicker (closer to the synchronization signal frequency) by the voltage comparison circuit, and delicate phase control is performed using the LPF 8. The output voltage is determined by a signal directly input to the horizontal oscillation circuit 5.
発明の効果
本発明のAFC回路によれば、水平発振回路の自走発振
周波数の調整が不必要となり、初期に自走発振周波数に
ばらつきが生じても、自動的に安定な位相同期された発
振波形を得ることができる。Effects of the Invention According to the AFC circuit of the present invention, there is no need to adjust the free-running oscillation frequency of the horizontal oscillation circuit, and even if there is initial variation in the free-running oscillation frequency, stable phase-synchronized oscillation is automatically achieved. Waveforms can be obtained.
第1図は本発明のAFC回路の一実施例を示したブロッ
ク図、第2図はAFC回路の位相同期状態の動作波形図
、第3図はAFC回路の非位相同期状態の動作波形図、
第4図は従来のAFC回路のブロック図である。
1・・・・・・信号入力端子、2・・・・・・同期信号
分離回路、3・・・・・・同期信号分離回路の出力端子
、4・・・・・・位相比較回路、5・・・・・・水平発
振回路、6・・・・・・水平発振回路の出力端子、7・
・・・・・位相比較回路の出力端子、8・・・・・・低
域通過フィルタ回路(L P F ) 、−9・・・・
・・LPFの出力端子、10.17・・・・・・コンデ
ンサ、13・・・・・・信号出力端子、14・・・・・
・電圧比較回路、15・・・・・・基準電圧源、16・
・・・・・電圧比較回路の出力端子。
代理人の氏名 弁理士 中尾敏男 ばか1名I21−
リ こ ) リタ
区へ
(ミ % L 吟
−\I \I
′第4図FIG. 1 is a block diagram showing an embodiment of the AFC circuit of the present invention, FIG. 2 is an operating waveform diagram of the AFC circuit in a phase-locked state, and FIG. 3 is an operating waveform diagram of the AFC circuit in a non-phase-locked state.
FIG. 4 is a block diagram of a conventional AFC circuit. DESCRIPTION OF SYMBOLS 1... Signal input terminal, 2... Synchronous signal separation circuit, 3... Output terminal of the synchronous signal separation circuit, 4... Phase comparison circuit, 5 ...Horizontal oscillation circuit, 6...Horizontal oscillation circuit output terminal, 7.
...Output terminal of phase comparison circuit, 8...Low pass filter circuit (LPF), -9...
...LPF output terminal, 10.17... Capacitor, 13... Signal output terminal, 14...
・Voltage comparison circuit, 15... Reference voltage source, 16.
...Output terminal of the voltage comparison circuit. Name of agent: Patent attorney Toshio Nakao Idiot I21-
Riko ) To Rita Ward (Mi % L Gin-\I \I
'Figure 4
Claims (1)
信号分離回路の出力端子と水平発振回路の出力端子が位
相比較回路の別々の入力端子に接続され、同位相比較回
路の出力端子が低域通過フィルタ回路に接続され、同低
域通過フィルタ回路の出力端子が電圧比較回路の一方の
入力端子、第1のコンデンサおよび前記水平発振回路に
接続され、前記電圧比較回路の他方の入力端子には基準
電圧源が接続され、前記電圧比較回路の出力端子が第2
のコンデンサおよび前記水平発振回路に接続されたこと
を特徴とする自動周波数制御回路。The signal input terminal is connected to the synchronous signal separation circuit, the output terminal of the synchronous signal separation circuit and the output terminal of the horizontal oscillation circuit are connected to separate input terminals of the phase comparison circuit, and the output terminal of the same phase comparison circuit is connected to the low frequency The output terminal of the low-pass filter circuit is connected to one input terminal of a voltage comparison circuit, the first capacitor, and the horizontal oscillation circuit, and the other input terminal of the voltage comparison circuit is connected to a pass filter circuit. A reference voltage source is connected, and the output terminal of the voltage comparison circuit is connected to a second
an automatic frequency control circuit, characterized in that the automatic frequency control circuit is connected to a capacitor and the horizontal oscillation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30783987A JPH01149512A (en) | 1987-12-04 | 1987-12-04 | Automatic frequency control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30783987A JPH01149512A (en) | 1987-12-04 | 1987-12-04 | Automatic frequency control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01149512A true JPH01149512A (en) | 1989-06-12 |
Family
ID=17973818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30783987A Pending JPH01149512A (en) | 1987-12-04 | 1987-12-04 | Automatic frequency control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01149512A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325559A (en) * | 1990-04-06 | 1995-12-12 | Samsung Electron Co Ltd | Automatic synchronization control circuit of self-frequency of display apparatus |
-
1987
- 1987-12-04 JP JP30783987A patent/JPH01149512A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325559A (en) * | 1990-04-06 | 1995-12-12 | Samsung Electron Co Ltd | Automatic synchronization control circuit of self-frequency of display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4613827A (en) | Write clock pulse generator used for a time base corrector | |
JPH01149512A (en) | Automatic frequency control circuit | |
JPH07120942B2 (en) | PLL circuit | |
JPH05268078A (en) | Pll calibration circuit with frequency monitoring function | |
JPS60249429A (en) | Phase locked loop circuit | |
JP3097080B2 (en) | Phase locked loop circuit | |
JPH06276089A (en) | Pll circuit | |
JPH01243622A (en) | Phase locked loop circuit | |
JP2776334B2 (en) | Phase locked loop | |
JPH0641392Y2 (en) | Phase comparator | |
JPH02244981A (en) | Afc circuit | |
JPH0758634A (en) | Phase locked loop circuit | |
JPH0443716A (en) | Frequency multipying circuit | |
JPH0722943A (en) | Pll device | |
JPS5951788B2 (en) | phase comparator | |
JP2592675B2 (en) | Phase locked loop circuit adjustment method | |
JPH04273618A (en) | Pll circuit | |
JPS6397016A (en) | Phase locked oscillation circuit | |
JP2807227B2 (en) | Horizontal image phase adjustment circuit | |
JPH03113975A (en) | Clock generating circuit | |
JPH02134024A (en) | Mobile frequency stabilizing system | |
JPS6238080A (en) | Horizontal oscillator | |
JPH01238222A (en) | Digital phase locked loop circuit | |
JPH04240921A (en) | Phase locked loop circuit | |
JPH03119881A (en) | Clock generating circuit |