JPH01129527A - 光スイッチング素子 - Google Patents
光スイッチング素子Info
- Publication number
- JPH01129527A JPH01129527A JP62287004A JP28700487A JPH01129527A JP H01129527 A JPH01129527 A JP H01129527A JP 62287004 A JP62287004 A JP 62287004A JP 28700487 A JP28700487 A JP 28700487A JP H01129527 A JPH01129527 A JP H01129527A
- Authority
- JP
- Japan
- Prior art keywords
- normally
- output
- load
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 20
- 230000005669 field effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は、光信号により開閉される光スイッチング素子
に関するものである。
に関するものである。
(背景技術)
従来、光信号を受光して出力端子間をオン又はオフさせ
る光スイッチング素子が知られている。
る光スイッチング素子が知られている。
このような光スイッチング素子は、第4図に示すように
、発光ダイオードと組み合わせて光結合型のリレー回路
として使用されることが多い。第4図において、11.
、I2は入力端子、NC1、NC2はノーマリ・オン出
力端子、NOI、NC2はノーマリ・オフ出力端子であ
る。ノーマリ・オン出力端子NCI、NC2には、ノー
マリ・オン型の1対の電力用MO8FETのドレインが
夫々接続されており、各電力用MO3FETのゲート及
びソースは共通接続されている。このゲート・ソース間
には発光ダイオードLEDからの光信号により動作する
フォトダイオードアレイ(図示せず)から出力される光
起電力が印加されるようになっている。同様に、ノーマ
リ・オフ出力端子N○1゜NO2には、ノーマリ・オフ
型の1対の電力用MO3FETのドレインが夫々接続さ
れており、各電力用MO3FETのゲート及びソースは
共通接続されている。このゲート・ソース間には発光ダ
イオードLEDからの光信号により動作する他のフォト
ダイオードアレイ(図示せず)から出力される光起電力
が印加されるようになっている。
、発光ダイオードと組み合わせて光結合型のリレー回路
として使用されることが多い。第4図において、11.
、I2は入力端子、NC1、NC2はノーマリ・オン出
力端子、NOI、NC2はノーマリ・オフ出力端子であ
る。ノーマリ・オン出力端子NCI、NC2には、ノー
マリ・オン型の1対の電力用MO8FETのドレインが
夫々接続されており、各電力用MO3FETのゲート及
びソースは共通接続されている。このゲート・ソース間
には発光ダイオードLEDからの光信号により動作する
フォトダイオードアレイ(図示せず)から出力される光
起電力が印加されるようになっている。同様に、ノーマ
リ・オフ出力端子N○1゜NO2には、ノーマリ・オフ
型の1対の電力用MO3FETのドレインが夫々接続さ
れており、各電力用MO3FETのゲート及びソースは
共通接続されている。このゲート・ソース間には発光ダ
イオードLEDからの光信号により動作する他のフォト
ダイオードアレイ(図示せず)から出力される光起電力
が印加されるようになっている。
入力端子11.、I2間に入力電流が流れていないとき
には、ノーマリ・オン型のMOSFETはオン状態、ノ
ーマリ・オフ型のMOSFETはオフ状態であり、出力
端子NCI、NC2間はオン状態、出力端子NO]、、
NO2間はオフ状態となっている。また、入力端子II
、I2間に入力電流が流れると、発光ダイオードLED
が光信号を発生し、この光信号を受光して上記各フォト
ダイオードアレイが光起電力を発生し、ノーマリ・オン
型のMOSFETはオフ状態、ノーマリ・オフ型のMO
SFETはオン状態となり、出力端子NC1、、NC2
間はオフ状態、出力端子N○1.NO2間はオン状態と
なる。
には、ノーマリ・オン型のMOSFETはオン状態、ノ
ーマリ・オフ型のMOSFETはオフ状態であり、出力
端子NCI、NC2間はオン状態、出力端子NO]、、
NO2間はオフ状態となっている。また、入力端子II
、I2間に入力電流が流れると、発光ダイオードLED
が光信号を発生し、この光信号を受光して上記各フォト
ダイオードアレイが光起電力を発生し、ノーマリ・オン
型のMOSFETはオフ状態、ノーマリ・オフ型のMO
SFETはオン状態となり、出力端子NC1、、NC2
間はオフ状態、出力端子N○1.NO2間はオン状態と
なる。
この従来例にあっては、ノーマリ・オン型のMOSFE
Tとノーマリ・オフ型のMOSFETとは全く独立して
存在しており、相互に接続されてはいない。したがって
、4つの出力端子NCI。
Tとノーマリ・オフ型のMOSFETとは全く独立して
存在しており、相互に接続されてはいない。したがって
、4つの出力端子NCI。
NC2,NOl、NC2が必要であり、この光スイッチ
ング素子をパッケージングしたときには、4端子出力と
なるので、パッケージの外形サイズが大きくなるという
問題があった。
ング素子をパッケージングしたときには、4端子出力と
なるので、パッケージの外形サイズが大きくなるという
問題があった。
(発明の目的)
本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、ノーマリ オフ出力端子とノ
ーマリ・オン出力端子を各1個ずつ有する光スイッチン
グ素子をよりコンパクトな形で提供することにある。
その目的とするところは、ノーマリ オフ出力端子とノ
ーマリ・オン出力端子を各1個ずつ有する光スイッチン
グ素子をよりコンパクトな形で提供することにある。
(発明の開示)
本発明に係る光スイッチング素子にあっては、上記の目
的を達成するために、第1図に示すように、第1のダイ
オードD1を逆並列接続され、光信号によりオン状態に
駆動されるノーマリ・オフ型の出力トランジスタQ1と
、第2のダイオードD2を逆並列接続され、光信号によ
りオフ状態に駆動されるノーマリ・オン型の出力トラン
ジスタQ2を、第1及び第2のダイオードDi、D2が
逆直列となるように接続し、第1及び第2のダイオード
Dr、、D2の接続端を共通出力端子CMに接続し、第
1のダイオードD1の他端をノーマリ・オフ出力端子N
Oに接続し、第2のダイオードD2の他端をノーマリ・
オン出力端子NCに接続して成ることを特徴とするもの
である。
的を達成するために、第1図に示すように、第1のダイ
オードD1を逆並列接続され、光信号によりオン状態に
駆動されるノーマリ・オフ型の出力トランジスタQ1と
、第2のダイオードD2を逆並列接続され、光信号によ
りオフ状態に駆動されるノーマリ・オン型の出力トラン
ジスタQ2を、第1及び第2のダイオードDi、D2が
逆直列となるように接続し、第1及び第2のダイオード
Dr、、D2の接続端を共通出力端子CMに接続し、第
1のダイオードD1の他端をノーマリ・オフ出力端子N
Oに接続し、第2のダイオードD2の他端をノーマリ・
オン出力端子NCに接続して成ることを特徴とするもの
である。
第1図は本発明の一実施例の回路図である。ノーマリ・
オフ型の出力トランジスタQ1はエンハンスメンI・モ
ードの電力制御用MO3FETよりなり、トレイン端子
とソース端子の間には、ダイオードD]が逆並列接続さ
れている。また、ノーマリ・オン型の出力トランジスタ
Q2はデプリーションモードの電力制御用MO3FET
よりなり、トレイン端子とソース端子の間には、ダイオ
ードD2が逆並列接続されている。各出力トランジスタ
Ql、Q2のソース端子は、共通出力端子CMに接続さ
れている。出力トランジスタQ1のドレイン端子は、ノ
ーマリ・オフ出力端子NOに接続されており、ノーマリ
・オフ出力端子Noと共通出力端子CMの間には、直流
電源E]と負荷R1の直列回路が図示された極性で接続
されている。
オフ型の出力トランジスタQ1はエンハンスメンI・モ
ードの電力制御用MO3FETよりなり、トレイン端子
とソース端子の間には、ダイオードD]が逆並列接続さ
れている。また、ノーマリ・オン型の出力トランジスタ
Q2はデプリーションモードの電力制御用MO3FET
よりなり、トレイン端子とソース端子の間には、ダイオ
ードD2が逆並列接続されている。各出力トランジスタ
Ql、Q2のソース端子は、共通出力端子CMに接続さ
れている。出力トランジスタQ1のドレイン端子は、ノ
ーマリ・オフ出力端子NOに接続されており、ノーマリ
・オフ出力端子Noと共通出力端子CMの間には、直流
電源E]と負荷R1の直列回路が図示された極性で接続
されている。
また、出力トランジスタQ2のトレイン端子は、ノーマ
リ・オン出力端子NCに接続されており、ノーマリ・オ
ン出力端子NCと共通出力端子CMの間には、直流電源
E2と負荷R2の直列回路が図示された極性で接続され
ている。
リ・オン出力端子NCに接続されており、ノーマリ・オ
ン出力端子NCと共通出力端子CMの間には、直流電源
E2と負荷R2の直列回路が図示された極性で接続され
ている。
一方、入力端子I]、、I2間には、発光ダイオードL
EDが接続されている。フォトダイオードアレイPDA
は、この発光ダイオードLEDからの光信号を受光する
ように配置されている。フォトダイオードアレイPDA
のアノードは、出力トランジスタQ1のゲー1〜に接続
されており、カソードはバイアス回路Bを介して出力ト
ランジスタQ1のソースに接続されている。ノーマリ・
オン型の制御用トランジスタQ3は、デプリーションモ
ードのMOSFETよりなり、そのトレイン端子は出力
トランジスタQ1のゲート端子に、ソース端子は出力ト
ランジスタQ1のソース端子に接続されている。また、
制御用トランジスタQ3のゲート端子と、出力トランジ
スタQ2のゲート端子は、フ才l・ダイオードアレイP
DAのカソードに接続されており、バイアス回路Bに発
生するバイアス電圧が両トランジスタQ2.Q3のゲー
ト端子とソース端子の間に印加されるようになっている
。
EDが接続されている。フォトダイオードアレイPDA
は、この発光ダイオードLEDからの光信号を受光する
ように配置されている。フォトダイオードアレイPDA
のアノードは、出力トランジスタQ1のゲー1〜に接続
されており、カソードはバイアス回路Bを介して出力ト
ランジスタQ1のソースに接続されている。ノーマリ・
オン型の制御用トランジスタQ3は、デプリーションモ
ードのMOSFETよりなり、そのトレイン端子は出力
トランジスタQ1のゲート端子に、ソース端子は出力ト
ランジスタQ1のソース端子に接続されている。また、
制御用トランジスタQ3のゲート端子と、出力トランジ
スタQ2のゲート端子は、フ才l・ダイオードアレイP
DAのカソードに接続されており、バイアス回路Bに発
生するバイアス電圧が両トランジスタQ2.Q3のゲー
ト端子とソース端子の間に印加されるようになっている
。
このように、ソース端子を共通接続することにより、バ
イアス回路Bを共有てきるので、好都合である。
イアス回路Bを共有てきるので、好都合である。
なお、各トランジスタQ1〜Q3としては、MOSFE
Tに代えてJFETを用いても良い。
Tに代えてJFETを用いても良い。
以下、本実施例の動作について説明する。
入力端子II、I2間に入力電流が流れると、発光ダイ
オードLEDが光信号を発生ずる。フオ)〜ダイオード
アレイPDAは、この光信号を受光して光起電力を発生
する。このため、ノーマリ・オン型の制御用トランジス
タQ3とバイアス回路Bを介して光電流が流れる。バイ
アス回路Bは、例えばダイオードや抵抗等のインピーダ
ンス要素よりなり、光電流が流れることにより、その両
端に図示された極性のバイアス電圧が生じる。このなめ
、ノーマリ・オン型のトランジスタQ2はオフ状態に駆
動され、負荷R2には負荷電流が通電されなくなる。こ
のバイアス電圧は、ノーマリ・オン型のトランジスタQ
3をもオフ状態に駆動する。したがって、フォトダイオ
ードアレイPDAにて発生した光起電力がノーマリ・オ
フ型のトランジスタQ1のゲート・ソース間に印加され
て、出力トランジスタQ1はオン状態に駆動され、負荷
R1に負荷電流が流れる。
オードLEDが光信号を発生ずる。フオ)〜ダイオード
アレイPDAは、この光信号を受光して光起電力を発生
する。このため、ノーマリ・オン型の制御用トランジス
タQ3とバイアス回路Bを介して光電流が流れる。バイ
アス回路Bは、例えばダイオードや抵抗等のインピーダ
ンス要素よりなり、光電流が流れることにより、その両
端に図示された極性のバイアス電圧が生じる。このなめ
、ノーマリ・オン型のトランジスタQ2はオフ状態に駆
動され、負荷R2には負荷電流が通電されなくなる。こ
のバイアス電圧は、ノーマリ・オン型のトランジスタQ
3をもオフ状態に駆動する。したがって、フォトダイオ
ードアレイPDAにて発生した光起電力がノーマリ・オ
フ型のトランジスタQ1のゲート・ソース間に印加され
て、出力トランジスタQ1はオン状態に駆動され、負荷
R1に負荷電流が流れる。
次に、入力端子T1.、I2間の入力電流が31!!断
されると、発光ダイオードLEDが光信号の発生を停止
するので、フォトダイオードアレイPDAは光起電力の
発生を停止する。このため、バイアス回路Bのバイアス
電圧は消失し、ノーマリ・オン型の出力トランジスタQ
2はオン状態に戻る。
されると、発光ダイオードLEDが光信号の発生を停止
するので、フォトダイオードアレイPDAは光起電力の
発生を停止する。このため、バイアス回路Bのバイアス
電圧は消失し、ノーマリ・オン型の出力トランジスタQ
2はオン状態に戻る。
このため、負荷R2に負荷電流が流れる。一方、制御用
のトランジスタQ3もオン状態となるので、ノーマリ・
オフ型の出力トランジスタQ1のゲー1−・ソース間の
電圧も低下し、出力トランジスタQ1がオフ状態となり
、負荷R1には負荷電流が流れなくなる。
のトランジスタQ3もオン状態となるので、ノーマリ・
オフ型の出力トランジスタQ1のゲー1−・ソース間の
電圧も低下し、出力トランジスタQ1がオフ状態となり
、負荷R1には負荷電流が流れなくなる。
したがって、出力端子NOに接続された負荷R1につい
ては入力信号があるときに負荷電流が流れるノルマリ・
オフ動作、出力端子NCに接続された負荷R2について
は入力信号があるときに負荷電流が停止するノーマリ・
オン動作が可能となる。
ては入力信号があるときに負荷電流が流れるノルマリ・
オフ動作、出力端子NCに接続された負荷R2について
は入力信号があるときに負荷電流が停止するノーマリ・
オン動作が可能となる。
第2図は本実施例の他の使用例を示す回路図である。こ
の例では、ノーマリ・オフ出力端子NOとノーマリ・オ
ン出力端子NCの間に、直流電源E3と負荷R3の直列
回路が図示された極性で接続されている。この場合、ダ
イオードD2が順方向となるので常に導通し、ノーマリ
・オフ型の出力トランジスタQ1によって負荷電流が開
閉される。つまり、入力端子11.I2間に入力電流が
流れていないときには、ノーマリ・オフ型の出力トラン
ジスタQ1がオフ状態であるので、負荷電−8〜 流は流れない。また、入力端子丁1..T2間に入力電
流が流れて、ノーマリ・オフ型の出力l〜ランジスタQ
1がオン状態になると、直流電源E3から出力トランジ
スタQl、ダイオードD2を介して負荷R3に負荷電流
が流れる。
の例では、ノーマリ・オフ出力端子NOとノーマリ・オ
ン出力端子NCの間に、直流電源E3と負荷R3の直列
回路が図示された極性で接続されている。この場合、ダ
イオードD2が順方向となるので常に導通し、ノーマリ
・オフ型の出力トランジスタQ1によって負荷電流が開
閉される。つまり、入力端子11.I2間に入力電流が
流れていないときには、ノーマリ・オフ型の出力トラン
ジスタQ1がオフ状態であるので、負荷電−8〜 流は流れない。また、入力端子丁1..T2間に入力電
流が流れて、ノーマリ・オフ型の出力l〜ランジスタQ
1がオン状態になると、直流電源E3から出力トランジ
スタQl、ダイオードD2を介して負荷R3に負荷電流
が流れる。
第3図は本実施例のさらに他の使用例を示す回路図であ
る。この例では、ノーマリ・オフ出力端子Noとノーマ
リ・オン出力端子NCの間に、直流電源E4と負荷R4
の直列回路が図示された極性で接続されている。この場
合、ダイオードD1が順方向となるので常に導通し、ノ
ーマリ・オン型の出力トランジスタQ2によって負荷電
流が開閉される。つまり、入力端子I]、、I2間に入
力電流が流れていないときには、ノーマリ・オン型の出
力トランジスタQ2がオン状態であるので、直流電源E
4から出力トランジスタQ2、ダイオードD1を介して
負荷R4に負荷電流が流れる。
る。この例では、ノーマリ・オフ出力端子Noとノーマ
リ・オン出力端子NCの間に、直流電源E4と負荷R4
の直列回路が図示された極性で接続されている。この場
合、ダイオードD1が順方向となるので常に導通し、ノ
ーマリ・オン型の出力トランジスタQ2によって負荷電
流が開閉される。つまり、入力端子I]、、I2間に入
力電流が流れていないときには、ノーマリ・オン型の出
力トランジスタQ2がオン状態であるので、直流電源E
4から出力トランジスタQ2、ダイオードD1を介して
負荷R4に負荷電流が流れる。
また、入力端子II、I2間に入力電流が流れて、ノー
マリ・オン型の出力トランジスタQ2がオフ状態になる
と、負荷電流は流れなくなる。
マリ・オン型の出力トランジスタQ2がオフ状態になる
と、負荷電流は流れなくなる。
このように、本発明の光スイッチング素子にあっては、
ノーマリ・オン動作及びノーマリ・オフ動作のいずれを
も自由に選択することができる。
ノーマリ・オン動作及びノーマリ・オフ動作のいずれを
も自由に選択することができる。
なお、第1及び第2のダイオードD 1 、D 2は、
出力トランジスタQl、Q2に内蔵されたダイオードを
用いても構わない。
出力トランジスタQl、Q2に内蔵されたダイオードを
用いても構わない。
(発明の効果)
本発明は上述のように、ダイオードを逆並列接続された
ノーマリ・オフ型とノーマリ・オン型の各出力トランジ
スタを、ダイオードが逆直列となるように接続し、ダイ
オードの接続端を共通出力端子とし、各ダイオードの他
端を夫々ノーマリ・オフ出力端子及びノーマリ・オン出
力端子としたので、ノーマリ・オン動作とノーマリ・オ
フ動作のいずれの動作も選択可能であり、しかも、出力
端子数が3個て済むので、小形化が可能であるζいう効
果がある。
ノーマリ・オフ型とノーマリ・オン型の各出力トランジ
スタを、ダイオードが逆直列となるように接続し、ダイ
オードの接続端を共通出力端子とし、各ダイオードの他
端を夫々ノーマリ・オフ出力端子及びノーマリ・オン出
力端子としたので、ノーマリ・オン動作とノーマリ・オ
フ動作のいずれの動作も選択可能であり、しかも、出力
端子数が3個て済むので、小形化が可能であるζいう効
果がある。
第1図は本発明の一実施例を示す回路図、第2図は同上
の他の使用例を示す回路図、第3図は同上のさらに他の
使用例を示す回路図、第4図は従来例を示す回路図であ
る。 Dlは第1のダイオード、D2は第2のダイオード、Q
lはノーマリ・オフ型の出力トランジスタ、Q2はノー
マリ・オン型の出力トランジスタ、CMは共通出力端子
、Noはノーマリ・オフ出力端子、NCはノーマリ・オ
ン出力端子である。
の他の使用例を示す回路図、第3図は同上のさらに他の
使用例を示す回路図、第4図は従来例を示す回路図であ
る。 Dlは第1のダイオード、D2は第2のダイオード、Q
lはノーマリ・オフ型の出力トランジスタ、Q2はノー
マリ・オン型の出力トランジスタ、CMは共通出力端子
、Noはノーマリ・オフ出力端子、NCはノーマリ・オ
ン出力端子である。
Claims (2)
- (1)第1のダイオードを逆並列接続され、光信号によ
りオン状態に駆動されるノーマリ・オフ型の出力トラン
ジスタと、第2のダイオードを逆並列接続され、光信号
によりオフ状態に駆動されるノーマリ・オン型の出力ト
ランジスタを、第1及び第2のダイオードが逆直列とな
るように接続し、第1及び第2のダイオードの接続端を
共通出力端子に接続し、第1のダイオードの他端をノー
マリ・オフ出力端子に接続し、第2のダイオードの他端
をノーマリ・オン出力端子に接続して成ることを特徴と
する光スイッチング素子。 - (2)前記各出力トランジスタは電力制御用の電界効果
トランジスタであり、各電界効果トランジスタのソース
端子が共通出力端子に接続されていることを特徴とする
特許請求の範囲第1項記載の光スイッチング素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62287004A JPH01129527A (ja) | 1987-11-13 | 1987-11-13 | 光スイッチング素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62287004A JPH01129527A (ja) | 1987-11-13 | 1987-11-13 | 光スイッチング素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01129527A true JPH01129527A (ja) | 1989-05-22 |
Family
ID=17711778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62287004A Pending JPH01129527A (ja) | 1987-11-13 | 1987-11-13 | 光スイッチング素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01129527A (ja) |
-
1987
- 1987-11-13 JP JP62287004A patent/JPH01129527A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2733796B2 (ja) | スイッチ回路 | |
KR940009252B1 (ko) | 포토커플러장치 | |
JPH06177418A (ja) | ホトカプラ装置 | |
JPH01129527A (ja) | 光スイッチング素子 | |
US4408137A (en) | Break-before-make solid state relay | |
US6175256B1 (en) | Control circuit | |
JPH0481894B2 (ja) | ||
JPS62289013A (ja) | スイツチング装置 | |
JP2001111401A (ja) | 半導体双方向スイッチ用信号伝送回路 | |
JPH0365816A (ja) | 光結合型リレー回路 | |
JP2757438B2 (ja) | 光結合型リレー回路 | |
JPH0420010A (ja) | 光結合型リレー回路 | |
JPS61224726A (ja) | 双方向スイツチ | |
SU1582305A1 (ru) | Двухтактный преобразователь посто нного напр жени | |
JPS62162972A (ja) | 電流比較回路 | |
JPH01129528A (ja) | 光結合型のリレー回路 | |
SU1192136A1 (ru) | Переключающее устройство | |
JPS63199516A (ja) | 光スイツチング回路 | |
JPS61247079A (ja) | 半導体リレ− | |
JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
SU907767A1 (ru) | Двухтактный усилитель мощности | |
JPS63156417A (ja) | Fetスイツチング回路 | |
JPH02174419A (ja) | ソリッドステートリレー回路 | |
JPH02135819A (ja) | 光結合型リレー回路 | |
JPH0236612A (ja) | 光結合型のリレー回路 |