JPH01128549A - Manufacture of solder bump - Google Patents
Manufacture of solder bumpInfo
- Publication number
- JPH01128549A JPH01128549A JP28690587A JP28690587A JPH01128549A JP H01128549 A JPH01128549 A JP H01128549A JP 28690587 A JP28690587 A JP 28690587A JP 28690587 A JP28690587 A JP 28690587A JP H01128549 A JPH01128549 A JP H01128549A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- resist
- forming
- metal mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000007740 vapor deposition Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 3
- 229910000978 Pb alloy Inorganic materials 0.000 abstract description 2
- 238000009835 boiling Methods 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 229920001721 polyimide Polymers 0.000 description 8
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- DGAHKUBUPHJKDE-UHFFFAOYSA-N indium lead Chemical group [In].[Pb] DGAHKUBUPHJKDE-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概要〕
フリップチップタイプの半導体素子に半田バンプを製造
する方法に関し、
半導体素子に悪影響を及ぼすことなく半田バンプを製造
することを目的とし、
該製造方法が、電極パッドがパターン形成されている半
導体基板の上に感光性のレジスト膜を被覆する工程と、
該レジスト膜を露光・現像して前記電極のみを露出させ
る工程と、メタルマスクを用い、該電極パッド上に半田
蒸着膜を形成する工程と、前記メタルマスクを除去した
後、レジストを溶解除去して半導体チップ上に半田バン
プを形成する工程とを含んで半田バンプを構成する。[Detailed Description of the Invention] [Summary] The present invention relates to a method of manufacturing solder bumps on a flip-chip type semiconductor device, and the purpose is to manufacture solder bumps without adversely affecting the semiconductor device, and the manufacturing method is a method for manufacturing solder bumps on a flip-chip type semiconductor device. a step of coating a photosensitive resist film on the semiconductor substrate on which the pattern is formed;
A step of exposing and developing the resist film to expose only the electrode, a step of forming a solder deposition film on the electrode pad using a metal mask, and a step of dissolving and removing the resist after removing the metal mask. forming the solder bumps on the semiconductor chip.
本発明はフリップチップタイプの半導体素子に半田バン
プを製造する方法に関する。The present invention relates to a method for manufacturing solder bumps on flip-chip type semiconductor devices.
大量の情報を高速に処理する必要性から、情報処理装置
は装置の小形化と大容量化が進められている。Due to the need to process a large amount of information at high speed, information processing devices are becoming smaller and larger in capacity.
こ＼で、ＩＣ，ＬＳＩなどの半導体装置は情報処理装置
の主構成部品であり、小形大容量化を実現するために素
子構成と外装の両面から改良が進められている。Semiconductor devices such as ICs and LSIs are the main components of information processing devices, and improvements are being made in terms of both element configuration and exterior packaging in order to achieve smaller size and larger capacity.
すなわち、配線パターンの微細化と半導体形成領域の微
小化とにより単位素子の小形化が行われ、ＩＣよりＬＳ
Ｉへ、またＬＳＩよりＶＬＳＩへと大容量化が行われて
いる。In other words, by miniaturizing wiring patterns and miniaturizing semiconductor formation areas, unit elements are becoming smaller, and LS
Capacity is increasing from I to VLSI and from LSI to VLSI.
また、パッシベーション技術の進歩によりハーメチック
シールパッケージの必要性が減少し、半導体チップに直
接に端子電極を設けたフリップチップタイプの半導体素
子が実用化されようとしている。Further, advances in passivation technology have reduced the need for hermetically sealed packages, and flip-chip type semiconductor devices in which terminal electrodes are provided directly on semiconductor chips are about to be put into practical use.
本発明はこのフリップチップタイプの半導体素子への半
田バンプの形成法に関するものである。The present invention relates to a method of forming solder bumps on this flip-chip type semiconductor device.
フリップチップタイプの半導体素子はパターン形成の行
われているチップ面上に外部の配線基板に回路接続を行
う電極パッド（以下略してパッド）がマトリックス状に
多数形成されており、このパッドに半田バンプ（以下略
してバンプ）が形成されているが、チップ面積に対して
パッドの数が多いこと＼、３０μｍ程度の高さを必要と
するためにバンプ相互間の絶縁の確保が難しく、製造に
当たって歩留まりが悪い。A flip-chip type semiconductor device has a matrix of electrode pads (hereinafter referred to as pads) that connect the circuit to an external wiring board on the chip surface on which a pattern is formed, and solder bumps are placed on these pads. (hereinafter referred to as bumps) are formed, but the number of pads is large compared to the chip area, and the height of about 30 μm is required, making it difficult to ensure insulation between the bumps. It's bad.
例えば、１０璽諷角のチップの片面に径２００μｍのバ
ンプが２１個づつ計４４１個形成れているＬＳＩの場合
には、バンプの繰り返しピッチは４００ μｍであり、
バンプ間の間隔は２００μｍに過ぎない。For example, in the case of an LSI in which a total of 441 bumps, 21 of which are 200 μm in diameter, are formed on one side of a 10-square chip, the bump repetition pitch is 400 μm.
The spacing between bumps is only 200 μm.
か＼るバンプの形成法として、
■ 半田蒸着法、
■ 半田ボールの接着法、
■ スクリーン印刷法、
などが試みられているが、量産工程に適している方法は
半田蒸着法である。Various methods have been tried to form such bumps, such as ■ solder vapor deposition method, ■ solder ball adhesion method, and ■ screen printing method, but the solder vapor deposition method is suitable for mass production processes.
すなわち、半田ボール接着法は予め形成されている半田
ボールをチップのパッドに位置合わせした後、加熱して
溶着する方法であるが、多大の工数が必要で量産に適し
ているとは言えない。That is, the solder ball bonding method is a method in which preformed solder balls are aligned with the pads of the chip and then heated and welded, but it requires a large number of steps and is not suitable for mass production.
また、スクリーン印刷法はバンプ相互の間隔が狭いため
に、乾燥・焼成の段階でパターンが崩れて相互短絡が起
こるため、実用的な方法であるとは言えない。In addition, the screen printing method cannot be said to be a practical method because the distance between the bumps is narrow, causing the pattern to collapse during the drying and baking stages, resulting in mutual short circuits.
以上のことから半田蒸着法が最も適した方法であると言
える。From the above, it can be said that the solder vapor deposition method is the most suitable method.
さて、当初蒸着法によりバンプを形成する方法として直
接にメタルマスクを用いて半田を蒸着することが行われ
た。Now, initially, as a method of forming bumps by vapor deposition, solder was directly vapor-deposited using a metal mask.
こ＼で、半田の構成材料としてはインジウム・鉛（Ｉｎ
−Ｐｂ）合金、インジウム・錫（Ｉｎ−Ｓｎ）合金。Here, the constituent material of the solder is indium-lead (In
-Pb) alloy, indium-tin (In-Sn) alloy.
錫・鉛（Ｓｎ−Ｐｂ）合金などを挙げることができる。Examples include tin-lead (Sn-Pb) alloys.
第２図は工程を示す断面図であって、半導体基板（略し
てウェハ）上に形成されている多数のチップ１の上には
同図（Ａ）に示すように集積回路の電極であるパッド２
が一定の間隔を隔て＼マトリックス状にパターン形成さ
れている。FIG. 2 is a cross-sectional view showing the process, and as shown in FIG. 2
are patterned in a matrix at regular intervals.
これに同図（Ｂ）に示すようにメタルマスク３を正確に
位置合′わせして半田の蒸着が行われている。As shown in FIG. 3B, the metal mask 3 is accurately aligned and solder is deposited.
こ＼で、真空蒸着は大形の坩堝を抵抗加熱して行う関係
で、メタルマスクをウェハの下側に装着して行われてい
るが、厚さが１００μｍ程度のメタルマスクの自重と下
からの加熱による膨張によって、メタルマスク３とチッ
プ１との間に隙間を生じ、蒸着が終わってメタルマスク
３をウェハから除いた状態では同図（Ｃ）に示すように
ノぐンプ４の相互が薄い半田５によって橋渡しされてし
まうと云う問題がある。In this case, vacuum evaporation is carried out by heating a large crucible by resistance, so a metal mask is attached to the underside of the wafer. Due to the expansion caused by heating, a gap is created between the metal mask 3 and the chip 1, and when the metal mask 3 is removed from the wafer after vapor deposition, the nozzles 4 are not aligned with each other as shown in FIG. There is a problem that the thin solder 5 bridges the gap.
か＼る問題を解決するために、第３図（Ａ）に示すよう
にパッド２を除く位置に感光性のポリイミド膜６を被覆
し、この上にメタルマスク３を位置合わすした後に従来
のように半田７を蒸着することが行われている。（以上
同図Ｂ）
次に、メタルマスク３を除去した後、ポリイミド膜６を
除くことにより、半田の橋渡しのない完全な形のバンプ
を形成することができる。In order to solve this problem, as shown in FIG. 3(A), a photosensitive polyimide film 6 is coated on the position excluding the pad 2, and after aligning the metal mask 3 thereon, a photosensitive polyimide film 6 is coated as shown in FIG. 3(A). The solder 7 is vapor-deposited. (See Figure B) Next, by removing the metal mask 3 and then removing the polyimide film 6, it is possible to form a perfect bump with no solder bridges.
然し、ポリイミド膜６の除去にヒドラジン系のエツチン
グ液が使用されているが、これは強力な還元作用をもっ
ているため、ポリイミド膜６を除去した後に充分に水洗
洗滌することが必要で、そのためにチップの特性劣化を
招くことが懸念されている。However, although a hydrazine-based etching solution is used to remove the polyimide film 6, it has a strong reducing effect, so it is necessary to thoroughly rinse the chip with water after removing the polyimide film 6. There is concern that this may lead to deterioration of the characteristics of
以上記したように、フリップチップタイプＩＣのバンプ
を半田蒸着法により形成する場合、ポリイミド膜の除去
のためヒドラジンを使用する必要があり、そのためには
充分な水洗が必要であって、これによりチップの特性が
劣化することが問題である。As mentioned above, when forming bumps on a flip chip type IC by solder vapor deposition, it is necessary to use hydrazine to remove the polyimide film, and for that purpose, sufficient water washing is necessary. The problem is that the characteristics of
上記の問題は半導体チップ上にパターン形成されている
パッドにバンプを形成してフリップチップタイプの半導
体素子を形成する工程が、パッドがパターン形成されて
いる半導体基板の上に感光性のレジスト膜を被覆する工
程と、 該レジスト膜を露光・現像して前記電極パッド
のみを露出させる工程と、メタルマスクを用い、該パッ
ド上に半田蒸着膜を形成する工程と、前記メタルマスク
を除去した後、レジストを溶解除去してチップ上にバン
プを形成することにより解決することができる。The above problem is caused by the process of forming bumps on pads patterned on a semiconductor chip to form a flip-chip type semiconductor device, which involves applying a photosensitive resist film onto a semiconductor substrate patterned with pads. a step of exposing and developing the resist film to expose only the electrode pad; a step of forming a solder deposition film on the pad using a metal mask; and after removing the metal mask, This problem can be solved by dissolving and removing the resist to form bumps on the chip.
本発明は今まで使用されているポリイミドに代わってフ
ォトレジストを使用するものである。The present invention uses photoresist in place of the polyimide used up to now.
すなわち、フォトレジストは耐熱性の点でポリイミドに
劣るもの＼、１２０〜１５０°Ｃの耐熱性を有しており
、蒸着中はメタルマスクを介して熱せられることから、
蒸着処理に充分に耐えることができる。In other words, photoresist is inferior to polyimide in terms of heat resistance, but it has a heat resistance of 120 to 150°C, and since it is heated through a metal mask during vapor deposition,
It can fully withstand vapor deposition treatment.
そこで、本発明は半田の橋渡しを無くするマスク材とし
てフォトレジストを用いるもので、これにより水洗洗滌
が不要となり、そのために耐湿性の低下によるチップの
電気的特性の劣化を防くことができる。Therefore, the present invention uses a photoresist as a mask material to eliminate solder bridging, thereby eliminating the need for washing with water and thereby preventing deterioration of the electrical characteristics of the chip due to a decrease in moisture resistance.
第１図は本発明に係る半田バンプの製造工程を示す断面
図である。FIG. 1 is a sectional view showing the manufacturing process of a solder bump according to the present invention.
すなわち、ウェハ上に形成さているチップｌの上には従
来と同様に直径が２００μｍで表面に１０００人の金ｎ
ｕ）Ｆｊ１層を備えたパッド２が４００ μｍピッチで
マトリックス状にパターン形成されている。That is, on the chip l formed on the wafer, the diameter is 200 μm and 1000 gold n on the surface as before.
u) Pads 2 each having one Fj layer are patterned in a matrix with a pitch of 400 μm.
（以上同図Ａ）
この、ウェハ上に同図ＣＢ）に示すようにスピンコード
法によりポジ形のレジスト（品名１３００−３１シユプ
レイ・イースト社）９を２．５ μｍの厚さに形成した
後、従来と同様な方法で選択露光した後、現像してパッ
ド２の部分だけを露出させた。(The above is A in the same figure) After forming a positive resist (product name 1300-31 Shupley East Co., Ltd.) 9 on the wafer to a thickness of 2.5 μm by the spin code method as shown in CB in the same figure. After selective exposure using the same conventional method, development was performed to expose only the pad 2 portion.
（以上同図Ｃ）
次に、厚さが１００μｍのメタルマスク３を従来のよう
に位置合わせした後、真空蒸着装置にセントし、大形の
坩堝を用いてＩｎ−Ｐｂ合金からなる半田を３０μｍの
厚さに蒸着した。（以上同図Ｄ）次に、メタルマスク３
を除去したウェハを沸騰しているアセトンに１分間浸漬
してレジスト９を除去することにより同図（Ｅ）に示す
ようなハンプ１１を得ることができた。(The above is C in the same figure) Next, after aligning the metal mask 3 with a thickness of 100 μm as in the conventional method, it is placed in a vacuum evaporation device, and solder made of In-Pb alloy is applied to a thickness of 30 μm using a large crucible. It was deposited to a thickness of . (The above is D in the same figure) Next, metal mask 3
The wafer from which the resist was removed was immersed in boiling acetone for 1 minute to remove the resist 9, thereby making it possible to obtain a hump 11 as shown in FIG.
本発明によれば、水洗洗滌を必要としないので、吸湿に
よるチップの特性劣化を無くすることができ、またバン
プ相互間が完全に絶縁されたＩＣチップを得ることがで
きる。According to the present invention, since washing with water is not required, it is possible to eliminate deterioration of chip characteristics due to moisture absorption, and it is also possible to obtain an IC chip in which the bumps are completely insulated from each other.
なお、か＼る形成法はセラミック回路基板上に半田バン
プを形成する場合にも適用することができる。Note that the above formation method can also be applied to the case of forming solder bumps on a ceramic circuit board.
第１図は本発明に係る半田バンプの製造工程を示す断面
図、
第２図は従来の製造工程を示す断面図、第３図は従来の
別の製造工程を示す断面図、である。
図において、
１はチップ、 ２はパッド、３はメタルマ
スク、４．１１はバンプ、７．１０は半田、
９はレジスト、である。FIG. 1 is a sectional view showing a manufacturing process of a solder bump according to the present invention, FIG. 2 is a sectional view showing a conventional manufacturing process, and FIG. 3 is a sectional view showing another conventional manufacturing process. In the figure, 1 is the chip, 2 is the pad, 3 is the metal mask, 4.11 is the bump, 7.10 is the solder,
9 is a resist.
Claims (1)
に半田バンプを形成してフリップチップタイプの半導体
素子を形成する工程が、 電極パッドがパターン形成されている半導体基板の上に
感光性のレジスト膜を被覆する工程と、該レジスト膜を
露光・現像して前記電極パッドのみを露出させる工程と
、 メタルマスクを用い、該電極パッド上に半田蒸着膜を形
成する工程と、 前記メタルマスクを除去した後、レジストを溶解除去し
て半導体チップ上に半田バンプを形成する工程と、 を含んでなることを特徴とする半田バンプの製造方法。[Claims] The process of forming a flip-chip type semiconductor element by forming solder bumps on electrode pads patterned on a semiconductor chip is performed by exposing the semiconductor substrate on which the electrode pads are patterned. a step of exposing and developing the resist film to expose only the electrode pad; a step of forming a solder vapor deposition film on the electrode pad using a metal mask; A method for manufacturing a solder bump, comprising: removing the mask and then dissolving and removing the resist to form a solder bump on a semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28690587A JPH01128549A (en) | 1987-11-13 | 1987-11-13 | Manufacture of solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28690587A JPH01128549A (en) | 1987-11-13 | 1987-11-13 | Manufacture of solder bump |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128549A true JPH01128549A (en) | 1989-05-22 |
Family
ID=17710514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28690587A Pending JPH01128549A (en) | 1987-11-13 | 1987-11-13 | Manufacture of solder bump |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128549A (en) |
-
1987
- 1987-11-13 JP JP28690587A patent/JPH01128549A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588027B2 (en) | Method of bonding IC chip to substrate | |
| JP3554685B2 (en) | Method of bonding IC chip to support substrate | |
| US5137845A (en) | Method of forming metal contact pads and terminals on semiconductor chips | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| JPS61145838A (en) | Connecting method for semiconductor element | |
| JP2000133667A (en) | Formation of bump electrode | |
| JP3267167B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH01161850A (en) | Manufacture of semiconductor device | |
| JPH01128549A (en) | Manufacture of solder bump | |
| JP4440494B2 (en) | Manufacturing method of semiconductor device | |
| TW591782B (en) | Formation method for conductive bump | |
| JP3825355B2 (en) | Electronic component provided with bump electrode and method of manufacturing the same | |
| JP2002289637A (en) | Forming method for bump | |
| JP3598564B2 (en) | Bump forming method | |
| JP4188752B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPH08222840A (en) | Circuit board with electrode pad and its manufacture | |
| JP2004072043A (en) | Semiconductor wafer, semiconductor chip, and semiconductor device and its manufacturing method | |
| JPS63261857A (en) | Formation of solder bump | |
| JP2004319792A (en) | Semiconductor device and its manufacturing method | |
| JPH0422131A (en) | Bump | |
| JPH01238044A (en) | Semiconductor device | |
| JPS6381951A (en) | Manufacture of semiconductor device | |
| Chhabra et al. | Flip chip bonding | |
| JPH02232947A (en) | Semiconductor integrated circuit device and mounting thereof | |
| JP2000174015A (en) | Manufacture of semiconductor device |