JPH01126161A - スイッチング電源制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチング電源制御回路に関し、特にパワー
ＭＯＳＦＥＴ　（以下ＦＥＴと称す）の−次制御の保護
回路に関する。

〔従来の技術〕

従来、ライン入力変動を検知してＦＥＴをオーバーパワ
ー破壊及びｄ　ｖ　／　ｄ　を破壊より防御する技術は
あまり公表されていない、第５図に示す様に、２次側出
力を誤差増幅したフィードバック制御や一次側に設けた
カレントトランスを利用したオーバーカレントセンス信
号による過電流制御が主流であった。

〔発明が解決しようとする問題点〕

第４図に示す様にＮチャネル型ＦＥＴには寄生容量Ｃ１
寄生抵抗Ｒ１寄生トランジスタ３が存在しており、Ｄ（
ドレイン）−８（ソース）間、即ちラインに過大なｄ　
ｖ　／　ｄ　ｔを有するサージ電圧が印加された場合、
ＦＥＴはオフ状態であってもトランジスタ３がターンオ
ンして電流が流れ素子が劣化、或は破壊する事がある。

すなわち、ＦＥＴがターンオフ時にゲートの放電電流が
過大な場合や、ゲートカットオフ電圧が大きい場合、さ
らにオフ時にライン間に過電圧サージが印加された場合
などにはいずれもＦＥＴのソース・ドレイン間に印加さ
れるｄ　ｖ　／　ｄ　ｔが過大になり本来オフを保つべ
きところがオンして過大発熱を伴ない、劣化或は破壊に
至るものと考えられる。

上記過電圧破壊に関しての保護回路は従来では無く、Ｆ
ＥＴのドレイン電流もしくは二次側出力の電圧・電流で
制御する方式が一般的であるが、この方式では過電圧破
壊を防止出来ず、且つ保護の応答性に劣る欠点がある。

〔問題点を解決するための手段〕

本発明のスイッチング電源制御回路は、パワーＭ　ＯＳ
　Ｆ　Ｅ　Ｔを用いた一次側制御方式のスイッチング電
源制御回路において、ライン入力の過大電圧変動を検知
してあらかじめ定められた範囲内か否かを比較検出する
手段と、この手段の出力が前記範囲内であれば前記スイ
ッチング制御回路のパルス制御出力信号を前記パワーＭ
Ｏ８ＦＥＴに印加し、又前記範囲内でなければ前記パル
ス制御出力信号を前記パワーＭＯＳＦＥＴのゲート信号
を瞬時にしゃ断する手段を有する事を特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示す図であり、第３図
は本実施例を一石フォワード型スイッチング電源に適用
した場合の応用回路を示す図である。

ＦＥＴ６は一次側制御されており、−次側回路の電源電
圧Ｖｃｃは起動抵抗Ｒ，と補助トランス５より供給され
ている。この他の構成要素としては、ＲＥＦＥＲＥＮＣ
Ｅ　　ＲＥＧＵＬＡＴＯＲ（基準電源）７．Ｏ３Ｃ（発
振器）８．ＰＷＭコンパレータ９．バッファ１０である
。

今、−次ライン入力が急激に上昇すると、ラインとグラ
ンド間に挿入した抵抗の分割電圧ｖ１も上昇する。

前述したｄｖ／ｄｔ及びオーバーパワー破壊等の要因に
対し、安定に動作するＶｃｅ値を評価した後、Ｖｌをウ
ィンドウコンパレータ１１により比較して不安定動作領
域すなわち、ロウ側基準電圧ＶＬ＜Ｖｌ、ハイ側基準電
圧ＶＨ＞Ｖｌの際には、アンドゲート１２を介してバッ
ファ１０の出力をロウとしてＦＥＴ６をしゃ断する機能
をもたせている。

第２図は、本発明の第２の実施例の回路図である。ウィ
ンドウコンパレータの後段に、ＮＰＮとＰＮＰトランジ
スタから構成されるＳＣＲを設けて、ラッチ機能を付加
した例を示す。

この実施例の場合、入力ライン電圧が異常に陥いると、
ＦＥＴ６　（第３図）を瞬時にオフ状態に保ち、しや膜
状態の継続が可能である。

〔発明の効果〕

以上説明した様に、−次側ライン入力を直接検出して、
該入力が過大になった際ＦＥＴの駆動信号をしゃ断でき
る為に保護の応答性に優れる利点がある。又、−次側ラ
イン入力が過大に上昇した際、−次側制御回路のバッフ
ァ１０の充・放電電流Ｉ　ＧＩ＋　　Ｉ　Ｇ２も上昇し
、貫通電流が増大する事が考えられるが、これの防止も
可能である。

逆に、ライン入力が低下した際、バッファ出力はロウレ
ベルとなり、ＦＥＴの非飽和動作を防止する事が可能で
ある。

【図面の簡単な説明】

第１図および第２図は本発明の第１および第２の実施例
のスイッチング電源制御回路の回路図、第３図は本発明
を適用したスイッチング電源の応用回路の回路図、第４
図はＦＥＴの構造図、第５図は従来のスイッチング電源
制御回路の回路図である。 Ｃ・・・寄生容量、Ｄ、Ｔｃｏｎ・・・デッドタイムコ
ントロール信号、Ｆｅｅｄ　　Ｂａｃｋ・・・フィード
バック信号、ＯＣ８・・・オーバーカレントセンス信号
、Ｒ・・・寄生抵抗、Ｖｌ・・・ライン・グランド間分
割電圧、Ｖ、、Ｌ・・・基準電圧、１・・・寄生トラン
ジスタ、５・・・補助トランス、６・・・ＦＥＴ、７・
・・ＲＥＦＥＲＥＮＣＥ　　ＲＥＧＵＬＡＴＯＲ１８−
Ｏ５Ｃ１９・・・ＰＷＭコンパレータ、１０・・・バッ
ファ、１１・・・ウィンドウコンパレータ、１２・・・
アンドゲート。

Claims (1)

【特許請求の範囲】
1. パワーＭＯＳＦＥＴを用いた一次側制御方式のスイッチ
   ング電源制御回路において、ライン入力の過大電圧変動
   を検知してあらかじめ定められた範囲内か否かを比較検
   出する手段と、この手段の出力が前記範囲内であれば前
   記スイッチング制御回路のパルス制御出力信号を前記パ
   ワーＭＯＳＦＥＴに印加し、又前記範囲内でなければ前
   記パルス制御出力信号を前記パワーＭＯＳＦＥＴのゲー
   ト信号を瞬時にしや断する手段とを有する事を特徴とす
   るスイッチング電源制御回路。