JPH01123470A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01123470A JPH01123470A JP62281033A JP28103387A JPH01123470A JP H01123470 A JPH01123470 A JP H01123470A JP 62281033 A JP62281033 A JP 62281033A JP 28103387 A JP28103387 A JP 28103387A JP H01123470 A JPH01123470 A JP H01123470A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- region
- etching
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 238000005530 etching Methods 0.000 claims abstract description 71
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 238000000605 extraction Methods 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052681 coesite Inorganic materials 0.000 abstract description 11
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 229910052682 stishovite Inorganic materials 0.000 abstract description 11
- 229910052905 tridymite Inorganic materials 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 226
- 239000013078 crystal Substances 0.000 description 45
- 238000009792 diffusion process Methods 0.000 description 30
- 230000000694 effects Effects 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 239000000243 solution Substances 0.000 description 15
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101100504379 Mus musculus Gfral gene Proteins 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- JVJQPDTXIALXOG-UHFFFAOYSA-N nitryl fluoride Chemical compound [O-][N+](F)=O JVJQPDTXIALXOG-UHFFFAOYSA-N 0.000 description 1
- 229920002113 octoxynol Polymers 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- GPRLSGONYQIRFK-MNYXATJNSA-N triton Chemical compound [3H+] GPRLSGONYQIRFK-MNYXATJNSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置およびその製造方法に係り、特に
、凸形半導体領域の側壁から電極を取り出す構造のトラ
ンジスタに適用するのに好適な半導体装置およびその製
造方法に関する。
、凸形半導体領域の側壁から電極を取り出す構造のトラ
ンジスタに適用するのに好適な半導体装置およびその製
造方法に関する。
半導体集積回路の性能を表わす際の基本的な目安である
動作速度と消費電力は、使用するトランジスタの電流値
と、この電流により充放電する必要がある寄生素子をも
含めた素子の静電容量により決定される。所定の電流値
に対して、トランジスタを動作させるのに必要な電力値
はこの容量値に比例するので、容量値が小さければ小さ
いほど性能がよい。
動作速度と消費電力は、使用するトランジスタの電流値
と、この電流により充放電する必要がある寄生素子をも
含めた素子の静電容量により決定される。所定の電流値
に対して、トランジスタを動作させるのに必要な電力値
はこの容量値に比例するので、容量値が小さければ小さ
いほど性能がよい。
以下、第2図を用いて従来の第1の例の半導体装置につ
いて説明する。
いて説明する。
バイポーラトランジスタにおいて、ベース・コレクタ間
の寄生容量を低減し、動作速度の高速化を図るため、ベ
ース側壁から取出し電極を取り出し、従来余分であった
ベース・コレクタ間を絶縁膜で分離する構造は公知であ
る。この種の装置の例としては、例えば特開昭56−1
556号公報、特開昭59−161867号公報、特願
昭61−211568号、特願昭61−308374号
等が挙げられる。このような゛構造の従来のバイポーラ
トランジスタの一例を第2図に示す。
の寄生容量を低減し、動作速度の高速化を図るため、ベ
ース側壁から取出し電極を取り出し、従来余分であった
ベース・コレクタ間を絶縁膜で分離する構造は公知であ
る。この種の装置の例としては、例えば特開昭56−1
556号公報、特開昭59−161867号公報、特願
昭61−211568号、特願昭61−308374号
等が挙げられる。このような゛構造の従来のバイポーラ
トランジスタの一例を第2図に示す。
第2図において、1は主表面が(100)面であるP型
Si単結晶基板、100は横型PNPトランジスタ、1
01は縦型NPNトランジスタ、2はN+型埋込み層、
61はSiO2膜からなる埋込み絶縁膜、8.9および
10はP+型拡散層で、それぞれ、横型PN、Pトラン
ジスタ100のエミッタ領域、コレクタ領域、および縦
型NPNトランジスタ101のグラフトベース領域であ
る。
Si単結晶基板、100は横型PNPトランジスタ、1
01は縦型NPNトランジスタ、2はN+型埋込み層、
61はSiO2膜からなる埋込み絶縁膜、8.9および
10はP+型拡散層で、それぞれ、横型PN、Pトラン
ジスタ100のエミッタ領域、コレクタ領域、および縦
型NPNトランジスタ101のグラフトベース領域であ
る。
11はP型拡散層領域で、縦型NPNトランジスタ10
1の真性ベース領域、12および15は縦型PNPトラ
ンジスタ101のそれぞれN+型エミッタ領域とN+型
コレクタ領域である。71は多結晶Siから構成された
横型PNPトランジスタ100のエミッタ取出し電極、
7は横型PNPトランジスタ100のコレクタ取出し電
極であり、縦型NPNトランジスタ101のベース取出
し電極を兼ねている。13は縦型NPNトランジスタ1
01のエミッタ取出し電極、14は絶縁膜である。16
.17.1−8および19はA党を主材料とした金属膜
で構成され、それぞれ、横型PNPトランジスタ1oo
のエミッタ電極、コレクタ電極。
1の真性ベース領域、12および15は縦型PNPトラ
ンジスタ101のそれぞれN+型エミッタ領域とN+型
コレクタ領域である。71は多結晶Siから構成された
横型PNPトランジスタ100のエミッタ取出し電極、
7は横型PNPトランジスタ100のコレクタ取出し電
極であり、縦型NPNトランジスタ101のベース取出
し電極を兼ねている。13は縦型NPNトランジスタ1
01のエミッタ取出し電極、14は絶縁膜である。16
.17.1−8および19はA党を主材料とした金属膜
で構成され、それぞれ、横型PNPトランジスタ1oo
のエミッタ電極、コレクタ電極。
縦型NPNトランジスタ101のエミッタ電極およびコ
レクタ電極である。なお、横型PNP トランジスタ1
00のコレクタ電極17は、縦型NPNトランジスタ1
01のベース電極を兼ねている。
レクタ電極である。なお、横型PNP トランジスタ1
00のコレクタ電極17は、縦型NPNトランジスタ1
01のベース電極を兼ねている。
第2図で示されるごとき構造を有する公知のバイポーラ
トランジスタにおいては、縦型NPNトランジスタ10
1の活性領域以外のベース・コレクタ間接合、および横
型PNP トランジスタ100のベース・コレクタ間と
ベース・エミッタ間の各接合がいずれも厚い絶縁膜61
で置換えられており、寄生容量が極めて低減化されてい
る。
トランジスタにおいては、縦型NPNトランジスタ10
1の活性領域以外のベース・コレクタ間接合、および横
型PNP トランジスタ100のベース・コレクタ間と
ベース・エミッタ間の各接合がいずれも厚い絶縁膜61
で置換えられており、寄生容量が極めて低減化されてい
る。
さらに、P+型拡散層で構成されるグラフトベース10
も埋込み絶縁膜61上に形成されているので、コレクタ
として作用するN+型埋込み層2間の最短経路は増大さ
れるため、ベース・コレクタ間耐圧が改善される。した
がって、第2図で示される構造のトランジスタは、高耐
圧でかつ高速動作を達成できる利点を有している。
も埋込み絶縁膜61上に形成されているので、コレクタ
として作用するN+型埋込み層2間の最短経路は増大さ
れるため、ベース・コレクタ間耐圧が改善される。した
がって、第2図で示される構造のトランジスタは、高耐
圧でかつ高速動作を達成できる利点を有している。
次に、第7図を用いて従来の第2の例の半導体装置につ
いて説明する。
いて説明する。
第2の従来例は、絶縁膜上にソース・ドレイン取出し電
極を有するMOSトランジスタで、例えば特開昭61−
237471号公報等に記載されており、第7図に示さ
れるごとき断面構造を有している。
極を有するMOSトランジスタで、例えば特開昭61−
237471号公報等に記載されており、第7図に示さ
れるごとき断面構造を有している。
第7図において、1はP型Si単結晶基板で、この主表
面は表面準位を低減させる観点から通常(100)面が
用いられている。200は素子間分離絶縁膜、30はゲ
ート絶縁膜、40はゲート電極、50はゲート保護絶縁
膜、80はゲート側壁絶縁膜である。91はソース取出
し電極、92はドレイン取出し電極、710は埋込み絶
縁膜で、110および111はそれぞれソース拡rp!
lJI、鐘レイン拡散層である。130および140は
それぞれソース電極とドレイン電極である。第7図で示
される従来構造MOSトランジスタにおいては、埋込み
絶縁膜710を十分に厚く構成できるので。
面は表面準位を低減させる観点から通常(100)面が
用いられている。200は素子間分離絶縁膜、30はゲ
ート絶縁膜、40はゲート電極、50はゲート保護絶縁
膜、80はゲート側壁絶縁膜である。91はソース取出
し電極、92はドレイン取出し電極、710は埋込み絶
縁膜で、110および111はそれぞれソース拡rp!
lJI、鐘レイン拡散層である。130および140は
それぞれソース電極とドレイン電極である。第7図で示
される従来構造MOSトランジスタにおいては、埋込み
絶縁膜710を十分に厚く構成できるので。
ソース・ドレイン接合容量に基づく寄生容量成分を通常
構造MOSトランジスタに比して十分に低減化でき高速
化が可能となる特徴を有している。
構造MOSトランジスタに比して十分に低減化でき高速
化が可能となる特徴を有している。
第2図に示すごとき構造の従来の第1の例であるバイポ
ーラトランジスタにおいて、厚い埋込み絶縁膜61は、
半導体基板1をスパッタイオンエツチングにより主表面
と垂直な方向にエツチングした溝底面部の■選択酸化、
■溝底面をさらに等方エツチングした面の選択酸化、■
溝底面部への選択イオン注入により単結晶領域を水滴形
状に非晶質化させ、この非晶質領域を選択的に除去した
面・を選択酸化、することにより形成していた。上記■
〜■のいずれの手法においても、埋込み絶縁膜61をグ
ラフトベース10の下部に位置するごとく横方向に十分
延在させることはできず、実用化されていない。上記■
の手法においては、ベース取出し電極7を拡散源として
形成されるグラフトベース1oの製造工程中の熱処理等
による伸びの方が埋込み絶縁膜61の酸化膜成長速度よ
りはるかに速いため、グラフトベース10の下部に埋込
み絶縁膜61を構成することは現状技術ではほとんど不
可能である。上記■の手法に基づく場合、等方エツチン
グ量を増大させれば、埋込み絶縁膜61の形成領域を十
分に横方向へ延在させることは可能である。しかし、縦
方向へも開孔が進展するため、N+型埋込み層2を無駄
に侵蝕し、コレクタ抵抗の増大をもたらすと共に、微細
化をも損なう等の問題があった。埋込み絶縁膜61を単
結晶基板1内で横方向に延在させる上記■の手法におい
て、横方向延在度はイオン注入による非晶質層の横方向
拡がり特性に基づき、イオン注入条件により一義的に決
定される。しかし、所望寸法の横方向拡がり、特に数1
100n以上の横方向拡がりを実現させるためには、数
百keVから数メガeVの加速エネルギーをもつ高エネ
ルギーで大電流のイオン注入機の使用が必須であり、安
価でかつ簡便に製造できない欠点があった。さらに高エ
ネルギー、大電流イオン注入に起因する二次欠陥が非晶
質層を選択除去した単結晶基板1内に誘起され、漏洩電
流の増大など電気特性の悪化をもたらす問題も生じ易か
った。
ーラトランジスタにおいて、厚い埋込み絶縁膜61は、
半導体基板1をスパッタイオンエツチングにより主表面
と垂直な方向にエツチングした溝底面部の■選択酸化、
■溝底面をさらに等方エツチングした面の選択酸化、■
溝底面部への選択イオン注入により単結晶領域を水滴形
状に非晶質化させ、この非晶質領域を選択的に除去した
面・を選択酸化、することにより形成していた。上記■
〜■のいずれの手法においても、埋込み絶縁膜61をグ
ラフトベース10の下部に位置するごとく横方向に十分
延在させることはできず、実用化されていない。上記■
の手法においては、ベース取出し電極7を拡散源として
形成されるグラフトベース1oの製造工程中の熱処理等
による伸びの方が埋込み絶縁膜61の酸化膜成長速度よ
りはるかに速いため、グラフトベース10の下部に埋込
み絶縁膜61を構成することは現状技術ではほとんど不
可能である。上記■の手法に基づく場合、等方エツチン
グ量を増大させれば、埋込み絶縁膜61の形成領域を十
分に横方向へ延在させることは可能である。しかし、縦
方向へも開孔が進展するため、N+型埋込み層2を無駄
に侵蝕し、コレクタ抵抗の増大をもたらすと共に、微細
化をも損なう等の問題があった。埋込み絶縁膜61を単
結晶基板1内で横方向に延在させる上記■の手法におい
て、横方向延在度はイオン注入による非晶質層の横方向
拡がり特性に基づき、イオン注入条件により一義的に決
定される。しかし、所望寸法の横方向拡がり、特に数1
100n以上の横方向拡がりを実現させるためには、数
百keVから数メガeVの加速エネルギーをもつ高エネ
ルギーで大電流のイオン注入機の使用が必須であり、安
価でかつ簡便に製造できない欠点があった。さらに高エ
ネルギー、大電流イオン注入に起因する二次欠陥が非晶
質層を選択除去した単結晶基板1内に誘起され、漏洩電
流の増大など電気特性の悪化をもたらす問題も生じ易か
った。
また、第7図に示した従来の第2の例のMOSトランジ
スタにおいては、埋込み絶縁膜710はゲート電極4を
マスクとして施されたSi基板1のエツチング領域への
選択酸化に基づいていた。
スタにおいては、埋込み絶縁膜710はゲート電極4を
マスクとして施されたSi基板1のエツチング領域への
選択酸化に基づいていた。
したがって、ゲート電極4下部のSi基板領域において
ソース・ドレイン接合の側壁部にまで埋込み絶縁膜を配
置させる構成にはなっておらず、このような構造の実現
は不可能であった。
ソース・ドレイン接合の側壁部にまで埋込み絶縁膜を配
置させる構成にはなっておらず、このような構造の実現
は不可能であった。
埋込み絶縁膜710の構成を超微細MoSトランジスタ
の高性能化、特に高耐圧・大電流化の観点から数値解析
手法に基づいて評価し、見出した結果について説明する
。すなわち、従来構造のように、ソース・ドレイン接合
底面部への埋込み絶縁膜710の構造においては、寄生
容量の低減効果は生ずるものの、ドレイン強電界の緩和
効果は全く得られない。したがって、極短チャネルのM
oSトランジスタにおいて、ドレイン強電界に基づくい
ねゆる短チヤネル効果やパンチスルー耐圧低下現象の改
善に関し、従来構造は何ら有効でない。極短チャネルM
OSトランジスタの短チヤネル効果、およびパンチスル
ー耐圧の向上の観点からはドレイン接合側面部に厚い絶
縁膜を構成し、ドレイン強電界を吸収する構成が望まし
い。
の高性能化、特に高耐圧・大電流化の観点から数値解析
手法に基づいて評価し、見出した結果について説明する
。すなわち、従来構造のように、ソース・ドレイン接合
底面部への埋込み絶縁膜710の構造においては、寄生
容量の低減効果は生ずるものの、ドレイン強電界の緩和
効果は全く得られない。したがって、極短チャネルのM
oSトランジスタにおいて、ドレイン強電界に基づくい
ねゆる短チヤネル効果やパンチスルー耐圧低下現象の改
善に関し、従来構造は何ら有効でない。極短チャネルM
OSトランジスタの短チヤネル効果、およびパンチスル
ー耐圧の向上の観点からはドレイン接合側面部に厚い絶
縁膜を構成し、ドレイン強電界を吸収する構成が望まし
い。
第7図の従来技術において、弗硝酸混合液によるエツチ
ング、またはマイクロ波エツチング等によりドレイン接
合側面構成予定領域を選択除去した後、同領域へ熱酸化
法、または堆積法により絶縁膜を埋込む手法も考えられ
る。しかし、上記手法において、エツチングは等方向に
進行し、かつ制御性に問題があるため、チャネル領域に
対応する半導体基板部までエツチングしたり、または同
領域部まで絶縁化するなどの本質的欠点を生ずる恐れが
あり、実用的ではない。
ング、またはマイクロ波エツチング等によりドレイン接
合側面構成予定領域を選択除去した後、同領域へ熱酸化
法、または堆積法により絶縁膜を埋込む手法も考えられ
る。しかし、上記手法において、エツチングは等方向に
進行し、かつ制御性に問題があるため、チャネル領域に
対応する半導体基板部までエツチングしたり、または同
領域部まで絶縁化するなどの本質的欠点を生ずる恐れが
あり、実用的ではない。
本発明の目的は、半導体基板の表面領域に形成された凸
形半導体領域と、該凸形半導体領域の底部の少なくとも
両側の上記半導体基板表面上に形成された埋込み絶縁膜
と、上記凸形半導体領域の側壁に接し、かつ、上記埋込
み絶縁膜上に形成された取出し電極層と、該取出し電極
層に接する上記凸形半導体領域の側壁部に形成された不
純物ドープ領域とを具備する半導体装置において、上記
不純物ドープ領域の端部よりも、上記凸形半導体領域の
側壁底部゛に形成された埋込み絶縁膜の端部が、該凸形
半導体領域の中心部側に十分延在している構造を実現す
ることにある。
形半導体領域と、該凸形半導体領域の底部の少なくとも
両側の上記半導体基板表面上に形成された埋込み絶縁膜
と、上記凸形半導体領域の側壁に接し、かつ、上記埋込
み絶縁膜上に形成された取出し電極層と、該取出し電極
層に接する上記凸形半導体領域の側壁部に形成された不
純物ドープ領域とを具備する半導体装置において、上記
不純物ドープ領域の端部よりも、上記凸形半導体領域の
側壁底部゛に形成された埋込み絶縁膜の端部が、該凸形
半導体領域の中心部側に十分延在している構造を実現す
ることにある。
さらに、本発明の目的を具体的に詳述すると、バイポー
ラトランジスタにおいて、グラフトベース・高濃度埋込
みコレクタ拡散層間を分離する埋込み絶縁膜を、微細化
を損なうことなく、所望の領域に所望の横方内拡がりで
、制御性よく、かつ簡便な製造手法で構成可能な超微細
・超高速バイポーラトランジスタを提供することにある
。
ラトランジスタにおいて、グラフトベース・高濃度埋込
みコレクタ拡散層間を分離する埋込み絶縁膜を、微細化
を損なうことなく、所望の領域に所望の横方内拡がりで
、制御性よく、かつ簡便な製造手法で構成可能な超微細
・超高速バイポーラトランジスタを提供することにある
。
さらに、絶縁膜上tこソース・ドレイン取出し電極を有
するMOSトランジスタにおいて、ゲート電極直下の半
導体基板におけるドレイン接合側面部にゲート電極と自
己整合の関係で制御性よく厚い絶縁膜を構成することに
ある。
するMOSトランジスタにおいて、ゲート電極直下の半
導体基板におけるドレイン接合側面部にゲート電極と自
己整合の関係で制御性よく厚い絶縁膜を構成することに
ある。
上記目的を達成するために、本発明の半導体装置は、半
導体基板の表面領域に形成された凸形半導体領域と、該
凸形半導体領域の底部の少なくとも両側の上記半導体基
板表面上に形成された埋込み絶縁膜と、上記凸形半導体
領域の側壁に接し、かつ、上記埋込み絶縁膜上に形成さ
れた取出し電極層と、該取出し電極層に接する上記凸形
半導体領域の側壁部に形成された不純物ドープ領域とを
具備し、かつ、上記埋込み絶縁膜の底面の半導体基板表
面が(111)面からなることを特徴とする。
導体基板の表面領域に形成された凸形半導体領域と、該
凸形半導体領域の底部の少なくとも両側の上記半導体基
板表面上に形成された埋込み絶縁膜と、上記凸形半導体
領域の側壁に接し、かつ、上記埋込み絶縁膜上に形成さ
れた取出し電極層と、該取出し電極層に接する上記凸形
半導体領域の側壁部に形成された不純物ドープ領域とを
具備し、かつ、上記埋込み絶縁膜の底面の半導体基板表
面が(111)面からなることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板に
第1の垂直エツチングを行って溝を形成し、凸形半導体
領域を形成する工程と、上記凸形半導体領域の側壁部に
耐酸化性被膜を選択的に形成する工程と、上記半導体基
板に第2の垂直エツチングを行い、上記溝を深くする工
程と、異方性エツチングを行い、(110>軸方向にエ
ツチングを進行させて上記凸形半導体領域の側壁底部に
食い込み、かつ、底面の半導体基板表面が(111)面
からなる溝を形成する工程と、上記凸形半導体領域の少
なくとも両側の上記溝の表面に埋込み絶縁膜を形成する
工程とを含むことを特徴とする。
第1の垂直エツチングを行って溝を形成し、凸形半導体
領域を形成する工程と、上記凸形半導体領域の側壁部に
耐酸化性被膜を選択的に形成する工程と、上記半導体基
板に第2の垂直エツチングを行い、上記溝を深くする工
程と、異方性エツチングを行い、(110>軸方向にエ
ツチングを進行させて上記凸形半導体領域の側壁底部に
食い込み、かつ、底面の半導体基板表面が(111)面
からなる溝を形成する工程と、上記凸形半導体領域の少
なくとも両側の上記溝の表面に埋込み絶縁膜を形成する
工程とを含むことを特徴とする。
さらに、本発明の手段を詳述すると、バイポーラトラン
ジスタを有する半導体装置において。
ジスタを有する半導体装置において。
(111)主表面の半導体基板を用い、(111)と垂
直なく110>軸方向にグラフトベースを構成する。上
記構成のグラフトベース下部にはエミッタ形成予定領域
と自己整合的に埋込み絶縁膜を構成する。また、(11
1)面、および(110)面と垂直なく211>軸方向
の活性領域は素子間分離領域で画定される構成とする。
直なく110>軸方向にグラフトベースを構成する。上
記構成のグラフトベース下部にはエミッタ形成予定領域
と自己整合的に埋込み絶縁膜を構成する。また、(11
1)面、および(110)面と垂直なく211>軸方向
の活性領域は素子間分離領域で画定される構成とする。
上記埋込み絶縁膜の構成において、エミッタ形成予定領
域をエツチングマスクとする第1の垂直エツチングを(
111)主表面の半導体基板に施し、溝を形成する。上
記溝側壁部にのみ耐酸化性被膜を選択的に残置した後、
上記溝底面に第2の垂直エツチングを施してからとドラ
ジン(N 2 H4) 、または水酸化カリウム(KO
H)水溶液等の異方性エツチングを行う。上記の異方性
エツチングでは<111〉軸方向のエツチングはほとん
ど進行せず〔111〕と垂直な(110>軸方向にエツ
チングが進行するので上記第1、および第2の溝底面を
それぞれ天井、および床として奥壁は半導体基板主表面
と垂直な(110)面よりなる横穴がエミッタ形成予定
領域下部の半導体基板内に、エミッタ形成予定領域端と
自己整合的に、すなわち一定間隔で、形成される。上記
横穴の側壁は<211)軸方向であるが、側壁方向への
エツチングの進行は(111)面の露出段階で停止し、
横穴高さの約1/3には進行しない。所望奥ゆきの横穴
を形成した後、上記耐酸化性被膜残置部以外で半導体基
板面が露出している領域を酸化し、横穴の各面に厚い絶
縁膜を形成する。溝側壁に残置されている耐酸化性被膜
を選択的に除去した後、ベース取出し電極の形成等、従
来公知の手法によって半導体装置を製造する。
域をエツチングマスクとする第1の垂直エツチングを(
111)主表面の半導体基板に施し、溝を形成する。上
記溝側壁部にのみ耐酸化性被膜を選択的に残置した後、
上記溝底面に第2の垂直エツチングを施してからとドラ
ジン(N 2 H4) 、または水酸化カリウム(KO
H)水溶液等の異方性エツチングを行う。上記の異方性
エツチングでは<111〉軸方向のエツチングはほとん
ど進行せず〔111〕と垂直な(110>軸方向にエツ
チングが進行するので上記第1、および第2の溝底面を
それぞれ天井、および床として奥壁は半導体基板主表面
と垂直な(110)面よりなる横穴がエミッタ形成予定
領域下部の半導体基板内に、エミッタ形成予定領域端と
自己整合的に、すなわち一定間隔で、形成される。上記
横穴の側壁は<211)軸方向であるが、側壁方向への
エツチングの進行は(111)面の露出段階で停止し、
横穴高さの約1/3には進行しない。所望奥ゆきの横穴
を形成した後、上記耐酸化性被膜残置部以外で半導体基
板面が露出している領域を酸化し、横穴の各面に厚い絶
縁膜を形成する。溝側壁に残置されている耐酸化性被膜
を選択的に除去した後、ベース取出し電極の形成等、従
来公知の手法によって半導体装置を製造する。
また、MOSトランジスタを有する半導体装置において
、(111)主表面の半導体基板を用い、ソース・ドレ
イン方向がl:111)方向と垂直な(110>となる
ごとき方向にゲート電極を構成した。トレイン領域にお
いて、ゲート電極をエツチングマスク端とする第1の垂
直エツチングを半導体基板に施し、溝を形成する。上記
溝側壁部にのみ耐酸化被膜を選択的に残置した後、上記
溝部半導体基板に第2の垂直エツチングを施した後、ヒ
ドラジン(N 2 H4) −または水酸化カリウム(
KOH)水溶液等の異方性エツチング液を用いて(11
1)と垂直なく110>方向にのみ選択的にエツチング
を進行させる。上記エツチングにおいて、(111)面
のエツチング速度は極めて遅く、第1の溝底面および第
2の溝底面をそれぞれ天井および床とし、奥壁は半導体
基板主表面と垂直な(110)面よりなる横穴が形成さ
れる。
、(111)主表面の半導体基板を用い、ソース・ドレ
イン方向がl:111)方向と垂直な(110>となる
ごとき方向にゲート電極を構成した。トレイン領域にお
いて、ゲート電極をエツチングマスク端とする第1の垂
直エツチングを半導体基板に施し、溝を形成する。上記
溝側壁部にのみ耐酸化被膜を選択的に残置した後、上記
溝部半導体基板に第2の垂直エツチングを施した後、ヒ
ドラジン(N 2 H4) −または水酸化カリウム(
KOH)水溶液等の異方性エツチング液を用いて(11
1)と垂直なく110>方向にのみ選択的にエツチング
を進行させる。上記エツチングにおいて、(111)面
のエツチング速度は極めて遅く、第1の溝底面および第
2の溝底面をそれぞれ天井および床とし、奥壁は半導体
基板主表面と垂直な(110)面よりなる横穴が形成さ
れる。
上記横穴の側壁は(111)方向と垂直なく211〉方
向であるが側壁方向へのエツチングは横穴高さの約17
3以上には進行しない。所望奥行きの横穴を形成した後
、上記耐酸化被膜残置部以外の半導体基板部を酸化し、
横穴壁面に厚い絶縁膜を形成し、ドレイン接合側壁部に
絶縁膜を埋込んだ構成とする。溝側壁に残置した耐酸化
被膜を除去した後、ドレイン領域に多結晶質、あるいは
非晶質半導体薄膜を選択的に残置し、ドレイン取出し電
極とする。上記トレイン取出し電極は耐酸化被膜が残置
されていた半導体基板表面近傍の溝部側壁で半導体基板
と接続され、溝下部側壁、および底面は埋込み絶縁膜に
接して設けられる。上記手法に基づけば、ゲート電極直
下の半導体基板内部に構成されるドレイン接合側壁部を
チャネル領域を除き、厚い絶縁膜で制御性よく置換えら
れる。
向であるが側壁方向へのエツチングは横穴高さの約17
3以上には進行しない。所望奥行きの横穴を形成した後
、上記耐酸化被膜残置部以外の半導体基板部を酸化し、
横穴壁面に厚い絶縁膜を形成し、ドレイン接合側壁部に
絶縁膜を埋込んだ構成とする。溝側壁に残置した耐酸化
被膜を除去した後、ドレイン領域に多結晶質、あるいは
非晶質半導体薄膜を選択的に残置し、ドレイン取出し電
極とする。上記トレイン取出し電極は耐酸化被膜が残置
されていた半導体基板表面近傍の溝部側壁で半導体基板
と接続され、溝下部側壁、および底面は埋込み絶縁膜に
接して設けられる。上記手法に基づけば、ゲート電極直
下の半導体基板内部に構成されるドレイン接合側壁部を
チャネル領域を除き、厚い絶縁膜で制御性よく置換えら
れる。
特に、MOSトランジスタの場合は1表面壁位密度が低
く、キャリアの移動度が大きいので、半導体基板の主表
面として(100)面の方がよかった。しかし、ゲート
長が短くなるに従って(ゲート長1−以下の場合)、ド
レイン強電界のために、MO8素子の動作速度はキャリ
アの移動度よすも速度飽和で決定し、キャリアの移動度
を考慮する必要がない。また、半導体基板からチップへ
の加工方法は、従来は、機械的にスクライブしていたの
で、半導体基板の主面としては、(100)面が都合が
よかったが、現在では、ダイシングに変わったので、(
111)面でも加工の面においても全く問題はない。
く、キャリアの移動度が大きいので、半導体基板の主表
面として(100)面の方がよかった。しかし、ゲート
長が短くなるに従って(ゲート長1−以下の場合)、ド
レイン強電界のために、MO8素子の動作速度はキャリ
アの移動度よすも速度飽和で決定し、キャリアの移動度
を考慮する必要がない。また、半導体基板からチップへ
の加工方法は、従来は、機械的にスクライブしていたの
で、半導体基板の主面としては、(100)面が都合が
よかったが、現在では、ダイシングに変わったので、(
111)面でも加工の面においても全く問題はない。
上記手法において、半導体基板として(111)ウェハ
を用い(これに限定されない。後述、)、異方性エツチ
ング法によるエツチング速度の面方位依存性を用いるこ
とが本発明の本質である。異方性エツチング法において
は、溶液エッチ、気体エッチの違いによらず、(111
)面のエツチング速度が極端に遅い特性を有する。した
がって、半導体基板内に選択的に横穴を形成する場合、
(111)面ウェーハの表面からスパッタイオンエツチ
ング等によりウェーハ表面より所望深さまで垂直に開孔
を施した後、開孔の所望深さ部、すなわち、横穴形成予
定部、を除いた開孔壁面に絶縁膜等の保護膜を形成し異
方性エツチングを施せばよい。上記により、形成される
横穴の底面、および天井面は基板主表面と平行な(11
1)面が横穴奥行き方向に、極めて精度よく露出・保存
され、その天井高さもエツチング開始時の横穴の入口の
高さが横穴全域で保持される。上記特性を用いれば半導
体基、板主表面から0.1p以下と極めて薄い単結晶層
を制御性よく残置させることが可能となる。上記の異方
性エツチングにおいては単結晶薄層に何ら欠陥等の不都
合を生じさせない。
を用い(これに限定されない。後述、)、異方性エツチ
ング法によるエツチング速度の面方位依存性を用いるこ
とが本発明の本質である。異方性エツチング法において
は、溶液エッチ、気体エッチの違いによらず、(111
)面のエツチング速度が極端に遅い特性を有する。した
がって、半導体基板内に選択的に横穴を形成する場合、
(111)面ウェーハの表面からスパッタイオンエツチ
ング等によりウェーハ表面より所望深さまで垂直に開孔
を施した後、開孔の所望深さ部、すなわち、横穴形成予
定部、を除いた開孔壁面に絶縁膜等の保護膜を形成し異
方性エツチングを施せばよい。上記により、形成される
横穴の底面、および天井面は基板主表面と平行な(11
1)面が横穴奥行き方向に、極めて精度よく露出・保存
され、その天井高さもエツチング開始時の横穴の入口の
高さが横穴全域で保持される。上記特性を用いれば半導
体基、板主表面から0.1p以下と極めて薄い単結晶層
を制御性よく残置させることが可能となる。上記の異方
性エツチングにおいては単結晶薄層に何ら欠陥等の不都
合を生じさせない。
したがって、横穴開孔部に埋込むごとく絶縁膜を形成す
れば結晶欠陥のない単結晶薄膜を絶縁膜上に構成するシ
リコン オン インシュレータ(SOI)構造を簡便に
、かつ高精度で実現できる。
れば結晶欠陥のない単結晶薄膜を絶縁膜上に構成するシ
リコン オン インシュレータ(SOI)構造を簡便に
、かつ高精度で実現できる。
従来手法、絶縁膜上への半導体薄膜のエピタキシャルに
基づ<sor構造においては結晶欠陥の発生が常に問題
となっていたが、本手法に基づけば結晶欠陥に関連する
諸問題は根本的に解消される。
基づ<sor構造においては結晶欠陥の発生が常に問題
となっていたが、本手法に基づけば結晶欠陥に関連する
諸問題は根本的に解消される。
上記手法をバイポーラトランジスタ、特に第2図で示さ
れる構造を有する超高速動作可能なトランジスタに適用
すればベース・コレクタ間の耐圧を大幅に向上でき、し
たがって動作速度の一層の高速化が実現できる。すなわ
ち、P1型グラフト・ベースとN+型埋込み拡散層間の
最短経路を本手法に基づく所望形状の埋込み絶縁膜を所
望箇所に延在させることにより任意に増大させることが
可能であり、耐圧の向上は容易に実現される。
れる構造を有する超高速動作可能なトランジスタに適用
すればベース・コレクタ間の耐圧を大幅に向上でき、し
たがって動作速度の一層の高速化が実現できる。すなわ
ち、P1型グラフト・ベースとN+型埋込み拡散層間の
最短経路を本手法に基づく所望形状の埋込み絶縁膜を所
望箇所に延在させることにより任意に増大させることが
可能であり、耐圧の向上は容易に実現される。
また、上記特性を用いれば半導体基板主表面から0.1
−以下の深さ領域の半導体基板内に上部に均一厚さの半
導体基板薄層を制御性よく残置させたまま横穴を構成す
ることが可能となるので、上記横穴形成とそ・の壁面酸
化による絶縁膜形成を組合せることによりMO3型電界
トランジスタのチャネル領域厚さ成分を除く半導体基板
領域を絶縁膜で置換することができる。上記構成を有す
るMO8型電界効果トランジスタにおいては、ドレイン
側壁の上記絶縁膜として半導体基板の比誘電率より小さ
な比誘電率の材質を用いることができるのでドレイン強
電界が半導体基板に印加される現象を緩和することがで
きる。また、ドレイン強電界によるゲート電界の変調、
すなわち短チヤネル効果を緩和できるので、高パンチス
ルー耐圧を有し、閾電圧のゲート長依存性の少ない超微
細トランジスタを実現することができる。
−以下の深さ領域の半導体基板内に上部に均一厚さの半
導体基板薄層を制御性よく残置させたまま横穴を構成す
ることが可能となるので、上記横穴形成とそ・の壁面酸
化による絶縁膜形成を組合せることによりMO3型電界
トランジスタのチャネル領域厚さ成分を除く半導体基板
領域を絶縁膜で置換することができる。上記構成を有す
るMO8型電界効果トランジスタにおいては、ドレイン
側壁の上記絶縁膜として半導体基板の比誘電率より小さ
な比誘電率の材質を用いることができるのでドレイン強
電界が半導体基板に印加される現象を緩和することがで
きる。また、ドレイン強電界によるゲート電界の変調、
すなわち短チヤネル効果を緩和できるので、高パンチス
ルー耐圧を有し、閾電圧のゲート長依存性の少ない超微
細トランジスタを実現することができる。
本発明に基づけば、横穴の底面、および天井面は主表面
と平行に構成されるが、横穴方向を〔111〕と垂直な
く110>に設定すれば奥面を主表面と垂直に構成する
ことができるので、ゲート電極端と自己整合で構成する
横穴形成において、上記特性は超微細ゲート長を有する
MO8型トランジスタへの適用時に特に好都合である。
と平行に構成されるが、横穴方向を〔111〕と垂直な
く110>に設定すれば奥面を主表面と垂直に構成する
ことができるので、ゲート電極端と自己整合で構成する
横穴形成において、上記特性は超微細ゲート長を有する
MO8型トランジスタへの適用時に特に好都合である。
すなわち、横穴奥面、またはその酸化面は基板の深さ方
向に対し一様に構成できるためドレイン側壁絶縁膜位置
を高精度で設定制御することができる。上記設定におい
て、横穴の側壁面は(211)である。横穴側壁面には
あらかじめ素子間分離絶縁膜を構成しておけば横穴側壁
部は上記絶縁膜で決定される。
向に対し一様に構成できるためドレイン側壁絶縁膜位置
を高精度で設定制御することができる。上記設定におい
て、横穴の側壁面は(211)である。横穴側壁面には
あらかじめ素子間分離絶縁膜を構成しておけば横穴側壁
部は上記絶縁膜で決定される。
本発明に基づけば、形成される横穴の底面、および天井
面は主表面と平行に構成されるが、横穴奥行き方向をあ
らかじめ(111)と垂直なく110>軸方向に設定し
ておけば奥壁を主表面と垂直に構成することができる。
面は主表面と平行に構成されるが、横穴奥行き方向をあ
らかじめ(111)と垂直なく110>軸方向に設定し
ておけば奥壁を主表面と垂直に構成することができる。
上記設定において、横穴の側壁部では(211)面が垂
直面となるが(211)面は保存されず(111)面が
露出され、横穴断面は羨望形状となる。横穴側面はあら
かじめ素子間分離絶縁膜等を設置しておけば横穴側壁は
上記絶縁膜で決定することができる。
直面となるが(211)面は保存されず(111)面が
露出され、横穴断面は羨望形状となる。横穴側面はあら
かじめ素子間分離絶縁膜等を設置しておけば横穴側壁は
上記絶縁膜で決定することができる。
上記の横穴形成においては、天井面および底面があらが
しめ設定された深さを保持したまま、主表面と平行に構
成されることが、埋込み絶縁膜上の極薄単結晶層を再現
性、および制御性よく残置させるための基本である。本
発明者らは、上述した異方性エツチング機構を結晶面の
表面エネルギーとの関連に着目し、 (111)面を中
心とした種々の結晶面につきさらに詳細に検討した。表
面エネルギーとしては結合エネルギーと結晶面の結合手
(ダングリングボンド)数の積として算出した。算出し
た表面エネルギーは(ill)面が1.45 X 10
13e r g/cr&、 <111>軸から(110
>軸方向に約10°傾いた(332)面で約1.5X1
013e rg/aK、同じく16@傾いた(221)
面で1.6 X 1013e r glal、同じく2
2°傾いた(331)面で1.75X10” e r
glal、<111>軸から<001>軸方向に11°
傾いた(2233面で1.55X10”erg/aJ、
同じく30°傾いた(113)面で2.I X 10”
e r glalである。なお、く111〉軸と90°
傾いた(110)面で1.80XIO13erg/cn
f、(1oO)面で2.55X 10”e r gla
lで、上記の計算結果から表面エネルギーを<111>
軸からの傾きOの関数として表示すると、1θ1く20
°で鍋底傾向を示し、l 01〉20’ではθにほぼ比
例する関係を有することが明らかになった。さらに、ヒ
ドラジンによるエツチング速度の結晶面方位依存性およ
び表面エネルギーとの関連を調べたが、(111)面と
の傾きが206以下の各結晶面、(221)。
しめ設定された深さを保持したまま、主表面と平行に構
成されることが、埋込み絶縁膜上の極薄単結晶層を再現
性、および制御性よく残置させるための基本である。本
発明者らは、上述した異方性エツチング機構を結晶面の
表面エネルギーとの関連に着目し、 (111)面を中
心とした種々の結晶面につきさらに詳細に検討した。表
面エネルギーとしては結合エネルギーと結晶面の結合手
(ダングリングボンド)数の積として算出した。算出し
た表面エネルギーは(ill)面が1.45 X 10
13e r g/cr&、 <111>軸から(110
>軸方向に約10°傾いた(332)面で約1.5X1
013e rg/aK、同じく16@傾いた(221)
面で1.6 X 1013e r glal、同じく2
2°傾いた(331)面で1.75X10” e r
glal、<111>軸から<001>軸方向に11°
傾いた(2233面で1.55X10”erg/aJ、
同じく30°傾いた(113)面で2.I X 10”
e r glalである。なお、く111〉軸と90°
傾いた(110)面で1.80XIO13erg/cn
f、(1oO)面で2.55X 10”e r gla
lで、上記の計算結果から表面エネルギーを<111>
軸からの傾きOの関数として表示すると、1θ1く20
°で鍋底傾向を示し、l 01〉20’ではθにほぼ比
例する関係を有することが明らかになった。さらに、ヒ
ドラジンによるエツチング速度の結晶面方位依存性およ
び表面エネルギーとの関連を調べたが、(111)面と
の傾きが206以下の各結晶面、(221)。
(332)、(223)面等のエツチング速度は(11
1)面のエツチング速度と同様に極めて遅いものであっ
た。一方、(331)および(113)面等のエツチン
グ速度は、(110)面の約1/2となり、(100)
面と同様なエツチングの進行がII!察された。
1)面のエツチング速度と同様に極めて遅いものであっ
た。一方、(331)および(113)面等のエツチン
グ速度は、(110)面の約1/2となり、(100)
面と同様なエツチングの進行がII!察された。
上記の結果から、異方性エツチング機構は、結晶面の表
面エネルギーと相関関係を有し、表面エネルギーが最も
低い(111)、および(111)面からの傾きが20
@以下の表面エネルギーが、(111)面と同程度に低
い各結晶面で異方性エツチング速度が極端に遅くなるこ
とがわかった。
面エネルギーと相関関係を有し、表面エネルギーが最も
低い(111)、および(111)面からの傾きが20
@以下の表面エネルギーが、(111)面と同程度に低
い各結晶面で異方性エツチング速度が極端に遅くなるこ
とがわかった。
すなわち、本発明の精神は半導体主表面として、(11
1)面に限定されることなく、(111)面、すなわち
、<111>軸との傾きが20″以下の結晶面(h、に
、 Q)を主表面とする半導体基板においては、本発明
に基づいて所定の深さ領域に天井面と底面を主表面と平
行に構成できる。
1)面に限定されることなく、(111)面、すなわち
、<111>軸との傾きが20″以下の結晶面(h、に
、 Q)を主表面とする半導体基板においては、本発明
に基づいて所定の深さ領域に天井面と底面を主表面と平
行に構成できる。
すなわち、
の関係を有する(h、に、fi)面の単結晶半導体基板
であれば埋込み絶縁膜上に極薄の単結晶層を再現性およ
び制御性よく残置することができる。
であれば埋込み絶縁膜上に極薄の単結晶層を再現性およ
び制御性よく残置することができる。
以下1本発明を実施例によってさらに詳細に説明する。
説明の都合上1図面をもって説明するが要部が拡大して
示されているので注意を要する。
示されているので注意を要する。
また、説明を簡明にするため、各部の材質、半導体層の
導電型、および製造条件を規定して述べるが、材質、半
導体層の導電型、および製造条件は、これに限定される
ものでないことは言うまでもない。
導電型、および製造条件を規定して述べるが、材質、半
導体層の導電型、および製造条件は、これに限定される
ものでないことは言うまでもない。
実施例 1
第3図(A)〜(H)は、本発明による半導体装置の第
1の実施例を製造工程順に示した断面図である。
1の実施例を製造工程順に示した断面図である。
まず、第3図(A)に示すように、P導電型、抵抗率1
0Ω・1、主表面が(111)のSi基板1に公知のs
bの熱拡散法により深さ1p、不純物濃度3 X I
O19e1m−”のN+型埋込み層2を選択的に形成す
る。次に、全面に厚さ0.84のエピタキシャル層3を
成長する。しかる後、エピタキシャル層3の表面に熱酸
化法による厚さ50nmのS i O,膜2o、化学気
相反応(以下、CVDと記する)法による厚さ120n
mのSi。
0Ω・1、主表面が(111)のSi基板1に公知のs
bの熱拡散法により深さ1p、不純物濃度3 X I
O19e1m−”のN+型埋込み層2を選択的に形成す
る。次に、全面に厚さ0.84のエピタキシャル層3を
成長する。しかる後、エピタキシャル層3の表面に熱酸
化法による厚さ50nmのS i O,膜2o、化学気
相反応(以下、CVDと記する)法による厚さ120n
mのSi。
N4膜21、およびCVD法による厚さ900nmのS
in、膜22を順次形成した(第3図(A))。
in、膜22を順次形成した(第3図(A))。
第3図(A)の状態から、公知の写真蝕剣法により上記
積層絶縁膜20〜22をパターニングし、続いて、エピ
タキシャル層3も同時に0.3p深さエツチングした。
積層絶縁膜20〜22をパターニングし、続いて、エピ
タキシャル層3も同時に0.3p深さエツチングした。
エピタキシャル層3のエツチングは反応性イオンエツチ
ング法により、Si基板1の主表面と垂直方向にのみ進
行させた(第3図(B))。
ング法により、Si基板1の主表面と垂直方向にのみ進
行させた(第3図(B))。
第3図(B)の状態から、熱酸化法による30nm厚の
5in2膜とCVD法による120nm厚のSi、N、
膜の重合せ膜23を全面に形成した。
5in2膜とCVD法による120nm厚のSi、N、
膜の重合せ膜23を全面に形成した。
その後、反応性イオンエツチング(以下、RrEと記す
)法により基板1の主表面と平行な面に形成された上記
重合せ膜23を選択的にエツチングし、パターン側壁部
にのみ残置させる。続いて、パターニングされた積層絶
縁膜20〜22をマスクとして露出されているエピタキ
シャル層3に0.3−の深さでRIE法による垂直エツ
チングを施した(第3図(C))。
)法により基板1の主表面と平行な面に形成された上記
重合せ膜23を選択的にエツチングし、パターン側壁部
にのみ残置させる。続いて、パターニングされた積層絶
縁膜20〜22をマスクとして露出されているエピタキ
シャル層3に0.3−の深さでRIE法による垂直エツ
チングを施した(第3図(C))。
第3図(C)の状態から、80%抱水ヒドラジンとイソ
プロパ、トル、および1%トリトンX(エックス)(商
品名:界面活性剤)を200 : 20 :1の割合で
混合したエツチング液により液温60℃で25分間処理
し、第3図(D)に示すごとく、0.3−の奥行きを有
する横穴を形成した。横穴の奥行き方向、すなわち図面
の紙面と平行な方向は(01T1面方向である。上記の
エツチングにおいて、主表面と垂直な(111)面方向
にはほとんどエツチングが進行しなかった。また、Si
O2膜22中22.N4膜23もまったく浸蝕されなか
った。(211)軸方向、すなわち図面の紙面と垂直方
向には横穴高さの1/3、約1−エツチングが進行して
主表面から傾いた(Tll)面で停止する。なお、この
エツチングは上記ヒドラジン水溶液による必要はな(1
例えば水酸化カリウム(KOH)水溶液のごとく異方性
を有するエツチング液、または気相ドライエツチング法
に基づいてもよい。上記ヒドラジン水溶液により横穴を
形成した後、コレクタ形成予定領域の側壁に残置されて
いるSi、N4膜23をマイクロ波ドライエツチングに
より選択的に除去した(第3図(D))。
プロパ、トル、および1%トリトンX(エックス)(商
品名:界面活性剤)を200 : 20 :1の割合で
混合したエツチング液により液温60℃で25分間処理
し、第3図(D)に示すごとく、0.3−の奥行きを有
する横穴を形成した。横穴の奥行き方向、すなわち図面
の紙面と平行な方向は(01T1面方向である。上記の
エツチングにおいて、主表面と垂直な(111)面方向
にはほとんどエツチングが進行しなかった。また、Si
O2膜22中22.N4膜23もまったく浸蝕されなか
った。(211)軸方向、すなわち図面の紙面と垂直方
向には横穴高さの1/3、約1−エツチングが進行して
主表面から傾いた(Tll)面で停止する。なお、この
エツチングは上記ヒドラジン水溶液による必要はな(1
例えば水酸化カリウム(KOH)水溶液のごとく異方性
を有するエツチング液、または気相ドライエツチング法
に基づいてもよい。上記ヒドラジン水溶液により横穴を
形成した後、コレクタ形成予定領域の側壁に残置されて
いるSi、N4膜23をマイクロ波ドライエツチングに
より選択的に除去した(第3図(D))。
第3図(D)の状態から、横穴端部をなめらかにするた
めに、Si基板1の露出面を弗酸と硝酸の混合比1:1
00の溶液を用いて等方向に0.1//1m程度エツチ
ングした。しかる後1重合せ膜23を酸化阻止膜とする
選択熱酸化により露出しているSi基板に0.3−厚の
Sin、膜を形成して埋込み絶縁膜6とした。次に、酸
化阻止膜として使用した重合せ膜23を180℃に加熱
した燐酸溶液により選択除去した。ここで、Si、N4
膜21も端部から0.37/Inエツチングした。続い
て、1.5岬厚の多結晶(または非晶質)Si膜70を
CVD法により全面に堆積させてから打込み量I X
10”cm−”、加速エネルギー30keVの条件でボ
ロン(B)のイオン注入を行った(第3図(E))。
めに、Si基板1の露出面を弗酸と硝酸の混合比1:1
00の溶液を用いて等方向に0.1//1m程度エツチ
ングした。しかる後1重合せ膜23を酸化阻止膜とする
選択熱酸化により露出しているSi基板に0.3−厚の
Sin、膜を形成して埋込み絶縁膜6とした。次に、酸
化阻止膜として使用した重合せ膜23を180℃に加熱
した燐酸溶液により選択除去した。ここで、Si、N4
膜21も端部から0.37/Inエツチングした。続い
て、1.5岬厚の多結晶(または非晶質)Si膜70を
CVD法により全面に堆積させてから打込み量I X
10”cm−”、加速エネルギー30keVの条件でボ
ロン(B)のイオン注入を行った(第3図(E))。
第3図(E)の状態から、凹部が11M以上にわたり存
在する領域にのみフォトレジスト膜によるパターンを形
成残置し、さらに凹部を満たすごとく、1/ffi厚の
レジスト膜(図示せず)を塗布し、表面を平坦化した。
在する領域にのみフォトレジスト膜によるパターンを形
成残置し、さらに凹部を満たすごとく、1/ffi厚の
レジスト膜(図示せず)を塗布し、表面を平坦化した。
この状態からこれらのレジスト膜を均一にドライエツチ
ングし、凸部の多結晶Si膜70表面を露出させた。し
かる後、多結晶Si膜70の露出面からマイクロ波ドラ
イエツチングを進行させ、S、i02膜22上の多結晶
Si膜70を選択的に除去した。次に、露出した5i0
2膜22を弗酸水溶液で除去した(第3図(F))。
ングし、凸部の多結晶Si膜70表面を露出させた。し
かる後、多結晶Si膜70の露出面からマイクロ波ドラ
イエツチングを進行させ、S、i02膜22上の多結晶
Si膜70を選択的に除去した。次に、露出した5i0
2膜22を弗酸水溶液で除去した(第3図(F))。
第3図(F)の状態から、レジスト膜24を除去した後
、多結晶Si膜70内に添加されているボロンを活性化
させる目的で、900℃の熱処理を施し、合せてグラフ
トベース10を形成した。
、多結晶Si膜70内に添加されているボロンを活性化
させる目的で、900℃の熱処理を施し、合せてグラフ
トベース10を形成した。
しかる後、多結晶Si膜70を所望回路構成に従ってバ
ターニングし、ベース取出し電極7とした。
ターニングし、ベース取出し電極7とした。
次に、7気圧、900℃の条件による高圧湿式酸化を行
い、露出しているベース取出し電極7上に0.25,1
7I11厚の5in2膜14を形成した。続いて、Si
3N4膜21を180℃の熱燐酸溶液で除去した後、再
び全面にSi、N4膜(図示せず)をCVD法により堆
積し、コレクタ形成予定領域上の上記Si、N4膜を選
択除去し、燐(P)の熱拡散を施してN+型型数散層1
5形成した。この状態から再び湿式酸化を施してN+型
拡散店15上にS i O2膜140を形成してからP
拡散の選択マスクに用いた上記5iJN4膜を除去した
。次に、ベース形成予定領域以外をレジスト膜で覆い、
レジスト膜をマスクとするボロンのイオン注入を10e
Vの加速エネルギーで打込み1lX1014Cl11−
”なる条件で行い、レジスト膜を除去した後、活性化熱
処理を900℃で施し、真性ベース領域11を形成した
(第3図(G))。
い、露出しているベース取出し電極7上に0.25,1
7I11厚の5in2膜14を形成した。続いて、Si
3N4膜21を180℃の熱燐酸溶液で除去した後、再
び全面にSi、N4膜(図示せず)をCVD法により堆
積し、コレクタ形成予定領域上の上記Si、N4膜を選
択除去し、燐(P)の熱拡散を施してN+型型数散層1
5形成した。この状態から再び湿式酸化を施してN+型
拡散店15上にS i O2膜140を形成してからP
拡散の選択マスクに用いた上記5iJN4膜を除去した
。次に、ベース形成予定領域以外をレジスト膜で覆い、
レジスト膜をマスクとするボロンのイオン注入を10e
Vの加速エネルギーで打込み1lX1014Cl11−
”なる条件で行い、レジスト膜を除去した後、活性化熱
処理を900℃で施し、真性ベース領域11を形成した
(第3図(G))。
第3図(G)(7)状態から、S i O2膜20を選
択的に除去し、Si基板1の主表面を露出してから多結
晶(または非晶質)Si膜を再び堆積し。
択的に除去し、Si基板1の主表面を露出してから多結
晶(または非晶質)Si膜を再び堆積し。
砒素(As)のイオン注入とその活性化熱処理によるエ
ミッタ拡散層12を形成した。Asイオン注入は80k
eV、2 X 10”an−2の条件で、熱処理は95
0℃で実施した。次に、上記の多結晶Si膜にバターニ
ングを施し、尖ミッタ取出し電極13を形成した。続い
て、CVD法により燐が4モル%添加された0、4.厚
のSiO2膜と塗布法による0、12−のSi○2膜1
4膜製41に堆積し、表面の安定化と平坦化を行った。
ミッタ拡散層12を形成した。Asイオン注入は80k
eV、2 X 10”an−2の条件で、熱処理は95
0℃で実施した。次に、上記の多結晶Si膜にバターニ
ングを施し、尖ミッタ取出し電極13を形成した。続い
て、CVD法により燐が4モル%添加された0、4.厚
のSiO2膜と塗布法による0、12−のSi○2膜1
4膜製41に堆積し、表面の安定化と平坦化を行った。
しかる後、真空蒸着法による0、9膜M厚のAEI膜の
被着とそのバターニングによりベース電極17、エミッ
タ電極18、およびコレクタ電極19を含む電極・配線
を所望の回路構成に基づき形成した(第3図(H))。
被着とそのバターニングによりベース電極17、エミッ
タ電極18、およびコレクタ電極19を含む電極・配線
を所望の回路構成に基づき形成した(第3図(H))。
上述の製造工程を経て本実施例の半導体装置が製造され
るが、本実施例に基づく縦型NPNトランジスタの断面
を透過型電子顕微鏡によりWt察したところ、埋込み絶
縁膜6の端部は単結晶Si基板1の側面から0.4声横
方向に達しており、0.3#II+の接合深さを有する
P+型グラフトベース領域10をN1型埋込み拡散層2
から完全に分離していることが確認された。本実施例に
おいては、異方性エツチングにより半導体主表面を平行
な方向に0.3−エツチングした例について述べたが、
上記エツチング量は所望により増減させてよく、したが
って、埋込み絶縁膜6の単結晶領域内部への横方向埋込
みの程度は埋込み絶縁膜6の膜厚と独立に所望値に設定
できる。また、埋込み絶縁膜6は熱酸化で形成するSi
O2膜の例について記述したが、該絶縁膜6は堆積法等
、他の形成方法に基づいてもよく、またSi、N4膜等
異種の絶縁膜、または重合せ絶縁膜であってもよい。
るが、本実施例に基づく縦型NPNトランジスタの断面
を透過型電子顕微鏡によりWt察したところ、埋込み絶
縁膜6の端部は単結晶Si基板1の側面から0.4声横
方向に達しており、0.3#II+の接合深さを有する
P+型グラフトベース領域10をN1型埋込み拡散層2
から完全に分離していることが確認された。本実施例に
おいては、異方性エツチングにより半導体主表面を平行
な方向に0.3−エツチングした例について述べたが、
上記エツチング量は所望により増減させてよく、したが
って、埋込み絶縁膜6の単結晶領域内部への横方向埋込
みの程度は埋込み絶縁膜6の膜厚と独立に所望値に設定
できる。また、埋込み絶縁膜6は熱酸化で形成するSi
O2膜の例について記述したが、該絶縁膜6は堆積法等
、他の形成方法に基づいてもよく、またSi、N4膜等
異種の絶縁膜、または重合せ絶縁膜であってもよい。
上記のような構造上の改善の結果、本実施例では、ベー
ス・コレクタ間耐圧を従来(5v)に比して13Vと8
vも向上することができた。上記耐圧向上を踏まえ、エ
ピタキシャル層3の厚さを0.8−から0.5−と従来
構造の172倍の厚さまで薄くし、本実施例に基づいて
縦型NPN トランジスタを作製したが、ベース・コレ
クタ間耐圧は7vあり、かつ電流値を従来構造に比べ2
.5倍も増大させることができた。また、本実施例に基
づいて製造したECL (エミッタ・コレクタ・ロジッ
ク: Emitter Co11ector Logi
C)リングオシレータによる遅延時間を測定したところ
、従来(60ps)に比して格段に高速(30ps)の
特性が得られた。上記の特性は従来構造に比較して本実
施例に基づ<NPN トランジスタのグラフト・ベース
が能動領域に侵入しておらず、したがって実効的な能動
領域の拡大によるベース・コレクタ間耐圧の改善が可能
となった。上記によりN−型エピタキシャル層3厚の低
減が実現でき、より高速の動作が可能となった。
ス・コレクタ間耐圧を従来(5v)に比して13Vと8
vも向上することができた。上記耐圧向上を踏まえ、エ
ピタキシャル層3の厚さを0.8−から0.5−と従来
構造の172倍の厚さまで薄くし、本実施例に基づいて
縦型NPN トランジスタを作製したが、ベース・コレ
クタ間耐圧は7vあり、かつ電流値を従来構造に比べ2
.5倍も増大させることができた。また、本実施例に基
づいて製造したECL (エミッタ・コレクタ・ロジッ
ク: Emitter Co11ector Logi
C)リングオシレータによる遅延時間を測定したところ
、従来(60ps)に比して格段に高速(30ps)の
特性が得られた。上記の特性は従来構造に比較して本実
施例に基づ<NPN トランジスタのグラフト・ベース
が能動領域に侵入しておらず、したがって実効的な能動
領域の拡大によるベース・コレクタ間耐圧の改善が可能
となった。上記によりN−型エピタキシャル層3厚の低
減が実現でき、より高速の動作が可能となった。
実施例 2
第4図(A)〜(E)および第1図は、本発明の半導体
装置の第2の実施例を製造工程順に示す断面図で、第5
図は、第1図の平面図である。本実施例においては、エ
ミッタ領域とコレクタ領域が(111)と垂直なく11
0>軸と平行になるごとく構成した。上記実施例1にお
いて、エピタキシャル層3を形成した後、Si基板1に
達する深さ3−幅1.2虜の溝をRIE法により形成し
、溝部にU型素子間分離法として公知の手法により0.
2t1mのSi○2膜4の形成と多結晶Si(または非
晶質Si)膜5による溝内充填を行った。上記溝は活性
領域を囲むごとく構成した。続いて、上記実施例1に従
い、Si○2膜2o、21、およびSi、N、膜21を
形成した(第4図(A))。
装置の第2の実施例を製造工程順に示す断面図で、第5
図は、第1図の平面図である。本実施例においては、エ
ミッタ領域とコレクタ領域が(111)と垂直なく11
0>軸と平行になるごとく構成した。上記実施例1にお
いて、エピタキシャル層3を形成した後、Si基板1に
達する深さ3−幅1.2虜の溝をRIE法により形成し
、溝部にU型素子間分離法として公知の手法により0.
2t1mのSi○2膜4の形成と多結晶Si(または非
晶質Si)膜5による溝内充填を行った。上記溝は活性
領域を囲むごとく構成した。続いて、上記実施例1に従
い、Si○2膜2o、21、およびSi、N、膜21を
形成した(第4図(A))。
第4図(A)の状態から、上記実施例1に従い、重合せ
絶縁膜20〜2゛2、およびエピタキシャル層3のパタ
ーニングを行う。上記パターニングにおいて、縦型NP
Nトランジスタと横型PNPトランジスタの(ljl)
と垂直なく211>軸方向(図面の紙面と垂直方向)の
活性領域、および縦型N P N トランジスタのコレ
クタ領域の〔111〕と垂直な(110>軸方向の一端
はU型素子間分離領域で設定されるように5in2膜4
、または多結晶Si膜膜上上一部重なるようにパターニ
ングする。続いて、パターニングしたエピタキシャル層
3の側面にSiO2とSi3N、膜の重合せ膜23を実
施例1に従って残置させる(第4図(B))。
絶縁膜20〜2゛2、およびエピタキシャル層3のパタ
ーニングを行う。上記パターニングにおいて、縦型NP
Nトランジスタと横型PNPトランジスタの(ljl)
と垂直なく211>軸方向(図面の紙面と垂直方向)の
活性領域、および縦型N P N トランジスタのコレ
クタ領域の〔111〕と垂直な(110>軸方向の一端
はU型素子間分離領域で設定されるように5in2膜4
、または多結晶Si膜膜上上一部重なるようにパターニ
ングする。続いて、パターニングしたエピタキシャル層
3の側面にSiO2とSi3N、膜の重合せ膜23を実
施例1に従って残置させる(第4図(B))。
第4図(B)の状態から上記実施例1に従い、(111
)と垂直な(110>軸方向に、主表面と平行な天井面
、床面を有し、奥壁が垂直な横穴をSi基板1内に形成
する。ここで<110>軸と垂直なく211>軸方向は
素子間分離絶縁膜4により規定されており、エツチング
は2次元的に進行するだけである(第4図(C))。
)と垂直な(110>軸方向に、主表面と平行な天井面
、床面を有し、奥壁が垂直な横穴をSi基板1内に形成
する。ここで<110>軸と垂直なく211>軸方向は
素子間分離絶縁膜4により規定されており、エツチング
は2次元的に進行するだけである(第4図(C))。
第4図(C)の状態から、上記実施例1に従い、埋込み
絶縁膜6の形成、多結晶Si膜70の堆積、および凸部
の多結晶Si膜70を選択的に除去するためのパターニ
ングされたレジスト膜240の設置とレジスト膜24の
全面塗布を行う(第4図(D))。
絶縁膜6の形成、多結晶Si膜70の堆積、および凸部
の多結晶Si膜70を選択的に除去するためのパターニ
ングされたレジスト膜240の設置とレジスト膜24の
全面塗布を行う(第4図(D))。
第4図(D)の状態から、レジスト膜240.24の平
坦化エツチング以下、上記実施例1に従い製造を進める
が、P+型グラフトベース10をベース取出し電極7に
あらかじめ添加したボロンの熱拡散により形成する工程
において、横型1)NPトランジスタのP+型エミッタ
拡散層8、およびP+型コレクタ拡散F!J9も同様に
形成した。しかる後、上記実施例1に従ってベース取出
し電極7、および横型PNPトランジスタのエミッタ取
出し電極71上を酸化し、Sio2膜14膜形4した(
第4図(E))。
坦化エツチング以下、上記実施例1に従い製造を進める
が、P+型グラフトベース10をベース取出し電極7に
あらかじめ添加したボロンの熱拡散により形成する工程
において、横型1)NPトランジスタのP+型エミッタ
拡散層8、およびP+型コレクタ拡散F!J9も同様に
形成した。しかる後、上記実施例1に従ってベース取出
し電極7、および横型PNPトランジスタのエミッタ取
出し電極71上を酸化し、Sio2膜14膜形4した(
第4図(E))。
第4図(、E)の状態から、上記実施例1に従い製造を
進めるが、N++エミッタ拡散層12をエミッタ取出し
電極13中に添、加してあったAsの拡散により形成す
る工程において、横型PNPトランジスタ形成予定領域
ではエミッタ取出し電極13に用いる多結晶Si膜は除
去し、N+型抵拡散層エピタキシャル層3表面部に形成
されない構成にしておく。しかる後、上記実施例1に従
いエミッタ電極等を含む電極および配線まで形成した。
進めるが、N++エミッタ拡散層12をエミッタ取出し
電極13中に添、加してあったAsの拡散により形成す
る工程において、横型PNPトランジスタ形成予定領域
ではエミッタ取出し電極13に用いる多結晶Si膜は除
去し、N+型抵拡散層エピタキシャル層3表面部に形成
されない構成にしておく。しかる後、上記実施例1に従
いエミッタ電極等を含む電極および配線まで形成した。
第1図は、本実施例に従って製造した半導体装置の断面
図であり、横型PNP トランジスタ100と縦型NP
Nトランジスタ101が同時に形成された(縦型NPN
トランジスタ101のベース取出し電極7は横型PNP
トランジスタ100のコレクタ9に接続された構成が
図示されている)。
図であり、横型PNP トランジスタ100と縦型NP
Nトランジスタ101が同時に形成された(縦型NPN
トランジスタ101のベース取出し電極7は横型PNP
トランジスタ100のコレクタ9に接続された構成が
図示されている)。
また、第5図は本実施例に基づく半導体装置を示す平面
図であり、161は横型PNPトランジスタ100のコ
レクタ取出し電極71との、171は縦型NPN トラ
ンジスタ101のベース取出し電極7との、181は同
じくエミッタ取出し電極13との、191は同じくコレ
クタ拡散層15との各々接続孔である。第5図において
1本実施例に基づく半導体装置においては、横型PNP
トランジスタ100のエミッタ8とコレクタ9が、縦型
NPNトランジスタ101のエミッタ12とコレクタ1
5が[111]と垂直なく110>軸方向に配置され、
(1,11)と垂直なく110>軸と垂直方向は素子間
分離絶縁膜4で活性領域が規定される構成となっている
。上記構成により、本実施例に基づく半導体装置におい
ては埋込み絶縁膜6が半導体基板1表面と平行に、かつ
(110)面とも平行に形成され、P+型グラフトベー
ス領域10とN++埋込み層2と場所によらず、均一間
隔で分離することができた。また、[1,113に垂直
なく211>軸方向は素子間分離絶縁膜4で規定される
ため、主表面と平行でない(111)面は横穴形成異方
性エッチでは露出せず、鋭角面は形成されない。鋭角部
への厚い酸化膜形成は酸化膜と半導体基板との熱膨張係
数差により結晶欠陥等を生じ易い。本実施例に基づく半
導体装置において、埋込み絶縁膜形成後の半導体基板1
を電子顕微鏡等による結晶Wt察を行ったが、結晶欠陥
はまった<amされなかった。また、本実施例に基づく
縦型NPNトランジスタ101を並列に接続した構成に
より結晶欠陥に基づく不良を耐圧測定より評価したが、
良品率は99.99.9%と極めて良好であった。本実
施例に基づく縦型N、PNトランジスタ101のベース
・コレクタ間耐圧は13Vと上記実施例1に基づく縦型
NPNトランジスタで得られた最高値と同等な特性を示
し、かつ良品率で優れていた。
図であり、161は横型PNPトランジスタ100のコ
レクタ取出し電極71との、171は縦型NPN トラ
ンジスタ101のベース取出し電極7との、181は同
じくエミッタ取出し電極13との、191は同じくコレ
クタ拡散層15との各々接続孔である。第5図において
1本実施例に基づく半導体装置においては、横型PNP
トランジスタ100のエミッタ8とコレクタ9が、縦型
NPNトランジスタ101のエミッタ12とコレクタ1
5が[111]と垂直なく110>軸方向に配置され、
(1,11)と垂直なく110>軸と垂直方向は素子間
分離絶縁膜4で活性領域が規定される構成となっている
。上記構成により、本実施例に基づく半導体装置におい
ては埋込み絶縁膜6が半導体基板1表面と平行に、かつ
(110)面とも平行に形成され、P+型グラフトベー
ス領域10とN++埋込み層2と場所によらず、均一間
隔で分離することができた。また、[1,113に垂直
なく211>軸方向は素子間分離絶縁膜4で規定される
ため、主表面と平行でない(111)面は横穴形成異方
性エッチでは露出せず、鋭角面は形成されない。鋭角部
への厚い酸化膜形成は酸化膜と半導体基板との熱膨張係
数差により結晶欠陥等を生じ易い。本実施例に基づく半
導体装置において、埋込み絶縁膜形成後の半導体基板1
を電子顕微鏡等による結晶Wt察を行ったが、結晶欠陥
はまった<amされなかった。また、本実施例に基づく
縦型NPNトランジスタ101を並列に接続した構成に
より結晶欠陥に基づく不良を耐圧測定より評価したが、
良品率は99.99.9%と極めて良好であった。本実
施例に基づく縦型N、PNトランジスタ101のベース
・コレクタ間耐圧は13Vと上記実施例1に基づく縦型
NPNトランジスタで得られた最高値と同等な特性を示
し、かつ良品率で優れていた。
実施例 3
第8図(A)〜(C)、および第6図は本発明の第3の
実施例を製造工程順に示す断面図および完成断面図であ
る。
実施例を製造工程順に示す断面図および完成断面図であ
る。
第8図(A)に示すように、P導電型、抵抗率10Ω・
■、主表面が(111)のSi基板1の主表面に公知の
素子間分離技術を用いて溝埋込み型素子間分離絶縁膜2
00を所望箇所に形成し、活性領域を区画分離する。活
性領域表面に15nm厚の薄いS i O2膜を熱酸化
法により形成し、ゲート絶縁11!i30とした。次に
、多結晶Si(または非晶質5i)1140の堆積とP
oCらを用いた燐の熱拡散により低抵抗し、続いてSi
3N4膜とSiO□膜の重合せ絶縁膜50を各々化学気
相反応により堆積した。この後、重合せ絶縁膜5o、
−多結晶Si膜40、およびゲート絶縁膜30を、レジ
スト膜(図示していない)を用いて逐次パターニングし
、ゲート保護絶縁膜50およびゲート電極40を形成し
た。さらに、パターニングに用いた上記レジスト膜を残
置したままシリコン基板1を0.3−深さだけドライエ
ツチング法により垂直方向にのみエツチングした。しか
る後、上記レジスト膜を除去してからシリコン基板1の
露出面を酸化し、12nmのSio2膜(図示していな
い)を形成し、その後、120nmのSi、N4膜60
を全面に堆積させた。この状態から、スパッタイオンエ
ツチングにより基板表面と垂直方向に上記Si、N、膜
60をエツチングし、ゲート電極40等の側壁部にのみ
Si3N4膜60を残置させた(第8図(A))。
■、主表面が(111)のSi基板1の主表面に公知の
素子間分離技術を用いて溝埋込み型素子間分離絶縁膜2
00を所望箇所に形成し、活性領域を区画分離する。活
性領域表面に15nm厚の薄いS i O2膜を熱酸化
法により形成し、ゲート絶縁11!i30とした。次に
、多結晶Si(または非晶質5i)1140の堆積とP
oCらを用いた燐の熱拡散により低抵抗し、続いてSi
3N4膜とSiO□膜の重合せ絶縁膜50を各々化学気
相反応により堆積した。この後、重合せ絶縁膜5o、
−多結晶Si膜40、およびゲート絶縁膜30を、レジ
スト膜(図示していない)を用いて逐次パターニングし
、ゲート保護絶縁膜50およびゲート電極40を形成し
た。さらに、パターニングに用いた上記レジスト膜を残
置したままシリコン基板1を0.3−深さだけドライエ
ツチング法により垂直方向にのみエツチングした。しか
る後、上記レジスト膜を除去してからシリコン基板1の
露出面を酸化し、12nmのSio2膜(図示していな
い)を形成し、その後、120nmのSi、N4膜60
を全面に堆積させた。この状態から、スパッタイオンエ
ツチングにより基板表面と垂直方向に上記Si、N、膜
60をエツチングし、ゲート電極40等の側壁部にのみ
Si3N4膜60を残置させた(第8図(A))。
第8図(A)に示す状態から、重合せ絶縁膜50、およ
び素子間分離絶縁膜200をマスクにしてシリコン基板
1をスパッタイオンエツチング法によりさらに0.3−
垂直方向にエツチングした。この状態から、80%抱水
ヒドラジンとイソプロパトルおよび1%トリトン×(商
品名:界面活性剤)を2.00:20:1の割合で混合
したエツチング液により、露出されているシリコン基板
面をエツチングした。エツチング液の温度は10℃に保
持した。上記のエツチング方法においては<111>に
はエツチングがほとんど進行されず、(111)半導体
基板の主表面と平行面方向にはエツチングされない。さ
らに、5in2膜やSi3N4膜も全くエツチングされ
ず、素子間分離絶縁膜200やゲート保護絶縁膜50、
およびSi。
び素子間分離絶縁膜200をマスクにしてシリコン基板
1をスパッタイオンエツチング法によりさらに0.3−
垂直方向にエツチングした。この状態から、80%抱水
ヒドラジンとイソプロパトルおよび1%トリトン×(商
品名:界面活性剤)を2.00:20:1の割合で混合
したエツチング液により、露出されているシリコン基板
面をエツチングした。エツチング液の温度は10℃に保
持した。上記のエツチング方法においては<111>に
はエツチングがほとんど進行されず、(111)半導体
基板の主表面と平行面方向にはエツチングされない。さ
らに、5in2膜やSi3N4膜も全くエツチングされ
ず、素子間分離絶縁膜200やゲート保護絶縁膜50、
およびSi。
N4膜60で覆われたゲート電極40も浸触されない。
(111)主表面上のゲート電極40のゲート長方向が
[111]と垂直なく211>に設定されている場合、
上記工程によりゲート電極40下部の半導体基板1がエ
ツチングされる量。
[111]と垂直なく211>に設定されている場合、
上記工程によりゲート電極40下部の半導体基板1がエ
ツチングされる量。
すなわち横穴奥行きはエツチング時間に依存せず、横穴
高さの1/3、すなわち0.1.であった。
高さの1/3、すなわち0.1.であった。
上記は半導体主表面が(111)である場合、横穴奥面
は(Tll)、(11丁)、または(1工1)のいずれ
かの面が現れ、それ以上エツチングが進行しなくなった
ためと考えられる。なお、上記工程は他のエツチング液
、たとえば水酸化カリウム(KOH)水溶液などのごと
く半導体基板の面方位に依存してエツチング速度が大幅
に異なるエツチング液であればよい。また上記エツチン
グは溶液によらず気体を用いたドライエツチング法に基
づいても差し支えない(第8図(B))。
は(Tll)、(11丁)、または(1工1)のいずれ
かの面が現れ、それ以上エツチングが進行しなくなった
ためと考えられる。なお、上記工程は他のエツチング液
、たとえば水酸化カリウム(KOH)水溶液などのごと
く半導体基板の面方位に依存してエツチング速度が大幅
に異なるエツチング液であればよい。また上記エツチン
グは溶液によらず気体を用いたドライエツチング法に基
づいても差し支えない(第8図(B))。
第8図(B)の状態から、露出されている半導体基板1
部を全面的に0.1部程度エツチングした。エツチング
には弗酸/硝酸の混合比1/200の溶液を用いた。し
かる後、Si3N4膜60、およびゲート保護絶縁膜5
0を酸化阻止膜とする熱酸化を施し、露出されている半
導体基板1面にo、3IIrnのS i O2膜を形成
し、埋込み絶縁膜70とした。次に露出残置されている
Si、N4膜60を160℃に加熱された燐酸溶液によ
り選択除去してから800℃の湿式酸化法により高濃度
に燐が添加されているゲート電極40の側壁に選択的に
0.2部M厚のSiO□膜を形成した。上記熱酸化工程
により低不純物濃度基板面に形成される50nm厚の薄
い5iO7膜を除去し、ゲート電極40の側壁部に0.
15−厚のゲート側壁絶縁膜80を選択的に形成した。
部を全面的に0.1部程度エツチングした。エツチング
には弗酸/硝酸の混合比1/200の溶液を用いた。し
かる後、Si3N4膜60、およびゲート保護絶縁膜5
0を酸化阻止膜とする熱酸化を施し、露出されている半
導体基板1面にo、3IIrnのS i O2膜を形成
し、埋込み絶縁膜70とした。次に露出残置されている
Si、N4膜60を160℃に加熱された燐酸溶液によ
り選択除去してから800℃の湿式酸化法により高濃度
に燐が添加されているゲート電極40の側壁に選択的に
0.2部M厚のSiO□膜を形成した。上記熱酸化工程
により低不純物濃度基板面に形成される50nm厚の薄
い5iO7膜を除去し、ゲート電極40の側壁部に0.
15−厚のゲート側壁絶縁膜80を選択的に形成した。
その状態から化学気相反応により0 、91部m厚の多
結晶Si膜9oの堆積を施してから燐(P)のイオン注
入を加速エネルギー80keV、注入量5 X 101
sa+1−”の条件で実施した。しかる後、N2雰囲気
中で950℃、10分の加熱処理を行い、注入イオンの
活性化とソース拡散層110、およびドレイン拡散層1
11をSi基板1内に形成した(第8図(C))。
結晶Si膜9oの堆積を施してから燐(P)のイオン注
入を加速エネルギー80keV、注入量5 X 101
sa+1−”の条件で実施した。しかる後、N2雰囲気
中で950℃、10分の加熱処理を行い、注入イオンの
活性化とソース拡散層110、およびドレイン拡散層1
11をSi基板1内に形成した(第8図(C))。
第8図(C)の状態から、多結晶Si膜90の平坦化エ
ッチを行い、各々分離されたソース取出し電極91、お
よびドレイン取出し電極92を形成した。次に、わずか
に燐が添加されたS i O2膜をo、5IRn厚で堆
積し、表面安定化膜120とした。最後に、表面安定化
膜120の所望箇所に開九を施し、晟を主成分とする電
極配線膜の被着と所望の回路楕成に基づくパターニング
を行いソース電極130.およびドレイン電極140を
含む電極および配線を形成した(第6図)。
ッチを行い、各々分離されたソース取出し電極91、お
よびドレイン取出し電極92を形成した。次に、わずか
に燐が添加されたS i O2膜をo、5IRn厚で堆
積し、表面安定化膜120とした。最後に、表面安定化
膜120の所望箇所に開九を施し、晟を主成分とする電
極配線膜の被着と所望の回路楕成に基づくパターニング
を行いソース電極130.およびドレイン電極140を
含む電極および配線を形成した(第6図)。
上記の製造工程を経て半導体装置を製造したがソース−
ドレイン方向を〔OT1〕、または〔01工〕になるご
とくゲート電極向きをあらかじめ設定したトランジスタ
においては、第8図(B)の状態でゲート電極40直下
のSi基板横穴面は天井部および底面部は(111)、
横穴奥面が(111)と垂直の関係にある(110)面
であった。ゲート幅方向、すなわち、第8図(B)の紙
面に垂直方向に関しては素子間分離絶縁膜(図示せず)
の端部で規定されていた。横穴天井面は(111)であ
り、基板主表面と厳密に平行な関係にある。したがって
、上記天井面を熱酸化することにより形成される埋込み
絶縁膜7o上の単結晶層は均一厚さで、かつ極薄に構成
された。本実施例に基づく半導体装置においては、上記
単結晶層は75nm厚で均一に構成されていることを断
面wt祭により確認した。本実施例に基づき製造された
ゲート長0.5tlr++、実効チャネル長0.37a
+のMOSトランジスタにつきソース・ドレイン間耐圧
を測定したところ、約9.5vと高い値が得られた。比
較のために同時に製造した同一ゲート寸法の通常構造の
トランジスタにおいては約4.5■であり、パンチスル
ー耐圧で制限されていた。
ドレイン方向を〔OT1〕、または〔01工〕になるご
とくゲート電極向きをあらかじめ設定したトランジスタ
においては、第8図(B)の状態でゲート電極40直下
のSi基板横穴面は天井部および底面部は(111)、
横穴奥面が(111)と垂直の関係にある(110)面
であった。ゲート幅方向、すなわち、第8図(B)の紙
面に垂直方向に関しては素子間分離絶縁膜(図示せず)
の端部で規定されていた。横穴天井面は(111)であ
り、基板主表面と厳密に平行な関係にある。したがって
、上記天井面を熱酸化することにより形成される埋込み
絶縁膜7o上の単結晶層は均一厚さで、かつ極薄に構成
された。本実施例に基づく半導体装置においては、上記
単結晶層は75nm厚で均一に構成されていることを断
面wt祭により確認した。本実施例に基づき製造された
ゲート長0.5tlr++、実効チャネル長0.37a
+のMOSトランジスタにつきソース・ドレイン間耐圧
を測定したところ、約9.5vと高い値が得られた。比
較のために同時に製造した同一ゲート寸法の通常構造の
トランジスタにおいては約4.5■であり、パンチスル
ー耐圧で制限されていた。
上記の耐圧比較から、本実施例に基づくMoSトランジ
スタにおいては、従来の通常構造に比ベパンチスルー耐
圧が約2倍と向上された。こらに。
スタにおいては、従来の通常構造に比ベパンチスルー耐
圧が約2倍と向上された。こらに。
本実施例に基づき種々のゲート長を有するMOSトラン
ジスタを製造し、ドレイン電圧5vにおける閾電圧値の
ゲート長依存性を測定したところ、ゲート長が十分に長
い(5m)トランジスタの閾電圧値に対し、0.5V低
下するゲート長は0.2−であった。一方1通常構造ト
ランジスタにおいてはゲート長0.8虜であり、本実施
例構造により短チヤネル効果が格段に改善されたことが
確認された。すなわち、本実施例に基づけば、5vなる
通常電源電圧においても高信頼度で動作でき、したがっ
て、高速動作可能な、かつ、短チヤネル効果が極めて小
さい極微細トランジスタを実現できる。
ジスタを製造し、ドレイン電圧5vにおける閾電圧値の
ゲート長依存性を測定したところ、ゲート長が十分に長
い(5m)トランジスタの閾電圧値に対し、0.5V低
下するゲート長は0.2−であった。一方1通常構造ト
ランジスタにおいてはゲート長0.8虜であり、本実施
例構造により短チヤネル効果が格段に改善されたことが
確認された。すなわち、本実施例に基づけば、5vなる
通常電源電圧においても高信頼度で動作でき、したがっ
て、高速動作可能な、かつ、短チヤネル効果が極めて小
さい極微細トランジスタを実現できる。
上述した製造工程において、埋込み絶縁膜70の膜厚を
厚く形成するか、または基板1内に形成する横穴位置を
基板主表面に近づけるかすることにより、埋込み絶縁膜
上に残置される単結晶層をさらに薄くすることができる
。単結晶層厚を30nmにした本実施例に基づくMOS
トランジスタの短チヤネル効果特性を評価したところ、
実効ゲート長が0.1t!mのトランジスタにおいても
長チャネルトランジスタの閾電圧値よりも0.3VLか
低下が見られず、単結晶層厚が薄いほど短チヤネル効果
が改善されることが明らかになった。本実施例に基づい
て、種々の単結晶層厚を有する超微細トランジスタを製
造し、短チヤネル効果特性を評価したところ、埋込み絶
縁膜上の単結晶層が0.2trm以下であれば短チヤネ
ル効果が改善される傾向が見られたが、特に0.1−以
下で顕著であった。
厚く形成するか、または基板1内に形成する横穴位置を
基板主表面に近づけるかすることにより、埋込み絶縁膜
上に残置される単結晶層をさらに薄くすることができる
。単結晶層厚を30nmにした本実施例に基づくMOS
トランジスタの短チヤネル効果特性を評価したところ、
実効ゲート長が0.1t!mのトランジスタにおいても
長チャネルトランジスタの閾電圧値よりも0.3VLか
低下が見られず、単結晶層厚が薄いほど短チヤネル効果
が改善されることが明らかになった。本実施例に基づい
て、種々の単結晶層厚を有する超微細トランジスタを製
造し、短チヤネル効果特性を評価したところ、埋込み絶
縁膜上の単結晶層が0.2trm以下であれば短チヤネ
ル効果が改善される傾向が見られたが、特に0.1−以
下で顕著であった。
上記′の実施例においては説明の都合上、単体のトラン
ジスタについて述べたが、本実施例は同一(111)面
基板上に複数個のトランジスタを有する半導体集積回路
装置に適用できる。この場合、本実施例に基づく複数個
のトランジスタと従来公知構造の複数個のトランジスタ
を同一基板上に混在させた構成でも差し支えない。上記
構成において、本実施例に基づく複数個のトランジスタ
はゲート長方向が<110>方向に設定されていること
が望ましい。
ジスタについて述べたが、本実施例は同一(111)面
基板上に複数個のトランジスタを有する半導体集積回路
装置に適用できる。この場合、本実施例に基づく複数個
のトランジスタと従来公知構造の複数個のトランジスタ
を同一基板上に混在させた構成でも差し支えない。上記
構成において、本実施例に基づく複数個のトランジスタ
はゲート長方向が<110>方向に設定されていること
が望ましい。
さらに、本実施例においては埋込み絶縁膜70をソース
拡散層110、およびドレイン拡散層110の下部に構
成した場合について述べたが、所望により一方のみの構
成とし、他方は通常構造の拡散層としたトランジスタ構
造であっても差し支えない。また、本実施例はnチャネ
ル型トランジスタに関するものであるが、pチャネル型
トランジスタ、およびnチャネル型トランジスタとpチ
ャネル型トランジスタによるCMO8構成に対しても同
様に適用できることは言うまでもない。
拡散層110、およびドレイン拡散層110の下部に構
成した場合について述べたが、所望により一方のみの構
成とし、他方は通常構造の拡散層としたトランジスタ構
造であっても差し支えない。また、本実施例はnチャネ
ル型トランジスタに関するものであるが、pチャネル型
トランジスタ、およびnチャネル型トランジスタとpチ
ャネル型トランジスタによるCMO8構成に対しても同
様に適用できることは言うまでもない。
実施例 4
上記第3の実施例において、Si基板1として<111
>軸から<110>方向に約10°傾いた<332>軸
に垂直な面を主表面とする基板を用い、上記第1の実施
例に従って半導体装置を製造した。本実施例においては
ソース−トレイン方向を〈工10〉、またはく1工0〉
方向に設定し、ゲート幅方向をくエエ3〉とした。ヒド
ラジン混合液によりシリコン基板内に形成された横穴の
天井面、および底面は断面観察の結果、主表面と平行面
であり(332)面であった。横穴奥面は(工10)面
で天井面、および底面と垂直であった。横穴側面は素子
間分離絶縁膜200で規定されていた。上記横穴壁面酸
化により埋込み絶縁膜70を形成したが、埋込み絶縁膜
70上の単結晶層厚を50nmに保ったまま種々の埋込
み絶縁膜70間の間隔を有する複数個のnチャネル型M
○Sトランジスタを製造した。トランジスタの実効チャ
ネル長は0.5−、埋込み絶縁膜の膜厚は0.1tIt
nに各々設定し、埋込み絶縁膜間間隔dは横穴エツチン
グ量の制御により変化させた。各トランジスタのソース
・ドレイン間耐圧を測定したところ、0.4.0.3.
0.2amの各間隔のトランジスタにおいて各々7.5
v、9v、11vとなったが、0.5−以上のd値のト
ランジスタでは耐圧向上の効果は見られなかった。
>軸から<110>方向に約10°傾いた<332>軸
に垂直な面を主表面とする基板を用い、上記第1の実施
例に従って半導体装置を製造した。本実施例においては
ソース−トレイン方向を〈工10〉、またはく1工0〉
方向に設定し、ゲート幅方向をくエエ3〉とした。ヒド
ラジン混合液によりシリコン基板内に形成された横穴の
天井面、および底面は断面観察の結果、主表面と平行面
であり(332)面であった。横穴奥面は(工10)面
で天井面、および底面と垂直であった。横穴側面は素子
間分離絶縁膜200で規定されていた。上記横穴壁面酸
化により埋込み絶縁膜70を形成したが、埋込み絶縁膜
70上の単結晶層厚を50nmに保ったまま種々の埋込
み絶縁膜70間の間隔を有する複数個のnチャネル型M
○Sトランジスタを製造した。トランジスタの実効チャ
ネル長は0.5−、埋込み絶縁膜の膜厚は0.1tIt
nに各々設定し、埋込み絶縁膜間間隔dは横穴エツチン
グ量の制御により変化させた。各トランジスタのソース
・ドレイン間耐圧を測定したところ、0.4.0.3.
0.2amの各間隔のトランジスタにおいて各々7.5
v、9v、11vとなったが、0.5−以上のd値のト
ランジスタでは耐圧向上の効果は見られなかった。
本実施例において、<111>軸からく110〉方向に
約16°傾いた(221>軸に垂直な面を主表面とする
基板を用い、ソース・ドレイン方向を<T 10>また
はく1TO〉方向に設定し製造した半導体装置では横穴
の天井面および底面は主表面と平行な(221)面が得
られたが、く111〉軸から<110>軸方向に約22
°傾いた<331>軸に垂直な面を主表面に用いた半導
体装置においては形成された横穴の天井面、および底面
は主表面と22°傾いた(111)面が現ねれ、埋込み
絶縁膜70上には均一厚の単結晶層は得られなかった。
約16°傾いた(221>軸に垂直な面を主表面とする
基板を用い、ソース・ドレイン方向を<T 10>また
はく1TO〉方向に設定し製造した半導体装置では横穴
の天井面および底面は主表面と平行な(221)面が得
られたが、く111〉軸から<110>軸方向に約22
°傾いた<331>軸に垂直な面を主表面に用いた半導
体装置においては形成された横穴の天井面、および底面
は主表面と22°傾いた(111)面が現ねれ、埋込み
絶縁膜70上には均一厚の単結晶層は得られなかった。
また、<111>軸から<001>方向に約11°傾け
た<223>軸に垂直な面を主表面として製造した本実
施例に基づく半導体装置においでは主表面と平行な天井
面および底面を有する横 穴が形成された。しか
しながら、<111>軸がら<001>方向に約30@
傾いた<113>軸に垂直な面を主表面として製造され
た本実施例に基づく半導体装置においては、天井面およ
び底面が主表面と平行な横穴形成はできなかった。
た<223>軸に垂直な面を主表面として製造した本実
施例に基づく半導体装置においでは主表面と平行な天井
面および底面を有する横 穴が形成された。しか
しながら、<111>軸がら<001>方向に約30@
傾いた<113>軸に垂直な面を主表面として製造され
た本実施例に基づく半導体装置においては、天井面およ
び底面が主表面と平行な横穴形成はできなかった。
上記の結果は、(111)からの傾きが約206以上の
各面においては形成される横穴の天井および底面が主表
面と平行でかつあらかじめ設定した深さ部に構成づき、
したがって埋込み絶縁膜70上に極薄単結晶層を再現性
、および制御性よく残置できるが傾きが約20°以上の
結晶面では極薄単結晶層の残置を制御できないことを示
している。前者の結晶面を主表面とし、本実施例に基づ
いて製造した半導体装置において、埋込み絶縁膜70間
の間隔が実効チャネル長より狭く構成したトランジスタ
においては前記第1の実施例に基づいたトランジスタと
同様な効果、すなわち、ソース・トレイン間の耐圧向上
、および短チヤネル効果の改善が見られた。
各面においては形成される横穴の天井および底面が主表
面と平行でかつあらかじめ設定した深さ部に構成づき、
したがって埋込み絶縁膜70上に極薄単結晶層を再現性
、および制御性よく残置できるが傾きが約20°以上の
結晶面では極薄単結晶層の残置を制御できないことを示
している。前者の結晶面を主表面とし、本実施例に基づ
いて製造した半導体装置において、埋込み絶縁膜70間
の間隔が実効チャネル長より狭く構成したトランジスタ
においては前記第1の実施例に基づいたトランジスタと
同様な効果、すなわち、ソース・トレイン間の耐圧向上
、および短チヤネル効果の改善が見られた。
以上説明したように、本発明によれば埋込み絶縁膜を半
導体基板側壁と自己整合、すなわち一定寸法でかつ半導
体主表面と平行に導入できる。本発明は原理として結晶
方位を利用するものであり、埋込み絶縁膜領域の設定は
極めて正確に制御できるので、超微細トランジスタの微
細化を何ら損うことはない。
導体基板側壁と自己整合、すなわち一定寸法でかつ半導
体主表面と平行に導入できる。本発明は原理として結晶
方位を利用するものであり、埋込み絶縁膜領域の設定は
極めて正確に制御できるので、超微細トランジスタの微
細化を何ら損うことはない。
バイポーラトランジスタへの適用においては。
埋込み絶縁膜を所望のごとく制御できるため埋込み絶縁
膜上半導体基板の結晶性を損うことなく、ベース・コレ
クタ間耐圧を従来に比べ2倍以上に向上できる。したが
って、ベース・コレクタ間耐圧を所望値以上に設計する
場合はエピタキシャル層をより薄く構成でき、かつ、グ
ラフトベース領域を真性ベース内に侵入させることもな
いので、能動領域は従来構造に比して大幅に拡大できる
。
膜上半導体基板の結晶性を損うことなく、ベース・コレ
クタ間耐圧を従来に比べ2倍以上に向上できる。したが
って、ベース・コレクタ間耐圧を所望値以上に設計する
場合はエピタキシャル層をより薄く構成でき、かつ、グ
ラフトベース領域を真性ベース内に侵入させることもな
いので、能動領域は従来構造に比して大幅に拡大できる
。
その結果、電流密度を格段に増大できるので、超微細構
造でかつ超高速なトランジスタを実現できる。MOSト
ランジスタへの適用においては、ゲート電極と自己整合
の関係で、ゲート電極下の単結晶半導体基板内部の所望
箇所に絶縁膜を構成でき、また結晶方位を利用するので
、使用する基板主表面の結晶方位が定まれば、絶縁膜構
成領域の設定はきわめて正確に制御できる。また、上記
絶縁膜上の単結晶領域はもともと良好な単結晶であり、
本発明手法を経ても何ら悪化されることはない。さらに
、ソース・ドレイン接合のチャネル領域を除いた接合側
面領域をすべて絶縁膜で置換えた構造を実現できるので
、パンチスルー電流経路をほとんど完全に遮断できる。
造でかつ超高速なトランジスタを実現できる。MOSト
ランジスタへの適用においては、ゲート電極と自己整合
の関係で、ゲート電極下の単結晶半導体基板内部の所望
箇所に絶縁膜を構成でき、また結晶方位を利用するので
、使用する基板主表面の結晶方位が定まれば、絶縁膜構
成領域の設定はきわめて正確に制御できる。また、上記
絶縁膜上の単結晶領域はもともと良好な単結晶であり、
本発明手法を経ても何ら悪化されることはない。さらに
、ソース・ドレイン接合のチャネル領域を除いた接合側
面領域をすべて絶縁膜で置換えた構造を実現できるので
、パンチスルー電流経路をほとんど完全に遮断できる。
したがって、閾電圧値がゲート長の微細化に伴って変化
する、いわゆる短チヤネル効果を大幅に改善できる。特
に、実効チャネル長が0.11m以上のトランジスタに
おいても、短チヤネル効果が小さい特性が実現できる。
する、いわゆる短チヤネル効果を大幅に改善できる。特
に、実効チャネル長が0.11m以上のトランジスタに
おいても、短チヤネル効果が小さい特性が実現できる。
また、本発明に基づけば、ソース・ドレイン接合の底面
部のすべて、および側面部の大半を低誘電率で、かつ厚
い膜厚を有する絶縁膜で置換できるので、入出力容量を
大幅に低減できる。その結果、動作速度を高速化できる
効果も有する。
部のすべて、および側面部の大半を低誘電率で、かつ厚
い膜厚を有する絶縁膜で置換できるので、入出力容量を
大幅に低減できる。その結果、動作速度を高速化できる
効果も有する。
第1図は、本発明の一実施例のバイポーラトランジスタ
の断面図、第2図は、従来の一例のバイポーラトランジ
スタの断面図、第3図(A)〜(H)は1本発明のバイ
ポーラトランジスタの製造方法の一実施例を示す工程断
面図、第4図(A)〜(E)は1本発明のバイポーラト
ランジスタの製造方法の別の実施例を示す工程断面図、
第5図は、第1図のバイポーラトランジスタの平面図。 第6図は1本発明のMoSトランジスタの一実施例の断
面図、第7図は、従来の一例のMOSトランジスタの断
面図、第8図(A)〜(C)は1本発明のMOSトラン
ジスタの製造方法の一実施例を示す断面図である。 1・・・P型Si単結晶基板 2・・・N+型埋込み層 3・・・エピタキシャル層 4・・・素子間分離絶縁膜 5・・・多結晶(または非晶質)Si膜 6・・・
埋込み絶縁膜 7・・・コレクタ取出し電極(ベース取出し電極兼ねる
) 8・・・P+型エミッタ拡散層 9・・・P+型コレクタ拡散層 10・・・P+型グラフトベース 11・・・P型真性ベース拡散層 12・・・N+型エミッタ拡散層 13・・・エミッタ取出し電極 14−8in、膜 15・・・コレクタ電極 16・・・エミッタ電極 17・・・コレクタ電極 18・・・エミッタ電極 19・・・コレクタ電極 2O−Sin2膜 21・・・Si、N4膜 22・・・SiO2膜 23・・・重合せ絶縁膜 24・・・レジスト膜 30・・・ゲート絶縁膜 40・・・ゲート電極 50・・・ゲート保護絶縁膜 60・・・Si、N、膜 61・・・埋込み絶縁膜 70・・・多結晶(または非晶質)Si膜71・・・エ
ミッタ取出し電極 80・・・ゲート側壁絶縁膜 91・・・ソース取出し電極 91・・・ソース取出し電極 92・・・ドレイン取出し電極 100・・・横型PNPトランジスタ 101・・・縦型NPNトランジスタ 110・・・ソース拡散層 111・・・ドレイン拡散層 120・・・表面安定化膜 130・・・ソース電極 140・・・ドレイン電極 140・・・ドレイン電極 141・・・5i02膜 161.171,181・・・接続孔 200・・・素子間分離絶縁膜 240・・・レジスト膜 710・・・埋込み絶縁膜
の断面図、第2図は、従来の一例のバイポーラトランジ
スタの断面図、第3図(A)〜(H)は1本発明のバイ
ポーラトランジスタの製造方法の一実施例を示す工程断
面図、第4図(A)〜(E)は1本発明のバイポーラト
ランジスタの製造方法の別の実施例を示す工程断面図、
第5図は、第1図のバイポーラトランジスタの平面図。 第6図は1本発明のMoSトランジスタの一実施例の断
面図、第7図は、従来の一例のMOSトランジスタの断
面図、第8図(A)〜(C)は1本発明のMOSトラン
ジスタの製造方法の一実施例を示す断面図である。 1・・・P型Si単結晶基板 2・・・N+型埋込み層 3・・・エピタキシャル層 4・・・素子間分離絶縁膜 5・・・多結晶(または非晶質)Si膜 6・・・
埋込み絶縁膜 7・・・コレクタ取出し電極(ベース取出し電極兼ねる
) 8・・・P+型エミッタ拡散層 9・・・P+型コレクタ拡散層 10・・・P+型グラフトベース 11・・・P型真性ベース拡散層 12・・・N+型エミッタ拡散層 13・・・エミッタ取出し電極 14−8in、膜 15・・・コレクタ電極 16・・・エミッタ電極 17・・・コレクタ電極 18・・・エミッタ電極 19・・・コレクタ電極 2O−Sin2膜 21・・・Si、N4膜 22・・・SiO2膜 23・・・重合せ絶縁膜 24・・・レジスト膜 30・・・ゲート絶縁膜 40・・・ゲート電極 50・・・ゲート保護絶縁膜 60・・・Si、N、膜 61・・・埋込み絶縁膜 70・・・多結晶(または非晶質)Si膜71・・・エ
ミッタ取出し電極 80・・・ゲート側壁絶縁膜 91・・・ソース取出し電極 91・・・ソース取出し電極 92・・・ドレイン取出し電極 100・・・横型PNPトランジスタ 101・・・縦型NPNトランジスタ 110・・・ソース拡散層 111・・・ドレイン拡散層 120・・・表面安定化膜 130・・・ソース電極 140・・・ドレイン電極 140・・・ドレイン電極 141・・・5i02膜 161.171,181・・・接続孔 200・・・素子間分離絶縁膜 240・・・レジスト膜 710・・・埋込み絶縁膜
Claims (1)
- 【特許請求の範囲】 1、半導体基板の表面領域に形成された凸形半導体領域
と、該凸形半導体領域の底部の少なくとも両側の上記半
導体基板表面上に形成された埋込み絶縁膜と、上記凸形
半導体領域の側壁に接し、かつ、上記埋込み絶縁膜上に
形成された取出し電極層と、該取出し電極層に接する上
記凸形半導体領域の側壁部に形成された不純物ドープ領
域とを具備し、かつ、上記埋込み絶縁膜の底面の半導体
基板表面が(111)面からなることを特徴とする半導
体装置。 2、上記不純物ドープ領域の一対の辺が素子間分離領域
と接することにより該領域の境界の一部が規定されてい
ることを特徴とする特許請求の範囲第1項記載の半導体
装置。 3、半導体基板に第1の垂直エッチングを行って溝を形
成し、凸形半導体領域を形成する工程と。 上記凸形半導体領域の側壁部に耐酸化性被膜を選択的に
形成する工程と、上記半導体基板に第2の垂直エッチン
グを行い、上記溝を深くする工程と、異方性エッチング
を行い、〈110〉軸方向にエッチングを進行させて上
記凸形半導体領域の側壁底部に食い込み、かつ、底面の
半導体基板表面が(111)面からなる溝を形成する工
程と、上記凸形半導体領域の少なくとも両側の上記溝の
表面に埋込み絶縁膜を形成する工程とを含むことを特徴
とする半導体装置の製造方法。 4、上記半導体基板の主表面として(111)面を用い
ることを特徴とする特許請求の範囲第5項記載の半導体
装置の製造方法。 5、上記半導体基板の主表面として(111)面との傾
きが約20゜以下の面を用いることを特徴とする特許請
求の範囲第5項記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62281033A JPH01123470A (ja) | 1987-11-09 | 1987-11-09 | 半導体装置およびその製造方法 |
US07/648,309 US5227660A (en) | 1987-11-09 | 1991-01-29 | Semiconductor device |
US07/963,696 US5391912A (en) | 1987-11-09 | 1992-10-20 | Semiconductor device having polycrystalline silicon region forming a lead-out electrode region and extended beneath active region of transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62281033A JPH01123470A (ja) | 1987-11-09 | 1987-11-09 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01123470A true JPH01123470A (ja) | 1989-05-16 |
Family
ID=17633354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62281033A Pending JPH01123470A (ja) | 1987-11-09 | 1987-11-09 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01123470A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166470A (en) * | 1991-11-13 | 2000-12-26 | Seiko Epson Corporation | Brushless DC motor |
JP2001326273A (ja) * | 2000-05-16 | 2001-11-22 | Denso Corp | 半導体装置の製造方法 |
US10458413B2 (en) | 2015-09-30 | 2019-10-29 | Nidec Sankyo Corporation | Pumping apparatus |
-
1987
- 1987-11-09 JP JP62281033A patent/JPH01123470A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166470A (en) * | 1991-11-13 | 2000-12-26 | Seiko Epson Corporation | Brushless DC motor |
JP2001326273A (ja) * | 2000-05-16 | 2001-11-22 | Denso Corp | 半導体装置の製造方法 |
US10458413B2 (en) | 2015-09-30 | 2019-10-29 | Nidec Sankyo Corporation | Pumping apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4931409A (en) | Method of manufacturing semiconductor device having trench isolation | |
US6329698B1 (en) | Forming a self-aligned epitaxial base bipolar transistor | |
JPH02291136A (ja) | バイポーラ・トランジスタ及びその製造方法 | |
JPH0158668B2 (ja) | ||
JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
JPS626349B2 (ja) | ||
JPS6045064A (ja) | 横型トランジスタの製造方法 | |
KR950010287B1 (ko) | 베이스 재결합 전류가 낮은 바이폴라 트랜지스터를 갖는 바이폴라 상보형 금속 산화물 반도체 제조 방법 | |
US7456070B2 (en) | Method of fabricating a bipolar transistor with high breakdown voltage collector | |
US4545113A (en) | Process for fabricating a lateral transistor having self-aligned base and base contact | |
US5023192A (en) | Method of manufacturing a bipolar transistor | |
CA1179786A (en) | Lateral transistor structure having self-aligned base and base contact and method of fabrication | |
EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
US4333774A (en) | Method for producing walled emitter type bipolar transistors | |
JPH0254934A (ja) | バイポーラトランジスタの製造方法 | |
US5420454A (en) | Selective epitaxial silicon for intrinsic-extrinsic base link | |
CA1119733A (en) | Narrow channel mos devices and method of manufacturing | |
JPH0437580B2 (ja) | ||
KR910000020B1 (ko) | 반도체장치의 제조방법 | |
JPH01123470A (ja) | 半導体装置およびその製造方法 | |
US4982257A (en) | Vertical bipolar transistor with collector and base extensions | |
US5530273A (en) | Semiconductor device capable of preventing reduction of cut-off frequency by Kark effect even when operated within a high electric current density range | |
US6927118B2 (en) | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening | |
JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
JP2511318B2 (ja) | バイポ―ラトランジスタ |