JPH01123436A - Method of burying metal for connection of wiring - Google Patents
Method of burying metal for connection of wiringInfo
- Publication number
- JPH01123436A JPH01123436A JP28080787A JP28080787A JPH01123436A JP H01123436 A JPH01123436 A JP H01123436A JP 28080787 A JP28080787 A JP 28080787A JP 28080787 A JP28080787 A JP 28080787A JP H01123436 A JPH01123436 A JP H01123436A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- resist film
- insulating film
- wiring connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 74
- 239000002184 metal Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 6
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 73
- 230000008021 deposition Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体の配線接続部における埋め込み孔内へ
の配線接続用金属の埋め込み法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for burying a wiring connection metal into a buried hole in a wiring connection portion of a semiconductor.
（従来の技術）
従来、このような分野の技術としては、第２図（ａ）〜
（Ｃ）に示すようなものがあった。以下、・その方法を
図を用いて説明する。(Prior art) Conventionally, the technologies in this field are as shown in Fig. 2(a) -
There was something like the one shown in (C). The method will be explained below using figures.
第２図（ａ）〜（Ｃ）は従来のリフトオフ法による配線
接続用金属の埋め込み法を示す製造工程図である。この
方法を図に従って第１〜第３の３つの工程に分けて説明
する。FIGS. 2(a) to 2(C) are manufacturing process diagrams showing a method of embedding metal for wiring connection using the conventional lift-off method. This method will be explained in three steps, first to third, according to the drawings.
（１）第２図（ａ）の第１工程
シリコンから成る半導体基板１もしくはアルミニウム（
Ａ、ｌ！＞配線層が形成された半導体基板１の上に、酸
化膜から成る絶縁膜２を形成する。その後、絶縁膜２上
にレジスト膜３を形成し、このレジスト膜３に所定の埋
め込みパターン４を形成覆る。次いで、レジスト膜３を
マスクとして絶縁膜２にドライエツチングを施し、半導
体基板１に達する所定の埋め込み孔５を形成する。(1) First step in FIG. 2(a) Semiconductor substrate 1 made of silicon or aluminum (
A, l! >An insulating film 2 made of an oxide film is formed on a semiconductor substrate 1 on which a wiring layer is formed. Thereafter, a resist film 3 is formed on the insulating film 2, and a predetermined embedded pattern 4 is formed and covered on the resist film 3. Next, using the resist film 3 as a mask, the insulating film 2 is dry-etched to form a predetermined buried hole 5 that reaches the semiconductor substrate 1.
（２）第２図（ｂ）の第２工程
Ｘ］ラッチングスクとして用いた前記レジスト膜３をス
テンシルとして残したまま、全面にＡｌ１等の配線接続
用金属を堆積し、金属膜６を形成する。(2) Second step X in FIG. 2(b)] While leaving the resist film 3 used as a latching mask as a stencil, a wiring connection metal such as Al1 is deposited on the entire surface to form a metal film 6. .
この配線接続用金属はレジスト膜３上に形成されると共
に、埋め込み孔５内にも堆積され接続金属部７を形成す
る。This wiring connection metal is formed on the resist film 3 and is also deposited in the buried hole 5 to form the connection metal portion 7.
（３）第２図（Ｃ）の第３工程
次に、例えば発煙硝酸溶液中においてレジスト膜３を溶
解除去すれば、金属膜６はレジスト膜３と共に除去され
る。このとき、埋め込み孔５内の接続金属部７はそのま
ま残され、配線接続用金属の埋め込み工程が終了する。(3) Third step in FIG. 2(C) Next, by dissolving and removing the resist film 3 in, for example, a fuming nitric acid solution, the metal film 6 is removed together with the resist film 3. At this time, the connection metal portion 7 in the embedding hole 5 is left as it is, and the process of embedding the wiring connection metal is completed.
その後、基板上にＡ、ｌ！等を堆積させれば、前記接続
金属部７に接続された配線層が形成される。After that, A, l! on the board! By depositing the above, a wiring layer connected to the connection metal portion 7 is formed.
（発明が解決しようとする問題点）
しかしながら、上記の方法では次のような問題点があっ
た。以下、問題点を第３図及び第４図を用いて説明する
。(Problems to be Solved by the Invention) However, the above method has the following problems. The problems will be explained below with reference to FIGS. 3 and 4.
第３図は配線接続用金属が等方的に堆積したときの状態
を示す断面図、及び第４図は配線接続用金属が異方的に
堆積したときの状態を示す断面図である。FIG. 3 is a sectional view showing the state when the wiring connection metal is deposited isotropically, and FIG. 4 is a sectional view showing the state when the wiring connection metal is deposited anisotropically.
第３図において、等方的に堆積する場合、即ち蒸着等に
おいてすべての蒸着金属が一様に半導体基板１の表面に
対しほぼ垂直な方向から付着する場合、紛線接続用金属
はレジスト膜３の埋め込みパターン４の側壁にも付着し
、側壁薄膜８を生じ易い。この側壁薄膜８は金属膜６か
ら接続金属部７に亘って連続的に形成される。それ故、
発煙硝酸溶液中に浸漬しても金属膜６が剥離されずに残
ってしまうという問題があった。In FIG. 3, when depositing isotropically, that is, when all the deposited metals are uniformly deposited from a direction substantially perpendicular to the surface of the semiconductor substrate 1 during vapor deposition, the wire connection metal is deposited on the resist film 3. It also adheres to the sidewalls of the embedded pattern 4 and tends to form a sidewall thin film 8. This sidewall thin film 8 is continuously formed from the metal film 6 to the connection metal portion 7. Therefore,
There was a problem in that the metal film 6 remained without being peeled off even when immersed in the fuming nitric acid solution.
一方、異方的に堆積する場合、即ち蒸着等において蒸発
金属がある程度ランダムな方向から付着する場合におい
ては、第４図に示すようにレジスト膜３の埋め込みパタ
ーン４上の周囲に形成される金属膜６が、埋め込みパタ
ーン４内方へ徐々に突出して形成される。これに伴い、
埋め込み孔５内に堆積する金属は、堆積が進むにつれて
埋め込み孔５の側壁から分離し、隙間９を生じ易い。こ
のような隙間９を生じれば、接続金属部７による信頼性
の高い接続が困難となってしまう。On the other hand, when the evaporated metal is deposited anisotropically, that is, when the evaporated metal is deposited from somewhat random directions during vapor deposition, the metal is formed around the buried pattern 4 of the resist film 3 as shown in FIG. A film 6 is formed to gradually protrude inward of the buried pattern 4. Along with this,
The metal deposited in the buried hole 5 is likely to separate from the side wall of the buried hole 5 as the deposition progresses, creating a gap 9. If such a gap 9 is created, it becomes difficult to achieve a highly reliable connection using the connecting metal portion 7.
このように、上記の埋め込み法においては、蒸る時にお
ける堆積条件の設定及び制御が難しく、レジスト膜３の
溶解除去時に金属膜６が剥離されずに残ったり、埋め込
み孔５と接続金属部７の間に隙間を生じるといった問題
があり、双方を同時に解決することは困難であった。As described above, in the above-mentioned embedding method, it is difficult to set and control the deposition conditions during vaporization, and the metal film 6 may remain without being peeled off when the resist film 3 is dissolved and removed, or the embedding hole 5 and the connecting metal part 7 may There was a problem that a gap was created between the two, and it was difficult to solve both at the same time.
本発明は、前記従来技術がもっていた問題として、金属
膜が容易に剥離されない点及び埋め込み孔と接続金属部
との間に隙間を生じ易い点について解決した配線接続用
金属の埋め込み法を提供するものである。The present invention provides a method for embedding metal for wiring connection, which solves the problems of the prior art in that the metal film is not easily peeled off and that a gap is likely to be formed between the embedding hole and the connection metal part. It is something.
（問題点を解決するための手段）
本発明は、前記問題点を解決するために、半導体基板上
に絶縁膜を形成し該絶縁膜上にレジスト膜により埋め込
みパターンを形成する工程と、前記レジスト膜をマスク
として前記絶縁膜にエツチングを施し前記絶縁膜を貫通
する埋め込み孔を形成する工程と、前記レジスト膜上及
び埋め込み孔に配線接続用金属を堆積する工程と、前記
レジスト膜をその上に堆積された配線接続用金属と共に
除去する工程とを備えた配線接続用金属の埋め込み法に
おいて、前記エツチングはウェットエツチングとドライ
エツチングを組み合わせて行ない、前記レジスト膜下面
側の前記埋め込み孔にアンダーカット部を形成するよう
にしたものである。(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides a step of forming an insulating film on a semiconductor substrate and forming an embedded pattern with a resist film on the insulating film, and etching the insulating film using the film as a mask to form a buried hole penetrating the insulating film; depositing a wiring connection metal on the resist film and in the buried hole; and depositing the resist film on the resist film. In the wiring connection metal embedding method, which includes a step of removing the wiring connection metal together with the deposited wiring connection metal, the etching is performed by a combination of wet etching and dry etching, and an undercut portion is formed in the buried hole on the lower surface side of the resist film. It is designed to form a .
（作 用）
本発明によれば、以上のように配線接続用金属の埋め込
み法を構成したので、ウェットエツチングとドライエツ
チングを組み合わせて行なうエツチング工程は、埋め込
み孔に適切な形状のアンダーカット部を形成する働きを
し、形成されたアンダーカット部は配線接続用金属の如
何なる堆積条件にあっても、埋め込み孔内及びレジスト
膜上に堆積される配線接続用金属の連続性を断ち切るよ
うに働く。これにより、等方的な堆積を支障なく確実に
埋め込むことができる。したがって、前記問題点を除去
することができる。(Function) According to the present invention, since the wiring connection metal embedding method is configured as described above, the etching process that is performed in combination of wet etching and dry etching creates an undercut portion of an appropriate shape in the embedding hole. The formed undercut portion acts to break the continuity of the wiring connection metal deposited in the buried hole and on the resist film, regardless of the deposition conditions for the wiring connection metal. This makes it possible to reliably embed isotropic deposition without any problems. Therefore, the above-mentioned problem can be eliminated.
（実施例）
第１図（ａ）〜（ｅ）は本発明の第１の実施例における
配線接続用金属の埋め込み法を示す製造構成図である。(Example) FIGS. 1(a) to 1(e) are manufacturing configuration diagrams showing a method of embedding metal for wiring connection in a first example of the present invention.
この方法は、例えば第１〜第５工程で構成されている。This method includes, for example, first to fifth steps.
（ｉ）第１図（ａ）の第１工程
先ず、シリコン等から成る半導体基板１１上に、酸化膜
等から成る絶縁膜１２を形成する。次いで絶縁膜１２上
にレジスト膜１３を形成してパターニングを行ない、絶
縁膜１２に達する所定の埋め込みパターン１４を形成す
る。(i) First step in FIG. 1(a) First, an insulating film 12 made of an oxide film or the like is formed on a semiconductor substrate 11 made of silicon or the like. Next, a resist film 13 is formed on the insulating film 12 and patterned to form a predetermined embedded pattern 14 that reaches the insulating film 12.
（ｉｉ）第１図（ｂ）の第２工程
前記レジスト膜１３をマスクとして、例えばふつ酸水溶
液中で絶縁膜１２にウェットエツチングを施す。その際
、ウェットエツチングは半導体基板１１に達するまでは
行なわず、例えば絶縁膜１２の膜厚のほぼ中間の深さま
でにとどめる。このウェットエツチングにより、埋め込
みパターン１４丁に孔１５が形成されるが、孔１５はレ
ジスト膜１３の下面側に沿って絶縁膜１２の側部上方へ
食い込み、アンダーカット部１６が形成される。(ii) Second step in FIG. 1(b) Using the resist film 13 as a mask, the insulating film 12 is subjected to wet etching in, for example, a hydrofluoric acid aqueous solution. At this time, the wet etching is not performed until it reaches the semiconductor substrate 11, but is limited to a depth approximately halfway through the thickness of the insulating film 12, for example. By this wet etching, holes 15 are formed in the 14 buried patterns, and the holes 15 dig into the upper side of the insulating film 12 along the lower surface side of the resist film 13, thereby forming an undercut portion 16.
（ｉｉｉ ）第１図（Ｃ）の第３工程
前記ウエツトエツチングに続いて、孔１５にフレオン系
ガス等を用いたドライエツチングを施し、？１′導体基
板１１に達する埋め込み孔１７を形成する。その際、ド
ライエツチングにより開孔された部分の埋め込み孔１７
の側壁は、半導体基板１１にほぼ垂直に形成される。(iii) Third step in FIG. 1(C) Following the wet etching, the holes 15 are dry etched using a Freon gas or the like. 1' A buried hole 17 reaching the conductive substrate 11 is formed. At that time, the buried hole 17 in the part opened by dry etching
The sidewalls of are formed substantially perpendicular to the semiconductor substrate 11.
（ｉｖ）第１図（ｄ＞の第４工程
前記ドライエツチング終了後、レジスト膜１３の形成さ
れたまま、全面にＡＩ等の配線接続用金属をほぼ等方的
な蒸着或はスパッタリング等により堆積し、埋め込み孔
１７内に接続金属部１８を形成する。その際、レジスト
膜１３上には金属膜１９が形成される。(iv) 4th step in FIG. 1 (d>) After the dry etching is completed, a wiring connection metal such as AI is deposited on the entire surface with the resist film 13 formed by approximately isotropic vapor deposition or sputtering. Then, a connecting metal portion 18 is formed in the buried hole 17. At this time, a metal film 19 is formed on the resist film 13.
このとき、配線接続用金属はレジスト膜１３の埋め込み
パターン１４の側部にも付着し、レジスト膜１３上に形
成される金属膜１９も堆積が進むにつれ徐々に埋め込み
パターン１４上の内方向へ突出してくる。しかし、埋め
込み孔１７内においては、レジスト膜１３上面側にアン
ダーカット部１６が形成されているため、埋め込み孔１
７内に形成された接続金属部１８はアンダーカット部１
６で金属膜１９と確実に分離される。即ち、接続金属部
１８と金属膜１９が連続することはない。At this time, the wiring connection metal also adheres to the sides of the buried pattern 14 of the resist film 13, and the metal film 19 formed on the resist film 13 gradually protrudes inward above the buried pattern 14 as the deposition progresses. It's coming. However, in the buried hole 17, an undercut portion 16 is formed on the upper surface side of the resist film 13.
The connecting metal part 18 formed in the undercut part 1
6, it is reliably separated from the metal film 19. That is, the connecting metal portion 18 and the metal film 19 are not continuous.
（Ｖ）第１図（ｅ）の第５工程
次に、例えば発煙硝酸溶液中に浸してレジスト膜１３を
溶解除去すれば、レジスト膜１３と共に金属ｖ１９も除
去される。その際、接続金属部１８と金属膜１９は、ア
ンダーカット部１６において分離されているので、アン
ダーカット部１６から発煙硝酸溶液がしみ込み、レジス
ト膜１３及び金属膜１９は容易に分離される。このよう
にして、埋め込み孔１７内への配線接続用金属の埋め込
みが確実に行なわれる。(V) Fifth step in FIG. 1(e) Next, when the resist film 13 is dissolved and removed by dipping it in, for example, a fuming nitric acid solution, the metal v19 is also removed together with the resist film 13. At this time, since the connecting metal part 18 and the metal film 19 are separated at the undercut part 16, the fuming nitric acid solution seeps in from the undercut part 16, and the resist film 13 and the metal film 19 are easily separated. In this way, the wiring connection metal is reliably embedded into the embedded hole 17.
本実施例においては、埋め込み孔１７内にアンダーカッ
ト部１６を形成する埋め込み方法としたのＣ゛、如何な
る配線接続用金属の堆積条件とじても接続金属部１８と
金属膜１９が連続することはない。それ故、レジスト膜
１３の溶解除去時に金属部１９はレジスト膜１３と共に
容易に除去される。また、これにより等方的な堆積を支
障なく施せるので、埋め込み孔１７側壁と接続金属部１
８との間に隙間を生じることなく、確実な埋め込みがで
きる。したがって、容易に金属膜１９が除去され、１．
／かも確実な埋め込みができるという利点がある。In this embodiment, the embedding method C is used to form the undercut portion 16 in the embedding hole 17, and the connection metal portion 18 and the metal film 19 are not continuous under any wiring connection metal deposition conditions. do not have. Therefore, when the resist film 13 is dissolved and removed, the metal portion 19 is easily removed together with the resist film 13. In addition, since isotropic deposition can be performed without any problem, the side wall of the buried hole 17 and the connecting metal part 1 can be
8. Reliable embedding is possible without creating a gap between the two. Therefore, the metal film 19 is easily removed; 1.
/ has the advantage of being able to be reliably embedded.
Ｌ′〕５図（ａ＞、（ｂ）は本発明の第２の実施例にお
ける埋め込み法を示す製造工程図である。L'] 5 (a>, (b)) are manufacturing process diagrams showing the embedding method in the second embodiment of the present invention.
この実施例が第１の実施例と異なる点は、第１図（ｂ）
の第２工程におけるウェットエツチングと第１図（Ｃ）
の第３工程におけるドライエツチングの実施順序を逆に
したことでおる。即ち、第５図（ａ）に示すように、先
ずレジスト膜１３をマスクとして絶縁膜１２にドライエ
ツチングを施し、半導体基板１１に達する埋め込み孔２
０を形成する□その後、第５図（ｂ）に示す如くウェッ
ト・エツチングを施し、アンダーカット部２１を形成す
るようにしたものである。The difference between this embodiment and the first embodiment is as shown in FIG. 1(b).
Wet etching in the second step and Figure 1 (C)
This is achieved by reversing the order of dry etching in the third step. That is, as shown in FIG. 5(a), first, the insulating film 12 is dry etched using the resist film 13 as a mask to form a buried hole 2 reaching the semiconductor substrate 11.
After that, as shown in FIG. 5(b), wet etching is performed to form an undercut portion 21.
このような方法としても、第１図（ｂ）のアンダーカッ
ト部′１６とほぼ同様なアンダーカット部２１が形成さ
れるので、第１の実施例とほぼ同様の作用、利点が得ら
れる。したがって、必要に応じてウェットエツチングと
ドライエツチングの実施順序を自由に選択することがで
きる。Even with this method, an undercut portion 21 substantially similar to the undercut portion '16 of FIG. 1(b) is formed, so that substantially the same functions and advantages as in the first embodiment can be obtained. Therefore, the order of performing wet etching and dry etching can be freely selected as necessary.
なお、本発明は図示の実施例に限定されず種々の変形が
可能であり、例えば次のような変形例が挙げられる。Note that the present invention is not limited to the illustrated embodiment and can be modified in various ways, such as the following modifications.
（イ） 第１図（ａ）〜（ｅ）及び第５図（ａ）。(a) Figures 1 (a) to (e) and Figure 5 (a).
（ｂ）においては、半導体基板１１上に直接絶縁膜１２
を形成するものとしたがこれに限定されない。例えばＡ
、ｌ！等の配線層が形成された半導体基板１１上に絶縁
膜１２を形成し、その絶縁膜１２に設けられた埋め込み
孔２０に配線接続用金属を埋め込むこともできる。In (b), the insulating film 12 is directly placed on the semiconductor substrate 11.
However, the present invention is not limited to this. For example, A
,l! It is also possible to form an insulating film 12 on the semiconductor substrate 11 on which a wiring layer such as the above is formed, and to fill the embedding hole 20 provided in the insulating film 12 with metal for wiring connection.
（ロ） 第５図（ａ＞においては、最初のドライエッチ
ングにより半導体基板１１に達する埋め込み孔２０を形
成することとしたが、このドライエツチングは絶縁膜１
２の膜厚の中間程度までにとどめ、その後のウェットエ
ツチングを半導体基板１１に達するまで行なってもよい
。(b) In FIG. 5(a), the buried hole 20 reaching the semiconductor substrate 11 is formed by first dry etching.
It is also possible to limit the film thickness to about the middle of the film thickness of No. 2 and perform subsequent wet etching until the semiconductor substrate 11 is reached.
（発明の効果）
以上詳細に説明したように本発明によれば、埋め込み孔
を形成するに際し、ウェットエツチングとドライエツチ
ングを組み合わせて行ない、埋め込み孔にアンダーカッ
ト部を形成するようにしたので、如何なる堆積条件で形
成された金属膜であってもレジスト膜と共に容易に除去
され、しかもｐｌｌめ込み孔と接続金属部との間に隙間
を生じない（イｒ実な埋め込みができるという効果があ
る。(Effects of the Invention) As described in detail above, according to the present invention, when forming a buried hole, a combination of wet etching and dry etching is performed to form an undercut portion in the buried hole. Even the metal film formed under the deposition conditions is easily removed together with the resist film, and there is no gap between the PLL insertion hole and the connection metal part (there is an effect that it is possible to fill the metal film in an irregular manner).
第１図（ａ）〜（ｅ）は本発明の第１の実施例における
配線接続用金属の埋め込み法を示す製造ゴ程図、第２図
（ａ）〜（Ｃ）は従来の配線接続用金属の埋め込み法を
示す製造工程図、第３図は配線接続用金属が等方向に堆
積した時の断面図、第４図は配線接続用金属が異方的に
堆積したときの断面図、第５図（ａ＞、（ｂ）は本発明
の第２の実施例における配線接続用金属の埋め込み法を
示す製造工程図である。
１１・・・・・・半導体基板、１２・・・・・・絶縁膜
、１３・・・・・・レジスト膜、１４・・・・・・埋め
込みパターン、１６゜２１・・・・・・アンダーカット
部、１７，２０・・・・・・埋め込み孔、１８・・・・
・・接続金属部、１９・・・・・・金属膜。
出願人代理人 柿 本 恭 成木発明の埋め込
み法
第１図
０ Ｎ
Ｃ幻 Ｃ（FIGS. 1(a) to (e) are manufacturing process diagrams showing the method of embedding metal for wiring connection in the first embodiment of the present invention, and FIGS. A manufacturing process diagram showing the metal embedding method. Figure 3 is a cross-sectional view when the wiring connection metal is deposited in an isotropic manner. Figure 4 is a cross-sectional view when the wiring connection metal is deposited anisotropically. 5(a) and (b) are manufacturing process diagrams showing a method of embedding metal for wiring connection in the second embodiment of the present invention. 11...Semiconductor substrate, 12...・Insulating film, 13...Resist film, 14...Embedded pattern, 16°21...Undercut part, 17, 20...Embedded hole, 18・・・・・・
...Connection metal part, 19...Metal film. Applicant's agent Kakimoto Kyo Nariki invention embedding method Figure 1 0 N C illusion C (
Claims (1)
膜により埋め込みパターンを形成する工程と、前記レジ
スト膜をマスクとして前記絶縁膜にエッチングを施し前
記絶縁膜を貫通する埋め込み孔を形成する工程と、前記
レジスト膜上及び埋め込み孔に配線接続用金属を堆積す
る工程と、前記レジスト膜をその上に堆積された配線接
続用金属と共に除去する工程とを備えた配線接続用金属
の埋め込み法において、 前記エッチングはウェットエッチングとドライエッチン
グを組み合わせて行ない、前記レジスト膜下面側の前記
埋め込み孔にアンダーカット部を形成することを特徴と
する配線接続用金属の埋め込み法。[Claims] A step of forming an insulating film on a semiconductor substrate and forming a buried pattern with a resist film on the insulating film, and etching the insulating film using the resist film as a mask to penetrate the insulating film. A wiring connection comprising the steps of forming a buried hole, depositing a wiring connection metal on the resist film and in the buried hole, and removing the resist film together with the wiring connection metal deposited thereon. A method of embedding metal for wiring connection, characterized in that the etching is performed in combination of wet etching and dry etching to form an undercut portion in the embedding hole on the lower surface side of the resist film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28080787A JPH01123436A (en) | 1987-11-06 | 1987-11-06 | Method of burying metal for connection of wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28080787A JPH01123436A (en) | 1987-11-06 | 1987-11-06 | Method of burying metal for connection of wiring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01123436A true JPH01123436A (en) | 1989-05-16 |
Family
ID=17630249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28080787A Pending JPH01123436A (en) | 1987-11-06 | 1987-11-06 | Method of burying metal for connection of wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01123436A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021501473A (en) * | 2017-12-05 | 2021-01-14 | 深▲せん▼市華星光電半導体顕示技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | Manufacturing method of TFT array substrate and manufacturing method of display device |
-
1987
- 1987-11-06 JP JP28080787A patent/JPH01123436A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021501473A (en) * | 2017-12-05 | 2021-01-14 | 深▲せん▼市華星光電半導体顕示技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | Manufacturing method of TFT array substrate and manufacturing method of display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876223A (en) | Method of manufacturing semiconductor devices | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| EP0200525A2 (en) | Via in an integrated circuit and process for producing same | |
| JPS6115344A (en) | Method of forming semiconductor structure | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JPH01123436A (en) | Method of burying metal for connection of wiring | |
| US5236870A (en) | Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other | |
| JPS61171151A (en) | Manufacture of multilayer interconnection | |
| JP2659980B2 (en) | Method for manufacturing semiconductor device | |
| JP2805840B2 (en) | Semiconductor device and multilayer wiring forming method thereof | |
| JP3413697B2 (en) | Wiring formation method | |
| JPS59214228A (en) | Manufacture of semiconductor device | |
| JPH05144768A (en) | Manufacture of semiconductor device | |
| JPH036814A (en) | Method for forming contact hole of semiconductor device | |
| JPH05109908A (en) | Production of multilayer interconnection | |
| JP2907599B2 (en) | Method of forming wiring layer | |
| KR0152921B1 (en) | Method of formation wiring in semiconductor device | |
| JPS6278855A (en) | Semiconductor device | |
| JPH02185024A (en) | Manufacture of semiconductor device | |
| JP2000174117A (en) | Manufacture of semiconductor device | |
| JPS63312658A (en) | Manufacture of semiconductor device | |
| JPS62128150A (en) | Manufacture of semiconductor device | |
| JPS61188947A (en) | Wiring forming method of semiconductor device | |
| JPS6156438A (en) | Semiconductor device | |
| JPH02140953A (en) | Manufacture of semiconductor device |