JPH01123285A - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH01123285A JPH01123285A JP62281693A JP28169387A JPH01123285A JP H01123285 A JPH01123285 A JP H01123285A JP 62281693 A JP62281693 A JP 62281693A JP 28169387 A JP28169387 A JP 28169387A JP H01123285 A JPH01123285 A JP H01123285A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- data
- rom
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＴＶ画面にキャラクタを表示する画面表示
装置に関するものである。
装置に関するものである。
第２図は、従来の画面表示装置を示すブロック図であり
、第２図において、１はキャラクタのパターンを記憶し
ているキャラクタＲＯＭ回路、２はキャラクタＲＯＭ回
路のパターンデータの番号を記憶している、書換え可能
な表示ＲＡＭ回路、３は本表示装置の出力状態を指定す
る、書換え可能なレジスタ回路、４はキャラクタＲＯＭ
回路１より出力されたパターンデータを表示器（ＴＶ画
面）に対し出力する出力回路、５は表示ＲＡＭ回路２及
びレジスタ回路３にデータを書込む入力回路である。
、第２図において、１はキャラクタのパターンを記憶し
ているキャラクタＲＯＭ回路、２はキャラクタＲＯＭ回
路のパターンデータの番号を記憶している、書換え可能
な表示ＲＡＭ回路、３は本表示装置の出力状態を指定す
る、書換え可能なレジスタ回路、４はキャラクタＲＯＭ
回路１より出力されたパターンデータを表示器（ＴＶ画
面）に対し出力する出力回路、５は表示ＲＡＭ回路２及
びレジスタ回路３にデータを書込む入力回路である。
次に動作について説明する。入力回路５より表示したい
キャラクタと同数かつ表示したい順に入力したデータは
表示ＲＡＭ回路２に記憶される。
キャラクタと同数かつ表示したい順に入力したデータは
表示ＲＡＭ回路２に記憶される。
また入力回路５より入力した、出力状態を決定するため
のデータはレジスタ回路３に記憶される。
のデータはレジスタ回路３に記憶される。
この制御とは別に表示ＲＡＭ回路２より続出したデータ
がそれに対応したキャラクタＲＯＭ回路１のパターンデ
ータを指定する。キャラクタＲＯＭ回路１の指定したパ
ターンデータは出力回路４によりＴＶ画面上に出力され
る。またレジスタ回路３からの信号は出力回路４の出力
状態を指定する。
がそれに対応したキャラクタＲＯＭ回路１のパターンデ
ータを指定する。キャラクタＲＯＭ回路１の指定したパ
ターンデータは出力回路４によりＴＶ画面上に出力され
る。またレジスタ回路３からの信号は出力回路４の出力
状態を指定する。
この状態でＴＶ画面に表示している１つのキャラクタを
書換えようとすると、書換えたいキャラクタを表示して
いる場所に対応した表示ＲＡＭ回路２のデータを入力回
路５を介して書換えればよい、また２倍角等に表示の状
態を変えようとすると、入力回路１を介してレジスタ回
路３を書換えればよい。
書換えようとすると、書換えたいキャラクタを表示して
いる場所に対応した表示ＲＡＭ回路２のデータを入力回
路５を介して書換えればよい、また２倍角等に表示の状
態を変えようとすると、入力回路１を介してレジスタ回
路３を書換えればよい。
従来の画面表示装置は、以上のように構成されているの
で、表示したいキャラクタがあれば、それと同じだけの
データを入力する必要があり、ＴＶ画面全体にキャラク
タを表示させるには多くのデータを入力しなければなら
ず、コントロールする側の負荷が重くなる。また多くの
データを送るには多くのデータを記憶する必要があり、
画面表示装置の外に設けた記憶回路の容量が増えること
となる。またデータ転送に多くの時間がかかる等の問題
点があった。
で、表示したいキャラクタがあれば、それと同じだけの
データを入力する必要があり、ＴＶ画面全体にキャラク
タを表示させるには多くのデータを入力しなければなら
ず、コントロールする側の負荷が重くなる。また多くの
データを送るには多くのデータを記憶する必要があり、
画面表示装置の外に設けた記憶回路の容量が増えること
となる。またデータ転送に多くの時間がかかる等の問題
点があった。
この発明は、上記のような従来のものの問題点を解決す
るためになされたもので、少ないデータ入力で多くのキ
ャラクタをＴＶ画面に表示できるとともにコントロール
する側の負荷を軽減でき、入力時間も少なく抑えること
のできる画面表示装置を得ることを目的とする。
るためになされたもので、少ないデータ入力で多くのキ
ャラクタをＴＶ画面に表示できるとともにコントロール
する側の負荷を軽減でき、入力時間も少なく抑えること
のできる画面表示装置を得ることを目的とする。
この発明に係る画面表示装置は、画面に表示すべきキャ
ラクタを表示順に表示ＲＯＭ回路で記憶し、又、これと
は別に表示するキャラクタの変更を可能とするための表
示ＲＡＭ回路を用意し、表示ＲＯＭ回路の出力データの
うちの１ビツトの情報で、直接にキャラクタＲＯＭ回路
をアクセスするかあるいは表示ＲＡＭ回路を介してキャ
ラクタＲＯＭ回路をアクセスするかを定め、これとは別
に表示ＲＯＭ回路はレジスタ回路に入力すべき数通りの
データを記憶し、入力回路からの１命令をページレジス
タ回路に書込むことで表示ＲＯＭ回路を介してレジスタ
回路に値をセットし、キャラクタＲＯＭのデータを出力
回路に出力するとともに、レジスタ回路及び表示ＲＡＭ
回路を入力回路を介して直接書換えできるように構成し
たものである。
ラクタを表示順に表示ＲＯＭ回路で記憶し、又、これと
は別に表示するキャラクタの変更を可能とするための表
示ＲＡＭ回路を用意し、表示ＲＯＭ回路の出力データの
うちの１ビツトの情報で、直接にキャラクタＲＯＭ回路
をアクセスするかあるいは表示ＲＡＭ回路を介してキャ
ラクタＲＯＭ回路をアクセスするかを定め、これとは別
に表示ＲＯＭ回路はレジスタ回路に入力すべき数通りの
データを記憶し、入力回路からの１命令をページレジス
タ回路に書込むことで表示ＲＯＭ回路を介してレジスタ
回路に値をセットし、キャラクタＲＯＭのデータを出力
回路に出力するとともに、レジスタ回路及び表示ＲＡＭ
回路を入力回路を介して直接書換えできるように構成し
たものである。
この発明においては、表示ＲＯＭ回路を装置に内蔵する
ようにしたので、表示ＲＡＭ回路の容量を減少でき、Ｉ
Ｃ化する場合チップ面積を小さくでき、またこの表示Ｒ
ＯＭ回路内のデータを指定するためのページレジスタを
設けるようにしたので、ページレジスタに１命令をセッ
トするだけで画面全部の表示を行うことができ、コント
ロールが簡単になる。
ようにしたので、表示ＲＡＭ回路の容量を減少でき、Ｉ
Ｃ化する場合チップ面積を小さくでき、またこの表示Ｒ
ＯＭ回路内のデータを指定するためのページレジスタを
設けるようにしたので、ページレジスタに１命令をセッ
トするだけで画面全部の表示を行うことができ、コント
ロールが簡単になる。
〔実施例〕
以下、この発明の実施例を図について説明する。
第１図は、本発明の一実施例による画面表示装置を示し
、図において、１はキャラクタのパターンデータを記憶
しているキャラクタＲＯＭ回路、２０はキャラクタＲＯ
Ｍのパターンデータの番号を記憶する、書換え可能な表
示ＲＡＭ回路、３は出力状態を指定する書換え可能なレ
ジスタ回路、４はキャラクタＲＯＭ回路より出力された
パターンデータを出力する出力回路、５は表示ＲＡＭ回
路、レジスタ回路およびページレジスタ回路にデータを
書込む入力回路、６はキャラクタＲＯＭ回路１表示ＲＯ
Ｍ回路１表示ＲＡＭ回路をアクセスし又レジスタ回路に
特定の値をセットする表示ＲＯＭ回路、７は表示ＲＯＭ
回路の任意のデータを指定するページレジスタ回路であ
る。
、図において、１はキャラクタのパターンデータを記憶
しているキャラクタＲＯＭ回路、２０はキャラクタＲＯ
Ｍのパターンデータの番号を記憶する、書換え可能な表
示ＲＡＭ回路、３は出力状態を指定する書換え可能なレ
ジスタ回路、４はキャラクタＲＯＭ回路より出力された
パターンデータを出力する出力回路、５は表示ＲＡＭ回
路、レジスタ回路およびページレジスタ回路にデータを
書込む入力回路、６はキャラクタＲＯＭ回路１表示ＲＯ
Ｍ回路１表示ＲＡＭ回路をアクセスし又レジスタ回路に
特定の値をセットする表示ＲＯＭ回路、７は表示ＲＯＭ
回路の任意のデータを指定するページレジスタ回路であ
る。
次に動作について説明する。第１図において、入力回路
５を介してデータをページレジスタ回路７にセットする
。このデータはページを示し、表示ＲＯＭ回路６の特定
の範囲を指定する。表示ＲＯＭ回路６はまずレジスタ回
路３の値をセットする。次いで表示する順番にキャラク
タＲＯＭ回路１中のパターンデータを指定するか、ある
いは表示ＲＡＭ回路２０のアドレスを指定するデータを
出力する。この場合、表示ＲＯＭ回路６から出力される
データ中の１ビツトはキャラクタＲＯＭ回路１あるいは
表示ＲＡＭ回路２０のどちらをアクセスするかを選択す
るためのものである。表示ＲＡＭ回路２０のアドレスを
指定した場合は、指定したアドレスのデータでキャラク
タＲＯＭ回路１のパターンデータを指定する０表示ＲＯ
Ｍ回路６又は表示ＲＡＭ回路で指定されたキャラクタＲ
ＯＭ回路ｌのパターンデータは出力回路４より出力され
、その出力する状態はレジスタ回路３により決定される
。
５を介してデータをページレジスタ回路７にセットする
。このデータはページを示し、表示ＲＯＭ回路６の特定
の範囲を指定する。表示ＲＯＭ回路６はまずレジスタ回
路３の値をセットする。次いで表示する順番にキャラク
タＲＯＭ回路１中のパターンデータを指定するか、ある
いは表示ＲＡＭ回路２０のアドレスを指定するデータを
出力する。この場合、表示ＲＯＭ回路６から出力される
データ中の１ビツトはキャラクタＲＯＭ回路１あるいは
表示ＲＡＭ回路２０のどちらをアクセスするかを選択す
るためのものである。表示ＲＡＭ回路２０のアドレスを
指定した場合は、指定したアドレスのデータでキャラク
タＲＯＭ回路１のパターンデータを指定する０表示ＲＯ
Ｍ回路６又は表示ＲＡＭ回路で指定されたキャラクタＲ
ＯＭ回路ｌのパターンデータは出力回路４より出力され
、その出力する状態はレジスタ回路３により決定される
。
従って、入力回路５よりページレジスタに１命令をセッ
トするだけで、表示ＲＯＭ回路６内に記憶された、ＴＶ
Ｉ画面画面中ャラクタの順序を示すデータが次々に読出
されるので、外部に大容量のメモリを設けなくてもキャ
ラクタが所定の順序で次々に表示される。
トするだけで、表示ＲＯＭ回路６内に記憶された、ＴＶ
Ｉ画面画面中ャラクタの順序を示すデータが次々に読出
されるので、外部に大容量のメモリを設けなくてもキャ
ラクタが所定の順序で次々に表示される。
また入力回路５を介して表示ＲＡＭ回路２０およびレジ
スタ回路のデータ書換えが可能であるので、例えば、表
示しているキャラクタの内１つのキャラクタを書換えた
い場合は、表示されているキャラクタの位置に対応する
表示ＲＡＭ回路２０のデータを書換えることで実現でき
る。この書換えは出力状態においてもレジスタ回路３の
データを書換えることにより簡単に実行できる。
スタ回路のデータ書換えが可能であるので、例えば、表
示しているキャラクタの内１つのキャラクタを書換えた
い場合は、表示されているキャラクタの位置に対応する
表示ＲＡＭ回路２０のデータを書換えることで実現でき
る。この書換えは出力状態においてもレジスタ回路３の
データを書換えることにより簡単に実行できる。
なお、上記実施例では表示ＲＯＭにレジスタ回路３に入
力するデータを含んでいるが、そのデータを別途違った
新しい記憶回路に持たせるようにしてもよい。
力するデータを含んでいるが、そのデータを別途違った
新しい記憶回路に持たせるようにしてもよい。
また出力回路は、入力データをシリアルデータに直して
出力する回路であるが、本実施例と同様に出力できるな
らどのような構成のものでもよい。
出力する回路であるが、本実施例と同様に出力できるな
らどのような構成のものでもよい。
〔発明の効果〕
以上のように、この発明に係る画面表示装置によれば、
表示すべきキャラクタの順序を示すＲＯＭを内蔵するよ
うにしたので、ＲＡＭ容量を軽減でき、チップサイズを
縮小できる。しかも、ＲＯＭの内容を指定するためのペ
ージレジスタ回路を設けたので、ページ指定のデータで
表示内容とレジスタとを同時にセントでき、一画面の表
示のコントロールを最小限にでき外部のコントローラか
らの制御が容易となる効果がある。
表示すべきキャラクタの順序を示すＲＯＭを内蔵するよ
うにしたので、ＲＡＭ容量を軽減でき、チップサイズを
縮小できる。しかも、ＲＯＭの内容を指定するためのペ
ージレジスタ回路を設けたので、ページ指定のデータで
表示内容とレジスタとを同時にセントでき、一画面の表
示のコントロールを最小限にでき外部のコントローラか
らの制御が容易となる効果がある。
第１図は本発明の一実施例による画面表示装置を示すブ
ロック図、第２図は従来の画面表示装置を示すブロック
図である。 図において、１はキャラクタＲＯＭ回路、２０は表示Ｒ
ＡＭ回路、３はレジスタ回路、４は出力回路、５は入力
回路、６は表示ＲＯＭ回路、７はページレジスタ回路で
ある。
ロック図、第２図は従来の画面表示装置を示すブロック
図である。 図において、１はキャラクタＲＯＭ回路、２０は表示Ｒ
ＡＭ回路、３はレジスタ回路、４は出力回路、５は入力
回路、６は表示ＲＯＭ回路、７はページレジスタ回路で
ある。
Claims (4)
- （１）複数個の画素を１ドットとして使用し、複数ドッ
トで１キャラクタを構成して、キャラクタを表示する画
面表示装置において、 複数の文字のパターンデータを記憶するキャラクタＲＯ
Ｍ回路と、 該キャラクタＲＯＭ回路の任意のパターンデータを指定
するための表示ＲＡＭ回路と、 上記キャラクタＲＯＭ回路から出力したパターンデータ
を表示器に対し出力する出力回路と、該出力回路の出力
状態を指定するためのレジスタ回路と、 該レジスタ回路にデータを入力するかあるいは上記キャ
ラクタＲＯＭ回路内の任意のパターンデータを直接指定
するかまたは上記表示ＲＡＭ回路を介して指定するため
の表示ＲＯＭ回路と、該表示ＲＯＭ回路内の任意のデー
タを指定するためのページレジスタ回路と、上記表示Ｒ
ＡＭ回路、上記レジスタ回路あるいは上記ページレジス
タ回路にデータを入力するための入力回路とを備えたこ
とを特徴とする画面表示装置。 - （２）装置全体が、集積回路化されていることを特徴と
する特許請求の範囲第１項記載の画面表示装置。 - （３）上記表示ＲＯＭ回路は、 表示器に表示すべきキャラクタを示すデータ、上記レジ
スタ回路の出力状態を示すデータ、上記キャラクタＲＯ
Ｍ回路あるいは表示ＲＡＭ回路のいずれをアクセスする
かを示すデータを記憶することを特徴とする特許請求の
範囲第１項または第２項記載の画面表示装置。 - （４）上記キャラクタの順序を示すデータは、表示器１
画面分のキャラクタの順序を示すこと特徴とする特許請
求の範囲第３項記載の画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281693A JPH01123285A (ja) | 1987-11-07 | 1987-11-07 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281693A JPH01123285A (ja) | 1987-11-07 | 1987-11-07 | 画面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01123285A true JPH01123285A (ja) | 1989-05-16 |
Family
ID=17642666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62281693A Pending JPH01123285A (ja) | 1987-11-07 | 1987-11-07 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01123285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362801B1 (en) | 1998-06-17 | 2002-03-26 | Engineer Lighting, Inc. | Display apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62240994A (ja) * | 1986-04-11 | 1987-10-21 | 三菱電機株式会社 | 表示制御装置 |
-
1987
- 1987-11-07 JP JP62281693A patent/JPH01123285A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62240994A (ja) * | 1986-04-11 | 1987-10-21 | 三菱電機株式会社 | 表示制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6362801B1 (en) | 1998-06-17 | 2002-03-26 | Engineer Lighting, Inc. | Display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598526A (en) | Method and system for displaying images using a dynamically reconfigurable display memory architecture | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| US5293483A (en) | Combined image and control data image memory device | |
| JPH01123285A (ja) | 画面表示装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPH01296292A (ja) | 画面表示装置 | |
| JPS6116076B2 (ja) | ||
| JPS6024987B2 (ja) | 画像処理用記憶装置 | |
| JP2547256B2 (ja) | Ｄｍａ装置 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPH09106374A (ja) | 画像メモリ装置 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPS5990887A (ja) | ビツトマツプメモリ装置 | |
| JPS60128493A (ja) | 表示制御方式 | |
| JPH11134248A (ja) | 画像データ記憶用集積回路、その画像データ記憶方法および画像データ記憶装置 | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS61143835A (ja) | デ−タ表示方式 | |
| JPS63235985A (ja) | 文字パタ−ン発生装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH0736105B2 (ja) | 表示制御装置 | |
| JPH01172994A (ja) | 表示装置 | |
| JPH0659966A (ja) | メモリ装置 | |
| JPH01193893A (ja) | Ｃｒｔディスプレイ装置 | |
| JPH0427571B2 (ja) | ||
| JPH02166547A (ja) | 情報処理装置 |