JPH01120292U - - Google Patents

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案の実施例による変化率検出装置
を配水システムに適用したブロツク図、第２図は
第１図の装置のメモリ制御回路の結線図、第３図
は第１図の装置の動作タイミング図、第４図はア
ナログ信号記憶回路の入力信号特性図、第５図は
アナログ信号記憶回路の出力信号特性図、第６図
は従来の変化率検出装置を配水システムに適用し
たブロツク図である。 ３……流量計、９……アナログ信号記憶回路、
１０……メモリ制御回路、１１……偏差警報回路
。 Fig. 1 is a block diagram of a rate-of-change detection device according to an embodiment of the present invention applied to a water distribution system, Fig. 2 is a wiring diagram of the memory control circuit of the device of Fig. 1, and Fig. 3 is a diagram of the device of Fig. 1. Operation timing diagram, Figure 4 is an input signal characteristic diagram of the analog signal storage circuit, Figure 5 is an output signal characteristic diagram of the analog signal storage circuit, and Figure 6 is a block diagram of a conventional change rate detection device applied to a water distribution system. It is. 3...Flowmeter, 9...Analog signal storage circuit,
10...Memory control circuit, 11...Difference alarm circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 連続したアナログ信号を入力するアナログ信号
記憶回路と、該アナログ信号記憶回路の出力タイ
ミングを制御するメモリ制御回路と、該メモリ制
御回路の制御に応じて前記アナログ信号記憶回路
から出力される過去のアナログ信号と現在のアナ
ログ信号を所定の時間間隔で比較しその偏差に基
づいて信号を出力する偏差警報回路によつて構成
したことを特徴とする変化率検出装置。 an analog signal storage circuit that inputs continuous analog signals; a memory control circuit that controls the output timing of the analog signal storage circuit; and a past analog signal that is output from the analog signal storage circuit in accordance with the control of the memory control circuit. 1. A rate-of-change detection device comprising a deviation alarm circuit that compares a signal and a current analog signal at predetermined time intervals and outputs a signal based on the deviation.