JPH01112733A - レジストのアッシング方法 - Google Patents

レジストのアッシング方法

Info

Publication number
JPH01112733A
JPH01112733A JP27130287A JP27130287A JPH01112733A JP H01112733 A JPH01112733 A JP H01112733A JP 27130287 A JP27130287 A JP 27130287A JP 27130287 A JP27130287 A JP 27130287A JP H01112733 A JPH01112733 A JP H01112733A
Authority
JP
Japan
Prior art keywords
gas
plasma
substrate
resist
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27130287A
Other languages
English (en)
Inventor
Hiroshi Yano
弘 矢野
Keisuke Shinagawa
啓介 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27130287A priority Critical patent/JPH01112733A/ja
Publication of JPH01112733A publication Critical patent/JPH01112733A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造工程において用いられるダウンフロ一
方式のアッシング方法に関し。
レジストとシリコンまたはシリコン化合物との選択比が
大きなアッシング方法を提供することを目的とし。
ダウンフロ一方式のアッシング装置におけるプラズマ発
生室に0□ガスを主成分としN2ガスとCF4ガスを副
成分とする混合ガスを導入して該混合ガスのプラズマを
発生し、被処理基板に塗布されたレジストを選択的に除
去することから構成される。
〔産業上の利用分野〕
本発明は半導体装置の製造工程において用いられるレジ
スト塗布層の除去方法に係り、とくにダウンフロ一方式
のアッシング方法に関する。
〔従来の技術〕
半導体装置の微細化にともなって製造工程の乾式化が進
められている。リソグラフィ工程においてマスクとして
用いられたレジスト層の除去についても溶剤による湿式
除去に代わって、レジスト層を固相・気相反応で除去す
るアッシングと呼ばれる乾式方法が用いられている。
乾式除去方法においては、酸素ガスのプラズマを発生し
、このプラズマ中に含まれる原子状の酸素とレジスト層
との反応を主として利用する。このアッシング方法のう
ちには、荷電粒子の衝突による基板の損傷を避けるため
に、被処理基板を設置する場所をプラズマを発生する場
所とを分離し。
プラズマ中のイオンあるいは電子等が被処理基板に到達
しないような手段を設けた装置を用いるいわゆるダウン
フロ一方式の方法がある。
〔発明が解決しようとする問題点〕
ダウンフロ一方式のレジスト層除去における反応ガスは
一般に酸素ガスを主成分とするが、中性酸素原子(0)
の生成効率を高めるために、少量の副成分ガスを添加す
ることが行われている。
例えば、酸素(0□)ガスに10%程度の窒素(Nりガ
スを添加−する場合がある。この混合ガスを用いた場合
のアッシングレートは1μta /win程度と低く、
またシリコンウェハ等の被処理基板を200℃以上の温
度に加熱して行わなければならない。
この加熱により、シリコンウェハ面の酸化、また。
レジスト層材料に一般に含まれている鉄、ニッケル、ア
ルミニウム等の不純物がシリコンウェハに拡散し、ここ
に形成されるトランジスタ等の素子特性に好ましくない
影響を与える等の問題を生じる。
また、酸素ガスにCF、(四弗化炭素)ガスを副成分と
して添加する場合がある。この混合ガスを用いれば、被
処理基板が常温でも可なり高いアッシングレートが得ら
れるが、 CF、ガスから生成されるFラジカルにより
被処理基板であるシリコンウェハ、絶縁層材料として用
いられているSi3N4゜SiO□またはPSG(燐珪
酸ガラス)等がエツチングされる不都合が生じる。例え
ば、0□ガスおよびCF。
の流量が、それぞれ2500SCCMおよび2003C
CM、全圧1.5Torr、プラズマ発生用の2.45
GHzのマイクロ波のパワーが1.5KWで室温の下で
処理した場合における。ポジタイプのレジストのアッシ
ングレートは1.3μm/minであり、これに対して
シリコンウェハ、多結晶シリコン膜、  5i3Na膜
あるいはSi0g膜等はいずれも60人/1lIin程
度のレートでエツチングされる。上記のレジストのアッ
シングとSiO2膜等のエツチングのレート比は200
程度である。
このようなレート比は、 DRAMの製造において。
レジスト層によって覆われていないSiO□ゲート酸化
膜(膜厚100〜300人)がレジスト層のアッシング
除去においてエツチングされ、所定の膜厚が得られず、
キャパシタ容量が設計値通りにならないという重大な問
題を生じる。
本発明はダウンフロ一方式によるレジストアッシングに
おいて上記従来の問題が生じない方法を提供することを
目的とする。
〔問題点を解決するための手段〕
上記の目的は、ダウンフロ一方式のレジストアッシング
方法において、処理室にレジスト°が塗布された被処理
基板を設置し、プラズマ発生室に02ガスを主成分とし
N2ガスとCF4ガスを副成分とする混合ガスを導入し
て該混合ガスのプラズマを発生し、該レジストを選択的
に除去することを特徴とする9本発明に係るレジストの
アッシング方法により達成される。
〔作 用〕
ダウンフロ一方式のアッシングにおいて、02ガスに副
成分としてN2ガスとCF、ガスを添加することにより
+ NZガスまたはCF、ガス単独を添加した場合より
さらにレジストのアッシングレートが増大され、一方、
シリコン、  Si3N4あるいはSiO□等のエツチ
ングレートは9れらの添加ガス単独の場合と同程度に抑
えられる。また、アッシングにおいて被処理基板を加熱
する必要はない。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第1図はダウンフロ一方式のアッシングにおいて、従来
のO,+N、系の混合ガスと本発明に係る0□+N2+
CFJ系の混合ガスにおけるN2ガスの比率とアッシン
グレートとの関係を示すグラフである。
oz+sz系の混合ガスにおいてはN2ガスが10%近
傍で最大のアッシングレート約1μnl /minとな
る。
なお、この場合の混合ガスの圧力は1.0Torr、被
処理基板を載置しているステージの温度は200℃であ
る。
一方+ Oz”Nz+CF4系の混合ガスにおいても。
N2ガスが10%近傍でアッシングレートが最大となる
が、その時の値は約3μs /winと、0□+Nt系
の場合の最大値の3倍となる。そして、N2ガスの比率
が1〜40%の範囲において0□+N2系の最大値より
大きなアッシングレートを示している。なお。
この場合の混合ガスにおけるCF4ガスの比率は10%
、混合ガスの圧力はl、QTorr、前記ステージの温
度は室温である。
第2図はダウンフロ一方式のアッ°シングにおいて、従
来のO!+CFA系の混合ガスと本発明に係る0□+N
t+CFA系の混合ガスにおけるCF4ガスの比率とレ
ジスト層のアッシングレートおよびSiO2膜のエツチ
ングレートの関係を示すグラフであって。
破線は0□+CF、系の場合、実線はOz+Nz+CF
4系の場合を示す。
両系の混合ガスともにCF4ガスの比率の増大に伴って
レジスト層のアッシングレートとSiO□膜のエツチン
グレートがほぼ直線的に増加する。そして、0□+CF
d系の混合ガスとOt+Nt+CFa系の混合ガスとで
は、 Si0g膜のエツチングレートは変わらないが、
レジスト層のアッシングではQt+ N、 +CFJ系
の混合ガスは4.5倍程度のレートを示す。
なお、上記におけるatガスおよびN2ガスの流量は。
それぞれ、 2500SCCMおよび300SCCM、
混合ガスの圧力は1,5Torr、プラズマ発生用のマ
イクロ波の周波数およびパワーは、それぞれ2.45G
)Izおよび1.5KW、被処理基板の温度は室温であ
る。
第2図から、 O!+CFA系の場合には、 CF4ガ
スの比率が7.5%程度におけるアッシングレートが1
.3 μm /win程度となり、この時のSiO□膜
のエツチングレートは約60人/minである。これに
対して。
0、 + Nt+ CF、系の場合には、レジストのア
ッシングレートが1.3μm /minになるCF4ガ
スの比率は約1.5%であり、この時のSiO□膜のエ
ツチングレートは約28人/winである。すなわち、
0□+CFA系におけるレジスト層のアッシングとSi
O□膜のエツチングのレート比は220程度であるのに
対して。
0□十Nz+CPa系におけるレート比は460以上に
達する。
上記のように、アッシングレートを同一とすれば、0□
+NZ+CFk系の混合ガスを用いれば5iO1膜のエ
ツチングレートを(h+cFm系の混合ガスの場合の2
分の1以下にできることになり、前記のようなりRAM
における薄い5iOzゲート酸化膜に対する影響を与え
ないような時間でアッシングできるレジスト層の厚さの
上限が緩和され、また、アッシング時間が長くできるの
で制御が容易になる。
第3図は本発明を実施するために用いられたダウンフロ
一方式のアッシング装置の模式的断面図である。真空容
器1の内部は、シャワーヘッド2によってプラズマ発生
室3と処理室4とに分離されている。プラズマ発生室3
には反応ガスを導入するための導入管5と反応ガスのプ
ラズマを発生させるためのマイクロ波発生源6に接続さ
れたマイクロ波導入管7が設けられている。
マイクロ波導入管7には2例えば石英ガラス板から成る
マイクロ波透過窓8と、該マイクロ波透過窓8を冷却す
るための水冷フランジ9が取りつけられている。一方、
処理室4には真空容器1内を所定の低圧に保持するため
の排気系に接続された排気管10が設けられている。ま
た、処理室4の底面に設置されている温度制御が可能な
ステージ13の上には、レジスト層が塗布されたシリコ
ンウェハ等の被処理基板11が載置されている。シャワ
ーヘッド2は接地電位に保持されており、また貫通する
小孔12が多数設けられている。
導入管5からOt + Hz + CF4系の混合ガス
を所定の流量で導入し、マイクロ波発生源6からマイク
ロ波を照射して混合ガスのプラズマを発生させる。
プラズマ中のイオン、電子はシャワーヘッド2に衝突し
て電荷を失う。したがって、処理室4内にはイオンある
いルよ電子が入らない。一方、プラズマ中の中性の酸素
原子は拡散してシャワーヘッド2の小孔12を通過し処
理室4に入り、被処理基板11に塗布されているレジス
ト層と反応し、レジスト層を揮発性の物質に変える。こ
のように、ダウンフロ一方式のアッシングにおいては、
被処理基板が荷電粒子による衝撃を受けないので損傷を
生じることがない。
〔発明の効果〕
本発明によれば、シリコンウェハのような被処理基板に
塗布されたレジスト層を高速度で、かつ。
咳被処理基板自身あるいは該被処理基板に形成されたシ
リコン層、  Si3N、層またはSiO□層に対して
大きなレート比をもって、また、該被処理基板を加熱す
ることなしにアッシング除去できるので。
所望の特性を有する半導体装置を高歩留りで製造可能と
する効果がある。
【図面の簡単な説明】
第1図はO*+N!+CFa系混合ガスにおけるN2ガ
スの比率とアッシングレートの関係を示すグラフ。 第2図はOf + Nz + CFA系混合ガスにおけ
るCFaガスの比率とアッシングレートの関係を示すグ
ラフ。 第3図はダウンフロ一方式のアッシング装置の構造を示
す模式的断面図 である。 図において。 ■は真空容器。 2はシャワーヘッド。 3はプラズマ発生室。 4は処理室。 5は導入管。 6はマイクロ波発生源。 7はマイクロ波導入管。 8はマイクロ波透過窓。 9は水冷フランジ。 10は排気管。 11は被処理基板。 12は小孔。 13はステージ である。

Claims (1)

    【特許請求の範囲】
  1.  反応ガスが導入され、該反応ガスのプラズマを発生さ
    せるプラズマ発生室と、真空に排気され、被処理基板が
    設置される処理室と、該プラズマ中の中性種を該プラズ
    マ発生室から該処理室に選択的に通過させる手段とを備
    えたアッシング装置における該処理室にレジストが塗布
    された被処理基板を設置し、該プラズマ発生室にO_2
    ガスを主成分としN_2ガスとCF_4ガスを副成分と
    する混合ガスを導入して該混合ガスのプラズマを発生し
    、該レジストを選択的に除去することを特徴とするレジ
    ストのアッシング方法。
JP27130287A 1987-10-27 1987-10-27 レジストのアッシング方法 Pending JPH01112733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27130287A JPH01112733A (ja) 1987-10-27 1987-10-27 レジストのアッシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27130287A JPH01112733A (ja) 1987-10-27 1987-10-27 レジストのアッシング方法

Publications (1)

Publication Number Publication Date
JPH01112733A true JPH01112733A (ja) 1989-05-01

Family

ID=17498149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27130287A Pending JPH01112733A (ja) 1987-10-27 1987-10-27 レジストのアッシング方法

Country Status (1)

Country Link
JP (1) JPH01112733A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688410A (en) * 1994-12-29 1997-11-18 Sharp Kabushiki Kaisha Method of ashing resist and apparatus therefor
WO1999033096A1 (en) * 1997-12-19 1999-07-01 Lam Research Corporation Method and composition for dry photoresist stripping in semiconductor fabrication
JP2003273086A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体製造装置
JP2011018845A (ja) * 2009-07-10 2011-01-27 Oki Semiconductor Co Ltd 拡散層抵抗を備える半導体装置及び製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688410A (en) * 1994-12-29 1997-11-18 Sharp Kabushiki Kaisha Method of ashing resist and apparatus therefor
WO1999033096A1 (en) * 1997-12-19 1999-07-01 Lam Research Corporation Method and composition for dry photoresist stripping in semiconductor fabrication
JP2003273086A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体製造装置
JP2011018845A (ja) * 2009-07-10 2011-01-27 Oki Semiconductor Co Ltd 拡散層抵抗を備える半導体装置及び製造方法

Similar Documents

Publication Publication Date Title
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US5266154A (en) Dry etching method
KR0185372B1 (ko) 반도체 제조방법
US7202176B1 (en) Enhanced stripping of low-k films using downstream gas mixing
US6620733B2 (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US5312518A (en) Dry etching method
JP3283477B2 (ja) ドライエッチング方法および半導体装置の製造方法
JPH0777214B2 (ja) 有機物の灰化方法
JP4648900B2 (ja) 基板からフォトレジストを除去する方法
US5726102A (en) Method for controlling etch bias in plasma etch patterning of integrated circuit layers
JP2903884B2 (ja) 半導体装置の製法
JP3440735B2 (ja) ドライエッチング方法
JP3094470B2 (ja) ドライエッチング方法
JPH01112733A (ja) レジストのアッシング方法
Mutsukura et al. Reactive Ion Etching of Tungsten in SF 6‐N 2 Plasma
JP3086234B2 (ja) 表面処理方法
JP3718537B2 (ja) 酸化シリコン系材料層のプラズマエッチング方法
JPH0458176B2 (ja)
JP3160389B2 (ja) ドライエッチング方法
JP3453996B2 (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JP2002289577A (ja) 基板上に堆積した有機珪素化合物を含有する材料の薄膜のエッチング法
JP3038984B2 (ja) ドライエッチング方法
JPS6258663A (ja) 半導体装置の製造方法
JP3164789B2 (ja) 高融点金属膜のドライエッチング方法
JP3440599B2 (ja) ビアホール形成方法