JPH01109270A - Power failure detecting circuit - Google Patents
Power failure detecting circuitInfo
- Publication number
- JPH01109270A JPH01109270A JP26697687A JP26697687A JPH01109270A JP H01109270 A JPH01109270 A JP H01109270A JP 26697687 A JP26697687 A JP 26697687A JP 26697687 A JP26697687 A JP 26697687A JP H01109270 A JPH01109270 A JP H01109270A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- detection circuit
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 56
- 238000001514 detection method Methods 0.000 claims description 53
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はロボット制御装置等の停電検出回路に関し、特
に停電の検出タイマを入力コンデンサのチャージ量によ
って制御するようにした停電検出回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power outage detection circuit for a robot control device, etc., and more particularly to a power outage detection circuit in which a power outage detection timer is controlled by the amount of charge of an input capacitor.
ロボット制御装置等の電源では停電回復後のシステム復
帰動作をスムーズに行うように交流電源入力の切断をい
ち早く検出し、ロジック用の安定化された直流電源が落
ちるまでの間に停電処理を行う必要がある。For power supplies for robot control equipment, etc., in order to smoothly restore the system after a power outage, it is necessary to detect the disconnection of AC power input as soon as possible, and to handle the power outage before the stabilized DC power supply for the logic goes out. There is.
第６図にこのような従来の停電処理回路の例を示す０図
において、Ｖａｃは交流電源入力、１１は電圧低下検出
回路、２０は直流電源を作るための電源ユニット、１５
はタイマ回路、１６は停電処理プログラムを実行するプ
ロセッサである。FIG. 6 shows an example of such a conventional power outage processing circuit, in which Vac is an AC power input, 11 is a voltage drop detection circuit, 20 is a power supply unit for generating DC power, and 15
1 is a timer circuit, and 16 is a processor that executes a power outage processing program.
電圧低下検出回路１１は交流電源人力Ｖａｃが一定レベ
ル以下であることを検出し、それが一定時間継続したこ
とをタイマ回路１５で計数して、停電アラーム信号をプ
ロセッサ１６に送る。The voltage drop detection circuit 11 detects that the AC power supply human power Vac is below a certain level, the timer circuit 15 counts the fact that this has continued for a certain period of time, and sends a power outage alarm signal to the processor 16.
しかし、ロボット制御装置等の電源はもともとある程度
の交流電源入力の瞬断に耐えられるように設計されてお
り、タイマ回路１５は許容限界内の瞬断を無視すること
により、無用の停電アラーム信号の送出を避け、ロボッ
トシステムの稼動率を低下させないように設けられてい
る。タイマ回路１５のタイマの値はできるだけ大きい方
が望ましいが、許容限界値を越えることはできないし、
とくに停電処理の時間を考慮してタイマの値を決定する
必要がある。However, the power supply of robot control equipment, etc. is originally designed to withstand a certain degree of instantaneous interruption of AC power input, and the timer circuit 15 ignores instantaneous interruption within the allowable limit, thereby eliminating unnecessary power outage alarm signals. It is provided to avoid sending out and not reduce the operating rate of the robot system. It is desirable that the timer value of the timer circuit 15 is as large as possible, but it cannot exceed the allowable limit value.
In particular, it is necessary to determine the timer value in consideration of the time required for power outage processing.
停電後、電源ユニット２０が直流出力をどの位維持でき
るかは、停電の瞬間における入力コンデンサのチャージ
量によって決まる。How long the power supply unit 20 can maintain DC output after a power outage is determined by the amount of charge in the input capacitor at the moment of the power outage.
第７図に電源ユニット１２の詳細を示す０図において、
Ｆはヒエーズ、Ｄｂは整流用のダイオードブリッジ、Ｃ
ｔは平滑用の入力コンデンサ、２１は直流電圧をパルス
幅変調するＰＷＭ回路、２２はＰＷＭ回路の出力を平滑
する平滑回路であり、Ｖｄｃは安定化されたＤＣ出力で
ある。ＶｆｂはＤＣ出力のＰＷＭ回路への電圧フィード
バックであり、これによって、ＰＷＭ回路のパルス幅を
変えて出力電圧を一定に保つ、すなわち、このＤＣ出力
がどの位維持できるかは、ＰＷＭ回路２１あるいは平滑
回路２２の特性にも影響されるが、基本的には入力コン
デンサＣｉのチャージ量によって決定される。In Figure 0 showing details of the power supply unit 12 in Figure 7,
F is Hiez, Db is a diode bridge for rectification, C
t is a smoothing input capacitor, 21 is a PWM circuit that pulse width modulates a DC voltage, 22 is a smoothing circuit that smoothes the output of the PWM circuit, and Vdc is a stabilized DC output. Vfb is the voltage feedback to the PWM circuit of the DC output, which changes the pulse width of the PWM circuit to keep the output voltage constant.In other words, how long this DC output can be maintained depends on the PWM circuit 21 or the smoothing circuit. Although it is influenced by the characteristics of the circuit 22, it is basically determined by the amount of charge in the input capacitor Ci.
第８図に入力コンデンサＣｉの電圧波形を示す。FIG. 8 shows the voltage waveform of the input capacitor Ci.
図において、曲線Ｖｉｃは入力コンデンサＣｔの電圧を
示し、ＶｄｂはダイオードブリッジＤｂの整流波形であ
る。電圧Ｖｉｃは図に示すように、一定期間Ｖｄｂに沿
って上昇し、さらに負荷への放電によって、略直線状に
下降し、最大電圧Ｖｍａｘと最低電圧Ｖｍｉｎの間を上
下する。In the figure, the curve Vic shows the voltage of the input capacitor Ct, and Vdb is the rectified waveform of the diode bridge Db. As shown in the figure, the voltage Vic increases along Vdb for a certain period of time, and then decreases substantially linearly due to discharge to the load, and fluctuates between the maximum voltage Vmax and the minimum voltage Vmin.
従来の停電検出回路では、安全のためにこの入力コンデ
ンサＣｉの電圧Ｖｉｃの最低のＶｍｉｎでＤＣ出力の最
低維持時間を決め、そこから停電処理に必要な時間を引
いたものをタイマ回路１５のタイマの時間としていた。In the conventional power outage detection circuit, for safety, the minimum maintenance time of the DC output is determined by the lowest Vmin of the voltage Vic of the input capacitor Ci, and the time required for handling the power outage is subtracted from this, and the timer circuit 15 calculates the minimum maintenance time of the DC output. It was time.
従って、従来の停電検出回路では、タイマの値をこの値
以上に大きくすることが不可能であった。 本発明の目
的は上記問題点を解決し、特に停電の検出タイマを入力
コンデンサのチャージ量によって制御するようにした停
電検出回路を提供することにある。Therefore, in the conventional power failure detection circuit, it is impossible to increase the timer value beyond this value. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and, in particular, to provide a power failure detection circuit in which a power failure detection timer is controlled by the amount of charge of an input capacitor.
本発明では上記の問題点を解決するために、第１の発明
では、
交流入力電圧低下を検出し、該交流入力電圧低下が一定
時間継続したことをタイマで検出し、停電信号を出力す
る停電検出回路において、直流電源回路の入力コンデン
サの電圧の低下を検出して、タイマの開始信号と、ホー
ルド信号を出力する電圧低下検出回路と、
該入力コンデンサのチャージ量を検出し、前、起電圧低
下検出回路のホールド信号で該チャージ量信号を保持す
るチャージ量保持回路と、該チャージ量によって、タイ
マの時定数を制御する時定数制御回路と、
電圧低下検出回路からの信号によって、時間をカウント
し、前記チャージ量に対応する時間を越えたときに停電
アラーム信号を出力するタイマ回路と、
を有することを特徴とする停電検出回路が、提供される
。In order to solve the above problems, the present invention provides a power outage that detects an AC input voltage drop, uses a timer to detect that the AC input voltage drop continues for a certain period of time, and outputs a power outage signal. The detection circuit includes a voltage drop detection circuit that detects a drop in the voltage of the input capacitor of the DC power supply circuit and outputs a timer start signal and a hold signal; A charge amount holding circuit that holds the charge amount signal using the hold signal of the drop detection circuit, a time constant control circuit that controls the time constant of the timer based on the charge amount, and a time count based on the signal from the voltage drop detection circuit. A power outage detection circuit is provided, comprising: a timer circuit that outputs a power outage alarm signal when a time corresponding to the amount of charge is exceeded;
第２の発明では、
交流入力電圧低下を検出し、該交流入力電圧低下が一定
時間継続したことをタイマで検出し、停電信号を出力す
る停電検出回路において、直流電源回路の入力コンデン
サの電圧の低下を検出して、タイマの開始信号と、ホー
ルド信号を出力する電圧低下検出回路と、
該入力コンデンサのチャージ量を推定し、前記電圧低下
検出回路のホールド信号で該チャージ推定量信号を保持
するチャージ量推定回路と、該チャージ推定量によって
、タイマの時定数を制御する時定数制御回路と、
電圧低下検出回路からの信号によって、時間をカウント
し、前記チャージ量に対応する時間を越えたときに停電
アラーム信号を出力するタイマ回路と、
を有することを特徴とする停電検出回路が、提供される
。In the second invention, in a power failure detection circuit that detects a drop in AC input voltage, uses a timer to detect that the AC input voltage drop continues for a certain period of time, and outputs a power failure signal, the voltage of the input capacitor of the DC power supply circuit is a voltage drop detection circuit that detects a voltage drop and outputs a timer start signal and a hold signal; estimates a charge amount of the input capacitor; and holds the estimated charge signal with a hold signal of the voltage drop detection circuit; A charge amount estimating circuit, a time constant control circuit that controls a time constant of a timer according to the estimated charge amount, and a signal from a voltage drop detection circuit count time, and when the time corresponding to the charge amount is exceeded. A power outage detection circuit is provided, comprising: a timer circuit that outputs a power outage alarm signal; and a timer circuit that outputs a power outage alarm signal.
入力コンデンサのチャージ量を検出し、このチャージ量
を電圧低下を検出したときに保持し、このチャージ量に
相当する電圧でタイマの時定数を制御すれば、チャージ
量に比例したタイマ時間が得られる。この時間で、停電
アラーム信号を出力するか否かを判断する。By detecting the charge amount of the input capacitor, holding this charge amount when a voltage drop is detected, and controlling the timer time constant with the voltage equivalent to this charge amount, a timer time proportional to the charge amount can be obtained. . Based on this time, it is determined whether or not to output a power outage alarm signal.
また、チャージ量を直接検出することが困難な場合はチ
ャージ量推定回路を使用して、この推定チャージ量でタ
イマの時間を制御することにより、略チャージ量に比例
した時間を得ることができる。Furthermore, when it is difficult to directly detect the charge amount, a charge amount estimating circuit is used and the time of the timer is controlled using this estimated charge amount, thereby making it possible to obtain a time approximately proportional to the charge amount.
この時間で、停電アラーム信号を出力するか否かを判断
する。Based on this time, it is determined whether or not to output a power outage alarm signal.
以下、本発明の一実施例を図面に基づいて説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.
第１図に本発明の一実施例の停電検出回路の概念図を示
す１図において、Ｖａｃは交流電源入力であり、１は電
圧低下検出回路であり、交流電源人力Ｖａｃの低下を検
出し、タイマへの動作開始信号と、チャージ量を保持さ
せるホールド信号を出力する。２は電源ユニットであり
、安定回路されたＤＣ電源を出力し、その構成は第７図
と同じである。３はチャージ量検出回路であり、電源ユ
ニット２の入力コンデンサＣＬ（第７図のＣｉと同じ）
のチャージ量を検出し、保持する。FIG. 1 shows a conceptual diagram of a power failure detection circuit according to an embodiment of the present invention. In FIG. 1, Vac is an AC power supply input, 1 is a voltage drop detection circuit, which detects a decrease in AC power supply human power VAC, Outputs an operation start signal to the timer and a hold signal to hold the charge amount. A power supply unit 2 outputs a stabilized DC power supply, and its configuration is the same as that shown in FIG. 3 is a charge amount detection circuit, which is the input capacitor CL of the power supply unit 2 (same as Ci in Fig. 7).
Detects and holds the amount of charge.
４は時定数制御回路であり、チャージ量検出回路３に保
持されたチャージ量によって、タイマの時定数を制御す
る。５はタイマ回路であり、停電アラーム信号の出力を
、タイマ時間によって、出力するか否か判断する。すな
わち、電圧低下検出回路１で停電が検出されても、タイ
マ時間以下であれば、電源ユニット２の出力は定格値に
保持されるものとして、停電アラーム信号を出力しない
。A time constant control circuit 4 controls the time constant of the timer based on the charge amount held in the charge amount detection circuit 3. 5 is a timer circuit, which determines whether or not to output a power failure alarm signal based on the timer time. That is, even if the voltage drop detection circuit 1 detects a power outage, if the time is less than the timer time, the output of the power supply unit 2 is assumed to be maintained at the rated value, and a power outage alarm signal is not output.
６はプロセッサであり、タイマ回路５からの停電アラー
ム信号によって、停電処理のプログラムを実行する。A processor 6 executes a power outage processing program in response to a power outage alarm signal from the timer circuit 5.
第２図に本発明の一実施例の停電検出回路の回路図を示
す０図は第１図と略対応しているが、概念図と必ずしも
一致していない部分もある。図において、Ｖａｃは交流
電源入力、Ｔはトランス、Ｄｂはダイオードブリッジで
あり、ＰＳは安定化電源回路であり、ダイオードＤＩ及
びコンデンサＣは安定化電源回路ｐｓに一定時間電圧を
確保する。これらの素子は電源ユニット２とは別に電圧
低下検出回路１、チャージ量検出回路３等の回路のため
だけにＤＣ電源を供給するものである。Although FIG. 2 shows a circuit diagram of a power failure detection circuit according to an embodiment of the present invention, the diagram roughly corresponds to FIG. 1, but there are some parts that do not necessarily match the conceptual diagram. In the figure, Vac is an AC power input, T is a transformer, Db is a diode bridge, PS is a stabilized power supply circuit, and a diode DI and a capacitor C secure a voltage for a certain period of time in the stabilized power supply circuit ps. Apart from the power supply unit 2, these elements supply DC power only to circuits such as the voltage drop detection circuit 1 and the charge amount detection circuit 3.
ｌは電圧低下検出回路であり、抵抗Ｒ１とＲ２によって
、交流電源入力に相当する整流後の電圧Ｖｒｅｃを分圧
し、これとツェナーダイオード２ＤＩで決まるしきい値
電圧Ｖｓｃａと比較する。1 is a voltage drop detection circuit, which divides a rectified voltage Vrec corresponding to the AC power input by resistors R1 and R2, and compares this with a threshold voltage Vsca determined by a Zener diode 2DI.
Ｒ３はツェナーダイオードＺＤＩの電流を供給する、た
めの抵抗である。Ｃｏｍｐｌはコンパレータであり、電
圧ＶｒｅｃがツェナーダイオードＺＤ１で決まるしきい
値電圧Ｖａｃａ以下になる°と出力がハイレベルになり
、これがホールド信号及びタイマの動作信号となる。
゛
３はチャージ量検出回路であり、電源ユニット２の入力
コンデンサＣｉの電圧Ｖｉｃが抵抗Ｒ６を通してアンプ
Ａｍｐｌに入力される。アンプＡｍｐｌの増幅率はに１
であり、アンプＡｍｐｌの出力はｋｌ−Ｖｉｃとなる。R3 is a resistor for supplying current to the Zener diode ZDI. Comp is a comparator, and when the voltage Vrec becomes less than the threshold voltage Vaca determined by the Zener diode ZD1, the output becomes high level, which becomes a hold signal and a timer operation signal.
3 is a charge amount detection circuit, and the voltage Vic of the input capacitor Ci of the power supply unit 2 is inputted to the amplifier Ampl through the resistor R6. The amplification factor of the amplifier Ampl is 1
The output of the amplifier Ampl is kl-Vic.
ＡＮはアナログスイッチｔ゛あり、コンパレータＣｏｍ
ｐｌの出力ＶｃＯがハイレベルになると、これがホール
ド信号となり、アナログスイッチＡＮをオンにする。Ｃ
３はアンプＡｍｐｌの出力、すなわち入力コンデンサの
電圧Ｖｉｃをｋｌ倍したに１・Ｖｉｃの電圧をホールド
するコンデンサである。ホールドされた、電圧に１・Ｖ
ｉｃはアンプＡ ｍ ｐ 、２を通して出力され、アン
プＡｍｐ２の増幅率に２でに２倍され、ｋｌ−に２・Ｖ
ｉｃとして出力される。AN has an analog switch t, and a comparator Com
When the output VcO of pl becomes high level, this becomes a hold signal and turns on the analog switch AN. C
3 is a capacitor that holds the output of the amplifier Ampl, that is, the voltage of 1·Vic obtained by multiplying the voltage Vic of the input capacitor by kl. The voltage was held at 1 V.
ic is output through amplifier Amp, 2, multiplied by 2 by the amplification factor of amplifier Amp2, and kl- is outputted by 2·V.
Output as ic.
５はタイマ回路であり、アンプＡｍｐ ２からの電圧に
１・ｋ２・ＶｉｃがトランジスタＴｒのベースに接続さ
れている。抵抗Ｒ２はトランジスタＴｒと入力電圧に略
反比例した定電流源を構成して、コンデンサＣｔを充電
する。コンデンサＣｔの電圧がツェナーダイオードＺＤ
２で決まるしきい値電圧Ｖｓｃｂ以上になると、コンパ
レータＡｍｐ２の出力はハイレバルになりこれが、停電
アラーム信号ＡＬとして出力される。Ｒ５はツェナーダ
イオードＺＤ２に電流を供給するためのものである。な
お、コンデンサＣｔは通常は、コンパレータＣｏｍｐ
１の出力Ｖｃｏがロウレベルにあり、ダイオードＤ２及
び抵抗Ｒ４を通して放電状態になっており、交流電源人
力Ｖａｃが低下したときのみ、コンパレータＣｏｍｐｌ
がハイレベルになり、コンデンサＣｔへの充電が行われ
る。勿論、充電電流はアンプＡｍｐ２の出力、すなわち
入力コンデンサ電圧に比例したに１・ｋ２・ＶｉＣの電
圧が大きければ、小さくなる。従って、入力コンデンサ
電圧Ｖｉｃが高ければ、停電アラーム信号ＡＬが出力さ
れるまでの時間が大きくなり、入力コンデンサ電圧Ｖｉ
ｃが低ければ、時間は短くなる。5 is a timer circuit, and 1.k2.Vic is connected to the voltage from the amplifier Amp 2 to the base of the transistor Tr. The resistor R2 and the transistor Tr constitute a constant current source substantially inversely proportional to the input voltage, and charge the capacitor Ct. The voltage of the capacitor Ct is the Zener diode ZD
2, the output of the comparator Amp2 goes high and is output as the power failure alarm signal AL. R5 is for supplying current to Zener diode ZD2. Note that capacitor Ct is normally connected to comparator Comp.
1's output Vco is at a low level and is in a discharge state through the diode D2 and resistor R4, and only when the AC power source Vac decreases, the comparator Comp
becomes high level, and the capacitor Ct is charged. Of course, the charging current becomes smaller if the output of the amplifier Amp2, that is, the voltage of 1.k2.ViC, which is proportional to the input capacitor voltage, is large. Therefore, if the input capacitor voltage Vic is high, the time until the power failure alarm signal AL is output becomes longer, and the input capacitor voltage Vi
The lower c, the shorter the time.
第３図に第２図の回路の動作のタイムチャート図を示す
０図において、時刻ｔａで停電状態になり、交流電源人
力Ｖａｃが断になったものとする。In FIG. 3, which shows a time chart of the operation of the circuit in FIG. 2, it is assumed that a power outage occurs at time ta, and the AC power source Vac is cut off.
交流電源入力を全波整流したＶｒｅｃも断になる。Vrec, which is a full-wave rectification of the AC power input, is also cut off.
電圧Ｖｒｅｃが、コンパレータのしきい値Ｖｓｃａより
低（なると、コンパレータＣｏｍｐｌの出力Ｖｃｏはハ
イレベルになり、タイマ回路５のコンデンサＣｔを放電
状態から充電可能な状態にし、コンデンサＣｔの電圧Ｖ
ｃｔが上昇を開始する。When the voltage Vrec is lower than the threshold value Vsca of the comparator, the output Vco of the comparator Comp becomes high level, and the capacitor Ct of the timer circuit 5 is changed from the discharged state to the chargeable state, and the voltage V of the capacitor Ct is
ct starts to rise.
一方、コンパレータＣｏｍｐｌの出力Ｖｃｏがハイレベ
ルになると、アナログスイッチＡＮが開状態になり、ア
ンプＡｍｐ ｌの出力からコンデンサＣ３が切り離され
、入力コンデンサＣｉの電圧比例する電圧に１・Ｖｃｉ
が保持され、アンプＡｍｐ２の増幅率に２を乗じたに１
・ｋ２・ＶｉｃがアンプＡｍｐ２から出力され、この値
がコンデ’Ｊ’ｔＣｔの充電時定数Ｔｏとなる。コンデ
ンサＣｔの電圧ＶｃｔがコンパレータＣｏｍｐ２のしき
い値電圧Ｖｓｃｂを越えると停電アラーム信号ＡＬが出
力される。ここで、コンデンサＣｔの電圧Ｖｃｔの変化
と時定数Ｔｏの関係は、
ＴｏｍＲｅ−Ｃｔ−Ｖｓｃｂ／ （（Ｖｃｃ−Ｖｂｅ）
−ｋｌ−に２ ・Ｖｉｃ ）となる、ただし、
Ｖｃｃ ：電源電圧
Ｖｂｅ ： ）ランジスタＴｒのベースエミッタ間順電
圧
Ｒｅ：）ランジスタＴｒに接続されている抵抗Ｒｅの抵
抗値
であり、入力コンデンサの電圧Ｖｉｃが高い程、分母の
値は小さくなるので、停電アラーム信号ＡＬの出力され
るまでの時間は大きくなり、入力コンデンサ電圧Ｃｉの
チャージ量に応じて、停電アラーム信号ＡＬを出力する
時間が制御される。On the other hand, when the output Vco of the comparator Comp becomes a high level, the analog switch AN becomes open, and the capacitor C3 is disconnected from the output of the amplifier Ampl, and the voltage proportional to the voltage of the input capacitor Ci becomes 1.Vci.
is maintained, and the amplification factor of amplifier Amp2 is multiplied by 2 to 1
・k2·Vic is output from the amplifier Amp2, and this value becomes the charging time constant To of the capacitor 'J'tCt. When the voltage Vct of the capacitor Ct exceeds the threshold voltage Vscb of the comparator Comp2, a power failure alarm signal AL is output. Here, the relationship between the change in the voltage Vct of the capacitor Ct and the time constant To is TomRe-Ct-Vscb/((Vcc-Vbe)
-kl- becomes 2 ・Vic), where Vcc: Power supply voltage Vbe: ) Base-emitter forward voltage of transistor Tr Re:) Resistance value of resistor Re connected to transistor Tr, input capacitor voltage The higher Vic is, the smaller the value of the denominator becomes, so the time it takes to output the power outage alarm signal AL becomes longer, and the time to output the power outage alarm signal AL is controlled according to the amount of charge of the input capacitor voltage Ci. Ru.
次に他の実施例について述べる。第４図に他の停電検出
回路の概念図を示す、第４図は第１図と略同様な構成で
あるが、第１図のチャージ量検出回路３の代わりに、チ
ャージ量推定回路７が使用されている。第１図に示す構
成は、停電検出回路を電源ユニットと一体にできる場合
に適しており、第４図の構成は停電検出回路を電源ユニ
ットと分離して構成する場合に適している。Next, other embodiments will be described. FIG. 4 shows a conceptual diagram of another power outage detection circuit. FIG. 4 has approximately the same configuration as FIG. 1, but the charge amount estimation circuit 7 is used instead of the charge amount detection circuit 3 in FIG. It is used. The configuration shown in FIG. 1 is suitable when the power failure detection circuit can be integrated with the power supply unit, and the configuration shown in FIG. 4 is suitable when the power failure detection circuit is configured separately from the power supply unit.
第４図のチャージ量推定回路７はチャージ量を直接測定
せずに、推定回路を設けて入力コンデンサのチャージ量
を推定して、これを入力コンデンサのチャージ量として
使用し、これに第１図のチャージ量検出回路３の機能を
含めたものである。The charge amount estimating circuit 7 in FIG. 4 does not directly measure the charge amount, but provides an estimation circuit to estimate the charge amount of the input capacitor, and uses this as the charge amount of the input capacitor. This includes the function of the charge amount detection circuit 3.
その他の構成及び作用は第１図と同じであるので、詳細
な説明は省略する。Other configurations and operations are the same as those in FIG. 1, so detailed explanations will be omitted.
第５図にチャージ量推定回路の例を示す、Ｖｒｅｃは交
流電源人力Ｖａｃを全波整流した電圧であり、Ｄ２はダ
イオードである。ＣＩｌはコンデンサ、Ｒａは抵抗であ
る。ここで、コンデンサＣＩｌと抵抗Ｒａが、入力コン
デンサＣｉと負荷の等価抵抗Ｒ１と同じ時定数を持つよ
うに設定すればよい、すなわち、
Ｒａ−Ｃｊｌ−ＲＪ−Ｃｉ
が成立するように、抵抗Ｒａ及びコンデンサＣＩの値を
選択すれば、出力Ｖｉｃａは略実際の入力コンデンサＣ
ｉの電圧Ｖｉｃに等しくなり、これをチャージ量検出回
路のＶｉｅとして使用すればよい、ただし、負荷の変動
がある場合はこれを考慮する必要がある。FIG. 5 shows an example of a charge amount estimating circuit, where Vrec is a voltage obtained by full-wave rectification of AC power supply human power Vac, and D2 is a diode. CIl is a capacitor, and Ra is a resistor. Here, the resistor Ra and the resistor Ra should be set so that the capacitor CIl and the resistor Ra have the same time constant as the input capacitor Ci and the equivalent resistance R1 of the load, that is, so that Ra-Cjl-RJ-Ci holds. If you choose the value of capacitor CI, the output Vica will be approximately equal to the actual input capacitor C.
It becomes equal to the voltage Vic of i, and this can be used as Vie of the charge amount detection circuit. However, if there is a variation in the load, this must be taken into consideration.
上記の説明では、入力コンデンサのチャージ量を検出す
るチャージ量検出回路、チャージ量推定回路、時定数制
御回路及びタイマ回路をアナログ回路で構成したが、勿
論これらをディジタル回路で構成することができる。す
なわち、入力コンデンサの電圧をＡＤコンバータでディ
ジタル値に変換し、これをディジタル値で処理して、デ
ィジタルなタイマで時間を計数するように構成すればよ
い。In the above description, the charge amount detection circuit for detecting the charge amount of the input capacitor, the charge amount estimating circuit, the time constant control circuit, and the timer circuit are configured with analog circuits, but of course, these can be configured with digital circuits. That is, the voltage of the input capacitor may be converted into a digital value by an AD converter, the digital value may be processed, and the time may be counted by a digital timer.
以上説明したように本発明では、電源ユニット内の入力
コンデンサのチャージ量に応じてタイマ時定数を制御す
るように構成したので、チャージ量に応じて停電アラー
ムを検出する時間が変化して、交流電源入力の瞬断や交
流電源入力に混入するノイズに対する耐性を向上させる
ことができる。As explained above, in the present invention, the timer time constant is controlled according to the amount of charge of the input capacitor in the power supply unit, so the time for detecting a power outage alarm changes depending on the amount of charge, and the It is possible to improve resistance to instantaneous interruptions in power input and noise mixed into AC power input.
また、電源ユニットと停電検出回路が一体に構成できな
いときは、チャージ量推定回路を設けてて、入力コンデ
ンサのチャージ量を推定するよにう構成したので、直接
チャージ量が測定できなくても、停電アラームの検出用
のタイマの時間を制御でき、電源ユニットと分離して停
電検出回路を構成することができる。In addition, when the power supply unit and power failure detection circuit cannot be integrated, a charge amount estimation circuit is provided to estimate the charge amount of the input capacitor, so even if the charge amount cannot be directly measured, The time of the timer for detecting a power outage alarm can be controlled, and a power outage detection circuit can be configured separately from the power supply unit.
第１図は本発明の一実施例の停電検出回路の概念図、
第２図は本発明の一実施例の停電検出回路の回路図、
第３図は第２図の回路の動作のタイムチャート図、
第４図は他の停電検出回路の概念図、
第５図はチャージ量樽定回路の回路図、第６図は従来の
停電処理回路の例を示す図、第７図は電源ユニット１２
の詳細なブロック図、第８図は入力コンデンサの電圧波
形を示す図である。
１・・−・−・・−・−電圧低下検出回路２・−−−一
−−−・・・−・・・・電源ユニット３・・−−−−−
−一・−・−・チャージ量検出回路４−−−−−−−−
−−−−−−・時定数制御回路５・−一−−−−−・・
・−・・タイマ回路６−・−−ｍ＝−・−一−−・プロ
セッサ？−−−−−−・・・−・−・・チャージ量推定
回路特許出願人 ファナック株式会社
代理人 弁理士 服部毅巖
ｔ→
第４図
第６図FIG. 1 is a conceptual diagram of a power failure detection circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a power failure detection circuit according to an embodiment of the present invention, and FIG. 3 is a time chart of the operation of the circuit shown in FIG. 2. Figure 4 is a conceptual diagram of another power failure detection circuit, Figure 5 is a circuit diagram of a charge amount barrel constant circuit, Figure 6 is a diagram showing an example of a conventional power failure processing circuit, and Figure 7 is a diagram of a power supply unit 12.
A detailed block diagram of FIG. 8 is a diagram showing the voltage waveform of the input capacitor. 1・・・−・−・・−・−Voltage drop detection circuit 2・−−−1−−−・・・・Power supply unit 3・・・−−−−
-1.--Charge amount detection circuit 4--------
--------・Time constant control circuit 5・-1---------・・
・−・・Timer circuit 6−・−−m=−・−1−−・Processor? −−−−−−・・・−・−・Charge amount estimation circuit patent applicant Fanuc Co., Ltd. agent Patent attorney Takeshi Hattori t→ Figure 4 Figure 6
Claims (2)
が一定時間継続したことをタイマで検出し、停電信号を
出力する停電検出回路において、直流電源回路の入力コ
ンデンサの電圧の低下を検出して、タイマの開始信号と
、ホールド信号を出力する電圧低下検出回路と、 該入力コンデンサのチャージ量を検出し、前記電圧低下
検出回路のホールド信号で該チャージ量信号を保持する
チャージ量保持回路と、 該チャージ量によって、タイマの時定数を制御する時定
数制御回路と、 電圧低下検出回路からの信号によって、時間をカウント
し、前記チャージ量に対応する時間を越えたときに停電
アラーム信号を出力するタイマ回路と、 を有することを特徴とする停電検出回路。(1) A power outage detection circuit that detects a drop in AC input voltage, uses a timer to detect when the AC input voltage drop continues for a certain period of time, and outputs a power outage signal, detects a drop in the voltage of the input capacitor of the DC power supply circuit. a voltage drop detection circuit that outputs a timer start signal and a hold signal; and a charge amount holding circuit that detects the charge amount of the input capacitor and holds the charge amount signal using the hold signal of the voltage drop detection circuit. and a time constant control circuit that controls the time constant of the timer according to the amount of charge, and a signal from a voltage drop detection circuit to count the time, and issue a power outage alarm signal when the time corresponding to the amount of charge is exceeded. A power outage detection circuit comprising: a timer circuit that outputs an output;
が一定時間継続したことをタイマで検出し、停電信号を
出力する停電検出回路において、直流電源回路の入力コ
ンデンサの電圧の低下を検出して、タイマの開始信号と
、ホールド信号を出力する電圧低下検出回路と、 該入力コンデンサのチャージ量を推定し、前記電圧低下
検出回路のホールド信号で該チャージ推定量信号を保持
するチャージ量推定回路と、該チャージ推定量によって
、タイマの時定数を制御する時定数制御回路と、 電圧低下検出回路からの信号によって、時間をカウント
し、前記チャージ量に対応する時間を越えたときに停電
アラーム信号を出力するタイマ回路と、 を有することを特徴とする停電検出回路。(2) A power outage detection circuit that detects a drop in AC input voltage, uses a timer to detect when the AC input voltage drop continues for a certain period of time, and outputs a power outage signal, detects a drop in the voltage of the input capacitor of the DC power supply circuit. a voltage drop detection circuit that outputs a timer start signal and a hold signal; and a charge amount estimation circuit that estimates the charge amount of the input capacitor and holds the estimated charge signal using the hold signal of the voltage drop detection circuit. A time constant control circuit that controls the time constant of a timer based on the estimated amount of charge, and a signal from a voltage drop detection circuit that counts time and issues a power outage alarm when the time corresponding to the amount of charge is exceeded. A power outage detection circuit comprising: a timer circuit that outputs a signal;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26697687A JPH01109270A (en) | 1987-10-22 | 1987-10-22 | Power failure detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26697687A JPH01109270A (en) | 1987-10-22 | 1987-10-22 | Power failure detecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109270A true JPH01109270A (en) | 1989-04-26 |
Family
ID=17438327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26697687A Pending JPH01109270A (en) | 1987-10-22 | 1987-10-22 | Power failure detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109270A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014199724A (en) * | 2013-03-29 | 2014-10-23 | パナソニック株式会社 | Undervoltage tripper for circuit breaker and overvoltage/undervoltage tripper |
| CN104635020A (en) * | 2014-12-26 | 2015-05-20 | 国家电网公司 | Energy-saving and environment-friendly remote alarm circuit for power outage |
| JP2019092254A (en) * | 2017-11-13 | 2019-06-13 | ニチコン株式会社 | Low-voltage detection device |
-
1987
- 1987-10-22 JP JP26697687A patent/JPH01109270A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014199724A (en) * | 2013-03-29 | 2014-10-23 | パナソニック株式会社 | Undervoltage tripper for circuit breaker and overvoltage/undervoltage tripper |
| CN104635020A (en) * | 2014-12-26 | 2015-05-20 | 国家电网公司 | Energy-saving and environment-friendly remote alarm circuit for power outage |
| CN104635020B (en) * | 2014-12-26 | 2019-04-02 | 国家电网公司 | A kind of energy-saving and environment-friendly power-off remote alarms circuit |
| JP2019092254A (en) * | 2017-11-13 | 2019-06-13 | ニチコン株式会社 | Low-voltage detection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056055B2 (en) | Integrated circuit for switching power supply control and switching power supply device | |
| US7071667B2 (en) | DC—DC converter | |
| US7595619B2 (en) | Feed-forward circuit for adjustable output voltage controller circuits | |
| JP3415759B2 (en) | Overcurrent protection circuit for switching power supply | |
| KR19980048256A (en) | Constant power charging circuit and portable computer using same | |
| US20090040793A1 (en) | Start-up time reduction in switching regulators | |
| US6735064B2 (en) | Inrush current suppressing device | |
| US20120235658A1 (en) | Power reduction of a power supply unit at light loading or no loading | |
| EP0649222B1 (en) | Circuit for protecting a switching power source | |
| JPH09322433A (en) | Ups built-in power supply equipment | |
| JPH01109270A (en) | Power failure detecting circuit | |
| JPH11215690A (en) | Overcurrent protective device | |
| WO2022064733A1 (en) | Overcurrent protection circuit | |
| CA2252774C (en) | Switched-mode power supply arrangement | |
| JP2004297927A (en) | Overcurrent protection circuit | |
| JPS63209466A (en) | Switching power source | |
| JP2004282921A (en) | Power supply rack and power supply | |
| JPH09117132A (en) | Overcurrent protective circuit for switching power supply | |
| KR100335505B1 (en) | Arc cutting machine | |
| JP2605304Y2 (en) | Protection circuit of the switching regulator | |
| JP2003264978A (en) | Switching power control circuit | |
| JPH0145223Y2 (en) | ||
| JPH05219657A (en) | Controller of dc power supply for battery charging | |
| JPH077870A (en) | Power supply circuit apparatus | |
| KR20190019293A (en) | Switched-Mode Power Supply and operating method thereof |