JPH01108813A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH01108813A JPH01108813A JP62265787A JP26578787A JPH01108813A JP H01108813 A JPH01108813 A JP H01108813A JP 62265787 A JP62265787 A JP 62265787A JP 26578787 A JP26578787 A JP 26578787A JP H01108813 A JPH01108813 A JP H01108813A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- frequency divider
- reset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は位相同期回路に係り、特に磁気ディスク装置の
データ読出回路に用いられるデータセパレート用位相同
期回路に関する。
データ読出回路に用いられるデータセパレート用位相同
期回路に関する。
従来のデータセパレート用集積回路に用いられる位相同
期回路の構成を第４図に示す。この位相同期回路の動作
を簡単に説明する。 位相比較イネーブル信号１６がアサート（能動化）され
ると位相比較器ｌは磁気ディスクより供給される読出デ
ータ信号１１と、電圧制御発振器（以下ｖＣＯと略す）
３の出力をＮ分周器４でＮ分周したＮ分周信号１ｓ（Ｎ
は自然数）との位相差を検出し、位相比較出力信号１２
をループフィルタ２へ入力する。ここで位相比較器ｌの
動作特性は第２図に示す如く読出データ信号１１の位相
θ１（ｔ）とＶＣＯ−Ｎ分周信号１５の位相θｏ（ｔ）
との位相差が一πラジアンからπラジアンまでの範囲で
は正比例の関係で変化する。そして位相差がそれ以上大
きいときは２πラジアン周期で変化する周期関数として
動作する。ループフィルタ２は位相比較出力信号１２を
平滑化しｖＣＯ制御電圧１３を生成する。ＶＣＯ３はＶ
ＣＯ制御電圧１３ニ従ってｖＣＯ出力信号１４の周波数
を変化させる。Ｎ分周器４はｖＣＯ出力信号１４をＮ分
周して位相比較器１ヘフイードバツクする。このように
位相同期回路が動作してＶＣＯ−Ｎ分周信号１５を読出
データ信号１１に同期させる。 （発明が解決しようとする問題点ｌ 第５図に従来の位相同期回路に用いられる位相比較器１
とＮ分周器４の動作タイミングを示す。 上記従来技術は、Ｎ分周器４のリセットタイミングを規
定していないため、位相比較イネーブル信号１６がアサ
ートされた直後の初期位相差Δθｉは、第２図に示す動
作特性から最大±πラジアンとなる。磁気ディスク装置
に用いられる位相同期回路の位相引込時間ψ（１）は、
一般に２次形の位相ステップ応答として次式で表わされ
る。 ψ（ｔ）＝Δθ１（ｃｏｓβωａｔ −（ζ／β）ｓｉｎβωｒ１ｔ）ｅｘｐ（−ζｃａ ｎ
ｔ）β＝（１−ζ）１／２ ここにψ（ｔ）二人力信号の位相差 Δθｉ：初期位相差 ωイ：特性周波数 ζ ：減衰率（ζく１） この関係式から明らかなように初期位相差Δθｉが大き
い程、長い位相引込時間が必要となる。磁気ディスク装
置では数マイクロ秒の位相引込時間が要求されるため、
初期位相差はできるだけ小さい方がよい、また周波数ス
テップ応答でも初期位相差が小さい程、位相引込時間は
短くなる。 本発明の目的は従来技術での最大初期位相差込時間を短
縮することにある。 （問題点を解決するための手段１ 上記目的を達成するために、本発明は、外部入力信号と
内部入力信号との位相差を検出する位相比較器と、該位
相比較器の出力信号を平滑化するループフィルタと、該
ループフィルタの出力を制御電圧として出力発振信号の
位相を変化させる電圧制御発振器と、前記発振信号を分
周し該分周された信号を前記内部入力信号とする分周器
とを備える位相同期回路において、 前記分周器にリセット（もしくはプリセット）機能をも
たせるとともに、該分周器の制御回路を設け、該制御回
路は、前記位相比較器のイネーブル信号の発生後、最初
の前記外部入力信号を受けたとき前記分周器のリセット
を解除し、その直後に出力される前記電圧制御発振器の
発振信号を前記分周器な通して前記位相比較器へ入力す
るようにしたものである。 前記制御回路は、例えば、前記イネーブル信号をＤ入力
端に受け、前記イネーブル信号の発生後、最初の前記外
部入力信号をクロック入力端に受けたとき、Ｑ出力を発
生し、該Ｑ出力により前記分周器のリセットを解除する
Ｄ型フリップフロップにより構成することができる。 また、前記分周器は１例えば、リセット（もしくはプリ
セット）４Ｉ！能を有するプログラマブルカウンタで構
成し得る。
期回路の構成を第４図に示す。この位相同期回路の動作
を簡単に説明する。 位相比較イネーブル信号１６がアサート（能動化）され
ると位相比較器ｌは磁気ディスクより供給される読出デ
ータ信号１１と、電圧制御発振器（以下ｖＣＯと略す）
３の出力をＮ分周器４でＮ分周したＮ分周信号１ｓ（Ｎ
は自然数）との位相差を検出し、位相比較出力信号１２
をループフィルタ２へ入力する。ここで位相比較器ｌの
動作特性は第２図に示す如く読出データ信号１１の位相
θ１（ｔ）とＶＣＯ−Ｎ分周信号１５の位相θｏ（ｔ）
との位相差が一πラジアンからπラジアンまでの範囲で
は正比例の関係で変化する。そして位相差がそれ以上大
きいときは２πラジアン周期で変化する周期関数として
動作する。ループフィルタ２は位相比較出力信号１２を
平滑化しｖＣＯ制御電圧１３を生成する。ＶＣＯ３はＶ
ＣＯ制御電圧１３ニ従ってｖＣＯ出力信号１４の周波数
を変化させる。Ｎ分周器４はｖＣＯ出力信号１４をＮ分
周して位相比較器１ヘフイードバツクする。このように
位相同期回路が動作してＶＣＯ−Ｎ分周信号１５を読出
データ信号１１に同期させる。 （発明が解決しようとする問題点ｌ 第５図に従来の位相同期回路に用いられる位相比較器１
とＮ分周器４の動作タイミングを示す。 上記従来技術は、Ｎ分周器４のリセットタイミングを規
定していないため、位相比較イネーブル信号１６がアサ
ートされた直後の初期位相差Δθｉは、第２図に示す動
作特性から最大±πラジアンとなる。磁気ディスク装置
に用いられる位相同期回路の位相引込時間ψ（１）は、
一般に２次形の位相ステップ応答として次式で表わされ
る。 ψ（ｔ）＝Δθ１（ｃｏｓβωａｔ −（ζ／β）ｓｉｎβωｒ１ｔ）ｅｘｐ（−ζｃａ ｎ
ｔ）β＝（１−ζ）１／２ ここにψ（ｔ）二人力信号の位相差 Δθｉ：初期位相差 ωイ：特性周波数 ζ ：減衰率（ζく１） この関係式から明らかなように初期位相差Δθｉが大き
い程、長い位相引込時間が必要となる。磁気ディスク装
置では数マイクロ秒の位相引込時間が要求されるため、
初期位相差はできるだけ小さい方がよい、また周波数ス
テップ応答でも初期位相差が小さい程、位相引込時間は
短くなる。 本発明の目的は従来技術での最大初期位相差込時間を短
縮することにある。 （問題点を解決するための手段１ 上記目的を達成するために、本発明は、外部入力信号と
内部入力信号との位相差を検出する位相比較器と、該位
相比較器の出力信号を平滑化するループフィルタと、該
ループフィルタの出力を制御電圧として出力発振信号の
位相を変化させる電圧制御発振器と、前記発振信号を分
周し該分周された信号を前記内部入力信号とする分周器
とを備える位相同期回路において、 前記分周器にリセット（もしくはプリセット）機能をも
たせるとともに、該分周器の制御回路を設け、該制御回
路は、前記位相比較器のイネーブル信号の発生後、最初
の前記外部入力信号を受けたとき前記分周器のリセット
を解除し、その直後に出力される前記電圧制御発振器の
発振信号を前記分周器な通して前記位相比較器へ入力す
るようにしたものである。 前記制御回路は、例えば、前記イネーブル信号をＤ入力
端に受け、前記イネーブル信号の発生後、最初の前記外
部入力信号をクロック入力端に受けたとき、Ｑ出力を発
生し、該Ｑ出力により前記分周器のリセットを解除する
Ｄ型フリップフロップにより構成することができる。 また、前記分周器は１例えば、リセット（もしくはプリ
セット）４Ｉ！能を有するプログラマブルカウンタで構
成し得る。
【作用ｌ
上記構成において、リセットもしくはプリセット機能を
持った分周器は、リセットもしくはプリセットタイミン
グ制御回路によりリセットもしくはプリセットが解除さ
れるまでｖＣＯの分周信号を出力しない、そしてリセッ
トもしくはプリセット解除後、その直後にくるｖＣＯ出
力信号のアクティブエツジを検出し、そのアクティブエ
ツジを分周信号のアクティブエツジとして分周を開始し
て位相比較器へ出力する。 すなわち、リセットもしくはプリセットタイミング制御
回路は、磁気ディスクコントローラから出力される位相
比較イネーブル信号がアサートされるまでディスエーブ
ルされており、出力制御信号はノンアクティブである。 その後、位相比較イネーブル信号がアサートされると、
リセットもしくはプリセットタイミング制御回路はイネ
ーブルされ、読出データ信号が入力されるまで待機状態
となる０位相比較イネーブル信号がアサートされた後、
第１番目の読出データが入力されると出力制御信号をア
クティブにして分周器の分周動作をイネーブルする。そ
して位相比較イネーブル信号がディスエーブル状態にな
ると、再び分周器の分周動作をディスエーブルして分周
器をリセットもしくはプリセット状態に保持する。 【実施例】 以下、本発明の一実施例を第１図に示し、その動作タイ
ミングを第３図に示し説明する。 第１図において位相同期回路は、位相比較器ｌ、ループ
フイ）Ｌｔ夕２．ＶＣＯ３，Ｎ分周器４、Ｄ型フリップ
フロップ５から構成される。位相比較イネーブル信号１
６がアサートされるまてはＤ型フリップフロップ５がリ
セットされているため、Ｎ分周器４はリセット状態であ
りｖＣＯ・Ｎ分周信号１５は出力されない。その後、位
相比較イネーブル信号１６がアサートされると、位相比
較器ｌは比較可能状態とをＤ、Ｄ型フリップフロップ５
のリセットは解除されＤ入力が“高”となる。そして、
第３図に示す如く読出データ１１の第１番目のパルスて
Ｎ分周器イネーブル信号１７がアサートされ、その直後
のｖＣＯ出力信号１４のエツジでＶＣＯ・Ｎ分周信号１
５を“高”にする。よって、位相比較器１は読出データ
１１の立上りエツジから、その直後にくるｖＣＯ出力信
号１４の立上りエツジまでの時間だけ位相比較出力信号
１２をループフィルタ２へ出力する。ループフィルタ２
はこの位相比較出力信号１２を平滑化しｖＣＯ制御電圧
１３を生成する。ＶＣＯ３はこのｖＣＯ制御電圧１３に
従いＶＣＯ出力信号１４の周波数を変化させる。Ｎ分周
器４はｖＣＯ出力信号１４をＮ分周して位相比較器１ヘ
フイードバツクする。これ以降の動作は従来の位相同期
回路と同様であり、特定時間経過後ｖＣＯ−Ｎ分周信号
１５の位相を読出データ信号１１の位相に一致させる。
持った分周器は、リセットもしくはプリセットタイミン
グ制御回路によりリセットもしくはプリセットが解除さ
れるまでｖＣＯの分周信号を出力しない、そしてリセッ
トもしくはプリセット解除後、その直後にくるｖＣＯ出
力信号のアクティブエツジを検出し、そのアクティブエ
ツジを分周信号のアクティブエツジとして分周を開始し
て位相比較器へ出力する。 すなわち、リセットもしくはプリセットタイミング制御
回路は、磁気ディスクコントローラから出力される位相
比較イネーブル信号がアサートされるまでディスエーブ
ルされており、出力制御信号はノンアクティブである。 その後、位相比較イネーブル信号がアサートされると、
リセットもしくはプリセットタイミング制御回路はイネ
ーブルされ、読出データ信号が入力されるまで待機状態
となる０位相比較イネーブル信号がアサートされた後、
第１番目の読出データが入力されると出力制御信号をア
クティブにして分周器の分周動作をイネーブルする。そ
して位相比較イネーブル信号がディスエーブル状態にな
ると、再び分周器の分周動作をディスエーブルして分周
器をリセットもしくはプリセット状態に保持する。 【実施例】 以下、本発明の一実施例を第１図に示し、その動作タイ
ミングを第３図に示し説明する。 第１図において位相同期回路は、位相比較器ｌ、ループ
フイ）Ｌｔ夕２．ＶＣＯ３，Ｎ分周器４、Ｄ型フリップ
フロップ５から構成される。位相比較イネーブル信号１
６がアサートされるまてはＤ型フリップフロップ５がリ
セットされているため、Ｎ分周器４はリセット状態であ
りｖＣＯ・Ｎ分周信号１５は出力されない。その後、位
相比較イネーブル信号１６がアサートされると、位相比
較器ｌは比較可能状態とをＤ、Ｄ型フリップフロップ５
のリセットは解除されＤ入力が“高”となる。そして、
第３図に示す如く読出データ１１の第１番目のパルスて
Ｎ分周器イネーブル信号１７がアサートされ、その直後
のｖＣＯ出力信号１４のエツジでＶＣＯ・Ｎ分周信号１
５を“高”にする。よって、位相比較器１は読出データ
１１の立上りエツジから、その直後にくるｖＣＯ出力信
号１４の立上りエツジまでの時間だけ位相比較出力信号
１２をループフィルタ２へ出力する。ループフィルタ２
はこの位相比較出力信号１２を平滑化しｖＣＯ制御電圧
１３を生成する。ＶＣＯ３はこのｖＣＯ制御電圧１３に
従いＶＣＯ出力信号１４の周波数を変化させる。Ｎ分周
器４はｖＣＯ出力信号１４をＮ分周して位相比較器１ヘ
フイードバツクする。これ以降の動作は従来の位相同期
回路と同様であり、特定時間経過後ｖＣＯ−Ｎ分周信号
１５の位相を読出データ信号１１の位相に一致させる。
従来技術では初期位相差は最大±πラジアンであったが
、本発明によれば、初期位相差は最大上であれば初期位
相差を小さくすることができ、位相引込時間を短縮する
ことができる０例えばＮ＝４のとき、位相引込時間を約
１０％短縮することができる。また、本発明は極めて簡
単な回路（Ｄ型フリップフロップ１個）の追加により低
コストで実現可能である。
、本発明によれば、初期位相差は最大上であれば初期位
相差を小さくすることができ、位相引込時間を短縮する
ことができる０例えばＮ＝４のとき、位相引込時間を約
１０％短縮することができる。また、本発明は極めて簡
単な回路（Ｄ型フリップフロップ１個）の追加により低
コストで実現可能である。
第１図は本発明の一実施例のブロック図、第２図は位相
比較器の動作特性を表わす線図、第３図は本発明の一実
施例の動作タイミング図、第４図は従来の位相同期回路
のブロック図、第５図はその動作タイミング図を示す。 １・・・位相比較器 ２・・・ループフィルタ ３・−Ｖ ＣＯ ４・・・Ｎ分周器 ５・−Ｄ型フリップフロップ １１・・・読出データ信号 １２・・・位相比較出力信号 １３・・・ＶＣＯ制御電圧 １４・・・ＶＣＯ出力信号 １５・・・ＶＣＯ・Ｎ分周信号 １６・・・位相比較イネーブル信号 １７・・・Ｎ分周器リセット信号 出願人 株式会社 日 立製作所 代理人 弁理士 富 １）和 子 第１図 第２図 第３図 第４図
比較器の動作特性を表わす線図、第３図は本発明の一実
施例の動作タイミング図、第４図は従来の位相同期回路
のブロック図、第５図はその動作タイミング図を示す。 １・・・位相比較器 ２・・・ループフィルタ ３・−Ｖ ＣＯ ４・・・Ｎ分周器 ５・−Ｄ型フリップフロップ １１・・・読出データ信号 １２・・・位相比較出力信号 １３・・・ＶＣＯ制御電圧 １４・・・ＶＣＯ出力信号 １５・・・ＶＣＯ・Ｎ分周信号 １６・・・位相比較イネーブル信号 １７・・・Ｎ分周器リセット信号 出願人 株式会社 日 立製作所 代理人 弁理士 富 １）和 子 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、外部入力信号と内部入力信号との位相差を検出する
位相比較器と、該位相比較器の出力信号を平滑化するル
ープフィルタと、該ループフィルタの出力を制御電圧と
して出力発振信号の位相を変化させる電圧制御発振器と
、前記発振信号を分周し該分周された信号を前記内部入
力信号とする分周器とを備える位相同期回路において、 前記分周器にリセット（もしくはプリセッ ト）機能をもたせるとともに、該分周器の制御回路を設
け、該制御回路は、前記位相比較器のイネーブル信号の
発生後、最初の前記外部入力信号を受けたとき前記分周
器のリセットを解除し、その直後に出力される前記電圧
制御発振器の発振信号を前記分周器を通して前記位相比
較器へ入力することを特徴とする位相同期回路。 ２、前記制御回路は、前記イネーブル信号をＤ入力端に
受け、前記イネーブル信号の発生後、最初の前記外部入
力信号をクロック入力端に受けたとき、Ｑ出力を発生し
、該Ｑ出力により前記分周器のリセットを解除するＤ型
フリップフロップからなる特許請求の範囲第１項記載の
位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265787A JPH01108813A (ja) | 1987-10-21 | 1987-10-21 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265787A JPH01108813A (ja) | 1987-10-21 | 1987-10-21 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108813A true JPH01108813A (ja) | 1989-04-26 |
Family
ID=17422038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265787A Pending JPH01108813A (ja) | 1987-10-21 | 1987-10-21 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108813A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011505763A (ja) * | 2007-11-29 | 2011-02-24 | クゥアルコム・インコーポレイテッド | 小数部の入出力位相に基づいたデジタル位相同期ループ動作 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818020A (ja) * | 1981-07-27 | 1983-02-02 | Sharp Corp | 燃焼制御安全装置 |
-
1987
- 1987-10-21 JP JP62265787A patent/JPH01108813A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818020A (ja) * | 1981-07-27 | 1983-02-02 | Sharp Corp | 燃焼制御安全装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011505763A (ja) * | 2007-11-29 | 2011-02-24 | クゥアルコム・インコーポレイテッド | 小数部の入出力位相に基づいたデジタル位相同期ループ動作 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077979B2 (ja) | 半導体集積回路装置 | |
| US5180992A (en) | Pll frequency synthesizer having a power saving circuit | |
| JPH0318122A (ja) | 位相差検出回路 | |
| JPH10294649A (ja) | 周波数倍加回路 | |
| JP2000278123A (ja) | 誤差抑制位相比較回路及びこれを用いたｐｌｌ回路 | |
| US5414745A (en) | Synchronized clocking disable and enable circuit | |
| JPH01108813A (ja) | 位相同期回路 | |
| JPH0621811A (ja) | 分周器同期回路 | |
| JPH0783262B2 (ja) | シンセサイザ装置 | |
| JP2001127629A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS6128220A (ja) | 同期回路 | |
| JP2556542B2 (ja) | 同期回路 | |
| JPS607417B2 (ja) | 位相同期回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPH1127143A (ja) | Ｐｌｌ発振回路 | |
| JPH04301926A (ja) | Ｐｌｌ回路 | |
| JPH05175949A (ja) | Ｐｌｌ回路 | |
| JPS5915218B2 (ja) | 位相ロツクル−プ回路 | |
| JPH04273618A (ja) | Ｐｌｌ回路 | |
| JPS63113983A (ja) | 磁気デイスク装置の読出しクロツク制御回路 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JPS6297429A (ja) | 位相同期発振器 | |
| JPS62279713A (ja) | ５６ＫＨｚクロツク発生回路 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JP2003069427A (ja) | 位相同期回路 |