JPH01106609A - Gain control circuit - Google Patents

Abstract

PURPOSE:To improve the frequency band characteristic by providing a power supply circuit between a transistor(TR) differential pair and a power line so as to control an output voltage of the power supply circuit thereby reducing the parasitic capacitor at an output contact. CONSTITUTION:The power supply circuit consists of a TR Q7 and a resistor R3, a collector of TRs Q2, Q3 is connected to an emitter of the TR Q7 and collectors of TRs Q1, Q4 are connected to an emitter of the TR Q7 respectively via load resistors R1, R2. The collector of the TR Q7 is connected to the power line VCC and the base is connected to the line VCC via the resistor R3. Moreover, a differential pair comprising TRs Q8, Q9 is provided and each emitter is connected to a ground contact via a constant current source J3. As a result, the parasitic capacitor at the output contact A is only the capacitor between the ground and the collector of the TR Q1 or the like to improve the frequency characteristic at high frequencies.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、人力信号に対する出力信号の増幅率を適宜に
調整する利得制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a gain control circuit that appropriately adjusts the amplification factor of an output signal with respect to a human input signal.

（従来技術） 従来、利得制御回路として第３図に示すものがある。同
図に基づいて回路を説明すると、ｎｐｎトランジスタＱ
、、Ｑ２からなる差動対とｎｐ′ｎトランジスタＱ３　
、　Ｑ４からなる差動対とを有し、ｎｐｎ　）ランジス
タＱ、、Ｑ２の共通エミッタ接点゛がｎｐｎ　）ランジ
スタＱｓのコレクタ・エミツタ路を介して定電流源Ｊ１
に接続し、一方のｎｐｎトランジスタＱ３　、　Ｑｓの
共通エミッタ接点がｎｐｎ）ランジスタＱ６のコレクタ
・エミツタ路を介して定電流源回路Ｊ２に接続し、ｎｐ
ｎ）ランジスタＱｓ　、　Ｑｓのエミッタ間が抵抗Ｒｅ
で接続されている。ｎｐｎ　）ランジスタ　Ｑ＋　、Ｑ
３の共通コレクタ接点が負荷抵抗Ｒ＋を介して電源ライ
ンＶｃｃに接続し、ｎｐｎトランジスタＱ２゜Ｑ４の共
通コレクタ接点が負荷抵抗Ｒ２を介して電源ラインＶｃ
ｃに接続している。ｎｐｎ　）ランジスタＱ＋　とＱ、
のベース及びｎｐｎ）ランジスタＱ２とＱ、のベースが
夫々接続され、制御電圧Ｖｃｎｔが印加される。そして
トランジスタＱｓ　、　Ｑａのベース端子に入力信号Ｖ
１を供給し、負荷抵抗Ｒ１，Ｒ２の一端から出力信号Ｖ
ｏｕｔを得、トランジスタＱ＋　、　　Ｑ４のベース及
びトランジスタＱ２　、Ｑ３のベースに印加する制御電
圧Ｖｃｎｔのレベルを変化させることにより入出力利得
を調整することができるようになっている。(Prior Art) Conventionally, there is a gain control circuit shown in FIG. 3. To explain the circuit based on the same figure, the npn transistor Q
, , a differential pair consisting of Q2 and an np'n transistor Q3
, Q4, and the common emitter contact of the npn) transistors Q, , Q2 is connected to a constant current source J1 via the collector-emitter path of the npn) transistor Qs.
The common emitter contact of one of the npn transistors Q3 and Qs is connected to the constant current source circuit J2 via the collector-emitter path of the npn transistor Q6.
n) A resistor Re is connected between the emitters of the transistors Qs and Qs.
connected with. npn) transistor Q+, Q
The common collector contacts of the NPN transistors Q2 and Q4 are connected to the power line Vcc through the load resistor R+, and the common collector contacts of the npn transistors Q2 and Q4 are connected to the power line Vc through the load resistor R2.
connected to c. npn) transistors Q+ and Q,
The bases of transistors Q2 and Q (npn) are connected to each other, and a control voltage Vcnt is applied thereto. Then, the input signal V is applied to the base terminals of the transistors Qs and Qa.
1 and output signal V from one end of load resistors R1 and R2.
The input/output gain can be adjusted by changing the level of the control voltage Vcnt applied to the bases of transistors Q+ and Q4 and the bases of transistors Q2 and Q3.

即ち、定電流源Ｊｌ、Ｊ２に流れる電流ｒｅは共に等し
い値に設定されており、制御電圧Ｖｃｎｔを調整するこ
とでトランジスタＱ１のコレクタ電流■！とトランジス
タＱ２のコレクタ電流工２との電流分配比及び、トラン
ジスタＱ３のコレクタ電流工。とトランジスタＱ４のコ
レクタ電流■４との電流分配比を変化させることにより
、利得を変化させる事ができる。That is, the currents re flowing through the constant current sources Jl and J2 are both set to the same value, and by adjusting the control voltage Vcnt, the collector current of the transistor Q1 can be increased. and the collector current of transistor Q2 and the collector current of transistor Q3. The gain can be changed by changing the current distribution ratio between the collector current (4) and the collector current (4) of the transistor Q4.

この回路は、上記利得を変化させても出力信号ＶＯｕｔ
を得るための出力接点Ａ、　Ｂの直流バイアス電圧が変
動しないため、直流結合回路に適しており、特に容量結
合回路の構成が困難な半導体集積回路等において極めて
好適な回路となっている。In this circuit, even if the gain is changed, the output signal VOut
Since the DC bias voltages of the output contacts A and B for obtaining the voltage do not vary, it is suitable for DC coupling circuits, and is particularly suitable for semiconductor integrated circuits and the like where it is difficult to construct a capacitive coupling circuit.

この原理をさらに説明すると、例えば、ある制御電圧Ｖ
ｃｎｔに対する電流分配比をｋとすると、その時の各コ
レクタ電流は、 １＋＝ｋ・工。To further explain this principle, for example, a certain control voltage V
If the current distribution ratio with respect to cnt is k, then each collector current is: 1+=k・cm.

Ｉ２　＝　（ｋ−１）　　・Ｉ。I2 = (k-1) ・I.

１３＝（ｋｌ）　　・工。13=(kl)・Eng.

Ｉｓ＝に’Ｉ＠ となり、各出力接点Ａ、　Ｂの直流バイアス電圧を上記
電流値に基づいて求めると、接点Ａの電圧ＶＡは、 ＶＡ　＝Ｖ　ｃｃ　　Ｒ＋　　・（Ｉ＋　＋　Ｉ２　）
＝Ｖｃｃ−Ｒ１−（ｋ　・Ｉ。＋　（１−ｋ）　　・１
．）＝Ｖｃｃ　　Ｒ＋　　・Ｉ− となり、一方の接点Ｂの電圧ＶＢは、 ＶＢ　＝Ｖｃｃ　　Ｒ２・（Ｉ３　＋　Ｉ４　）＝Ｖｃ
ｃ−Ｒ２−（ｋ　−Ｉ、　＋　（１−ｋ）　　−Ｉ＠）
＝Ｖｅｃ−Ｒ，−１゜ となる。即ち、負荷抵抗Ｒ１とＲ２の値は等しいので、
両者のバイアス電圧は共に等しく且つ、定電施工。と負
荷抵抗Ｒ＋　、Ｒ２によってのみ依存するだけであるか
ら、制御電圧Ｖｃｎｔの変化に対して常に一定となる。When Is= becomes 'I@' and the DC bias voltage of each output contact A and B is calculated based on the above current value, the voltage VA of contact A is VA = V cc R+ ・(I+ + I2)
=Vcc-R1-(k ・I.+ (1-k) ・1
．． )=Vcc R+ ・I−, and the voltage VB of one contact B is VB=Vcc R2・(I3 + I4)=Vc
c-R2-(k -I, + (1-k) -I@)
=Vec-R, -1°. That is, since the values of load resistances R1 and R2 are equal,
Both bias voltages are equal and constant current construction is performed. Since it only depends on the load resistance R+ and R2, it is always constant with respect to changes in the control voltage Vcnt.

（発明が解決しようとする問題点） しかしながら、このような従来の利得制御回路にあって
は広周波数帯域特性が望まれており、更に改善が必要と
なっていた。(Problems to be Solved by the Invention) However, such conventional gain control circuits are desired to have wide frequency band characteristics, and further improvements are required.

（問題点を解決するための手段） 本発明は、このような問題点に鑑みてなされたものであ
る。(Means for Solving the Problems) The present invention has been made in view of these problems.

この目的を達成するため本発明は、定電流源の電流を人
力信号に応じて第１．第２の電流に分流する第１の差動
対と、該第１の分流の電流を制御信号に応じて第３．第
４の電流に分流する第２の差動対と、該第２の分流の電
流を上記制御信号に応じて第５．第６の電流に分流する
第３の差動対とを有し、上記第３の分流に接続された負
荷と第６の分流に接続された負荷より出力信号を発生す
る利得制御回路において、前記制御信号の変化を検出す
る検出回路と、該検出信号に比例した電圧の電源を前記
負荷を介して第３．第６の分流路に印加する電源回路を
具備したことを特徴とするこれにより、直流結合に好適
で且つ周波数特性の優れた利得制御回路を提供すること
がきる。To achieve this objective, the present invention provides a method for controlling the current of a constant current source in response to a human input signal. a first differential pair that shunts the current into a second current; a second differential pair that shunts the current into a fourth current; and a fifth differential pair that shunts the current of the second shunt to the fifth. a third differential pair that shunts a sixth current, and generates an output signal from a load connected to the third shunt and a load connected to the sixth shunt; The third. The present invention is characterized in that it includes a power supply circuit that applies power to the sixth branch channel, thereby making it possible to provide a gain control circuit that is suitable for DC coupling and has excellent frequency characteristics.

（実施例） 以下、本発明による利得制御回路の一実施例を第１図と
共に説明する。尚、同図において第３図と同−又は相当
する部分については同一符号で示している。(Embodiment) An embodiment of the gain control circuit according to the present invention will be described below with reference to FIG. In this figure, the same or corresponding parts as in FIG. 3 are indicated by the same reference numerals.

第３図に示す回路との相違点は、トランジスタＱ、〜Ｑ
、より成るそれぞれの差動対と電源ラインＶｃｃとの間
に後述する電源回路を設けると共に、制御信号Ｖ　ｃｎ
ｔのレベルの変化を検出する検出回路によって該電源回
路の出力電圧を制御するようにした点にある。即ち、電
源回路はトランジスタＱ７と抵抗Ｒ３から成り、ｎｐｎ
　）ランジスタＱ２　、　　Ｑ３のコレクタがｎｐｎ　
）ランジスタＱ７のエミッタに接続すると共に、ｎｐｎ
）ランジスタＱ、、Ｑ４のコレクタをそれぞれの負荷抵
抗Ｒ１゜Ｒ２を介して同様にｎｐｎ　）ランジスタＱ７
のエミッタに接続している。ｎｐｎ　）ランジスタＱ７
のコレクタが電源ラインＶｃｃに接続し、そのべ−スは
抵抗Ｒ３を介して電源ラインＶｃｃに接続している。こ
のようにトランジスタＱ、と抵抗Ｒ８で構成された電源
回路は、抵抗Ｒ３の両端に生じる電圧とトランジスタＱ
、のベース・エミッタ間電圧との和に相当する電圧降下
を発生する。The difference from the circuit shown in Fig. 3 is that the transistors Q, ~Q
A power supply circuit, which will be described later, is provided between each differential pair consisting of , and the power supply line Vcc, and a control signal V cn
The present invention is characterized in that the output voltage of the power supply circuit is controlled by a detection circuit that detects a change in the level of t. That is, the power supply circuit consists of a transistor Q7 and a resistor R3, and has an npn
) The collectors of transistors Q2 and Q3 are npn.
) is connected to the emitter of transistor Q7, and npn
) The collectors of transistors Q, , Q4 are similarly connected to npn via their respective load resistors R1 and R2. ) transistor Q7
is connected to the emitter of npn) transistor Q7
Its collector is connected to the power supply line Vcc, and its base is connected to the power supply line Vcc via a resistor R3. In this way, the power supply circuit composed of the transistor Q and the resistor R8 is connected to the voltage generated across the resistor R3 and the transistor Q.
generates a voltage drop equivalent to the sum of the base-emitter voltage of .

更に、ｎｐｎ　）ランジスタＱｓ　、Ｑｓ　より成る差
動対が設けられ、該ｎｐｎ）ランジスタＱｓ。Furthermore, a differential pair consisting of npn) transistors Qs and Qs is provided, the npn) transistor Qs.

Ｑ、のエミッタは定電流Ｉ、を流す定電流源Ｊ３を介し
てアース接点に接続されている。トランジスタＱｓ　、
　Ｑｓのベース接点間に制御信号ＶＣｎｔが供給される
ように接続されると共に、トランジスタＱＢのコレクタ
がトランジスタＱ７のベースに、トランジスタＱ、のコ
レクタが電源ラインＶｃｃに接続している。そして、負
荷抵抗Ｒ＋　、　Ｒ１の一端Ａ、　Ｂより出力信号Ｖ　
ｏｕｔを得るようになっている。The emitter of Q is connected to a ground contact via a constant current source J3 that carries a constant current I. Transistor Qs,
A control signal VCnt is connected between the base contacts of transistor Qs, and the collector of transistor QB is connected to the base of transistor Q7, and the collector of transistor Q is connected to power supply line Vcc. Then, output signal V from one end A, B of load resistor R+, R1
Out is obtained.

次に、かかる回路の作動を説明する。トランジスタＱ＋
　、　Ｑ２　、Ｑ３　、　Ｑ４　、Ｑｓ　、　Ｑｓのそ
れぞれのコレクタ電流ＩＩ、１２．Ｉ３．Ｉ４．ＩＩＩ
。Next, the operation of such a circuit will be explained. Transistor Q+
, Q2, Q3, Q4, Qs, Qs' respective collector currents II, 12. I3. I4. III
.

Ｉ、を電流分配比ｋを用いて示すと、 Ｉ、＝ｋ　・　■。If I is expressed using the current distribution ratio k, then I,=k・■.

ｌ２＝（ｌｋ）　　・　ｌｏ Ｉ３　　＝　　（１−ｋ）　　・　Ｉｏｌ、＝に−Ｉ。l2=(lk) ・lo I3 = (1-k) · Iol, = to -I.

Ｉｓ　　＝　　（ｉ−ｋ）−Ｉｋ Ｉｓ　　＝に’Ｉｋ となり、出力接点Ａの直流バイアス電圧ＶＡは、ＶＡ＝
ｖｃｃ−Ｒ５・Ｉｋ　・　（１−ｋ）−ｖｂｓ−に−１
，−Ｒ１ ＝Ｖｃｃ−Ｖｂ、−Ｉｋ　−Ｒ３ ＋（Ｒ３・１．−Ｒ，・工。） となり、出力接点Ｂの直流バイアス電圧ＶＢは同じく、 Ｖｉ　　＝Ｖｃ、−Ｖｂ−Ｌ　　−Ｒｓ＋　（Ｒ３・Ｉ
ｋ　　Ｒ２・工。） となる。尚、ＶｂｅはトランジスタＱ７のベース・エミ
ッタ間の順方向電圧であり、定電流Ｉ０とＩｘ及び抵抗
Ｒ＋　、Ｒ２、Ｒ３の関係が、Ｒ＋　＝Ｒ２＝ＲＬ Ｒ，−１，＝Ｒ２・１．＝Ｒ，・１．＝Ｒ３・１１に設
定されているので、バイアス電圧は、ＶＡ　＝Ｖ！ｌ　
＝ＶｃｃＶｂ−Ｉｓ＝　　・Ｒ３となり、制御信号Ｖｃ
ｎｔが変化しても出力端子Ａ、　Ｂの直流バイアス電位
は変化することが無く直流結合回路に適している。Is = (i-k) - Ik Is = 'Ik', and the DC bias voltage VA of output contact A is VA =
vcc-R5・Ik・(1-k)-vbs-to-1
, -R1 = Vcc-Vb, -Ik -R3 + (R3・1.-R,・Eng.), and the DC bias voltage VB of output contact B is also Vi = Vc, -Vb-L -Rs+ (R3・I
k R2・Eng. ) becomes. Note that Vbe is the forward voltage between the base and emitter of the transistor Q7, and the relationship between the constant currents I0 and Ix and the resistors R+, R2, and R3 is as follows: R+ = R2 = RL R, -1, = R2.1. =R,・1. = R3.11, so the bias voltage is VA = V! l
=VccVb-Is= ・R3, and the control signal Vc
Even if nt changes, the DC bias potentials of output terminals A and B do not change, making it suitable for a DC coupling circuit.

更に、第３図に示す回路との大きな相違点は、第３図に
示す回路の出力接点Ａより差動対側を見た時の寄生容量
が、トランジスタＱ１のコレクタ・アース間及びトラン
ジスタＱ３のコレクタ・アース間等の容量の合計値とな
り、これに対して、第１図に示す回路の出力接点Ａにお
ける寄生容量はトランジスタＱ１のコレクタ・アース間
容量等のみからなるので、従来の回路に比べて寄生容量
が約半分となり、その分だけ高域の周波数帯域が向上す
る。また、他方の出力接点已についても同様であり、し
たがって、この実施例によれば、第２図に示す周波数特
性のように従来の回路に較べて約２倍の周波数帯域を得
ることができる。Furthermore, the major difference from the circuit shown in FIG. 3 is that the parasitic capacitance when looking at the differential pair side from the output contact A of the circuit shown in FIG. This is the total value of the capacitance between the collector and the ground, etc. On the other hand, the parasitic capacitance at the output contact A of the circuit shown in Fig. 1 consists only of the capacitance between the collector and the ground of the transistor Q1, so compared to the conventional circuit. The parasitic capacitance is halved, and the high frequency band is improved by that much. The same applies to the other output contact width, and therefore, according to this embodiment, it is possible to obtain a frequency band approximately twice as large as that of the conventional circuit, as shown in the frequency characteristics shown in FIG.

尚、これらの実施例はｎｐｎ　）ランジスタで形成され
た差動対を使用しているが、他の能動素子例えば、ｐｎ
ｐトランジスタや電解効果型トランジスタ等を用いても
良い。又、電源回路として電流を検出するための抵抗Ｒ
８とこの抵抗Ｒ３に生じる電圧に比例する電圧をｎｐｎ
　）ランジスタＱ１を介して発生する用にしているが、
同様の作用効果を得る構成の回路は本発明に包含される
ものである。Note that although these embodiments use a differential pair formed of npn) transistors, other active elements such as pn
A p-transistor, a field-effect transistor, or the like may also be used. Also, a resistor R for detecting current as a power supply circuit
8 and the voltage proportional to the voltage generated across this resistor R3 as npn
) is generated via transistor Q1, but
Circuits configured to obtain similar effects are included in the present invention.

（発明の効果） 以上説明したように本発明によれば、出力接点における
寄生容量が低減されるので、大幅な周波数帯域の向上を
図ることができる。(Effects of the Invention) As explained above, according to the present invention, the parasitic capacitance at the output contact is reduced, so it is possible to significantly improve the frequency band.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明による利得制御回路の一実施例を示す回
路図、第２図は第１図の回路の周波数対利得特性を示す
特性曲線図、第３図は従来の利得制御回路の一例を示す
回路図である。 Ｑ、　、　Ｑ２．　Ｑ、　、　Ｑ、　、　Ｑ、　。 Ｑｓ　、Ｑｔ　、Ｑｓ　、Ｑｓ　　：ｎｐｎ）ランジス
タＲ１，Ｒ２、Ｒ３：抵抗 第１図 Ｌ’！　２図 ご１；３　　図FIG. 1 is a circuit diagram showing an embodiment of a gain control circuit according to the present invention, FIG. 2 is a characteristic curve diagram showing frequency vs. gain characteristics of the circuit in FIG. 1, and FIG. 3 is an example of a conventional gain control circuit. FIG. Q, , Q2. Q, , Q, , Q, . Qs, Qt, Qs, Qs: npn) Resistors R1, R2, R3: Resistance Figure 1 L'! 2 figures 1; 3 figures

Claims (1)

【特許請求の範囲】 　定電流源の電流を入力信号に応じて第１、第２の電流
に分流する第１の差動対と、該第１の分流の電流を制御
信号に応じて第３、第４の電流に分流する第２の差動対
と、該第２の分流の電流を上記制御信号に応じて第５、
第６の電流に分流する第３の差動対とを有し、上記第３
の分流に接続された負荷と第６の分流に接続された負荷
より出力信号を発生する利得制御回路において、 前記制御信号の変化を検出する検出回路と、該検出信号
に比例した電圧の電源を前記負荷を介して第３、第６の
分流路に印加する電源回路を具備したことを特徴とする
利得制御回路。[Claims] A first differential pair that divides the current of a constant current source into a first and a second current according to an input signal, and a first differential pair that divides the current of the first divided current into a third current according to a control signal. , a second differential pair that shunts the current into a fourth current, and a fifth,
a third differential pair that shunts the current to the sixth current;
A gain control circuit that generates output signals from a load connected to a branch of the second branch and a load connected to a sixth branch, a detection circuit that detects a change in the control signal, and a power supply with a voltage proportional to the detection signal. A gain control circuit comprising a power supply circuit that applies power to the third and sixth branch channels via the load.