JPH01106227A - 分岐予測機能を有するデータ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は分岐予測機能を有するデータ処理装置に関し
、特にパイプライン機構を有し、命令をデコード時に、
分岐するか否かを予測する分岐に測機能を有するデータ
処理装置に関するものである。

［従来の技術］ 計算機の命令には大きく分けて非分岐命令、無条件分岐
命令、条件分岐命令がある。条件分岐命令は、成る一定
の条件が成立していると分岐を起こす命令であり、パイ
プライン方式の計算機にとって高速化のための障害とな
っている。すなわち、パイプライン方式の計算機におい
て、分岐命令が命令実行部において実行され、実際に分
岐が起こると、その時点においてパイプラインで処理中
の命令はキャンセルされ、新たに分岐先の命令がフェッ
チされる。このため、パイプラインの流れに隙間ができ
、パイプラインが乱れることになる。

そこで、条件分岐命令が与えられたとき、分岐するか否
かを予測する分岐予測方式が採用されている。このよう
な分岐予測方法については、米国電気電子学会（ＩＥＥ
Ｅ）のコンピュータ部会（ＣＯＭＰＵＴＥＲＳＯＣＩ　
ＥＴＹ）　が発行シた「コンピュータ（ＣＯＭＰＵＴＥ
Ｒ）Ｊ　１９８４年１月号に記載されている。

第５図は、従来の分岐ｒ測機能を有するデータ処理装置
の概略ブロック図である。まず、第５図を参照して、従
来の分岐ｐ４−１機能を有するデータ処理装置の構成に
ついて説明する。命令レジスタ１はデータバスに出力さ
れた命令を記憶するものである。命令レジスタ１に記憶
された命令は命令デコーダ２に与えられる。命令デコー
ダ２は命令をデコードして、演算指示信号や分岐変位（
その命令が条件分岐命令あるいは無条件分岐命令であれ
ば）やそのデコードされた命令の命令長を出力するもの
である。実行機構３は命令デコーダによって、命令がデ
コードされた結果、出力される演算指示信号に基づいて
命令を実行するものである。

分岐予測機構４は命令のアドレスに対応して分岐予測ビ
ットを記憶するものである。この分岐子ａｌビットは、
命令が実行されたとき、分岐を起こすか否かを予測する
ためのものである。そして、分岐予測機構４は命令がデ
コードされたとき、その命令に対応するアドレスから分
岐ｒ測ビットを読出して、比較器５と次フェッチ命令ア
ドレス指定部６とに与える。分岐すると予測してブリブ
ランチを行なった場合には、比較器５は分岐予測ビット
に基づく予測結果と、分岐すると予１１１１　した条件
分岐命令の実行機構３−による実行結果とを比較し、一
致しないとき、分岐予測失敗信号を次フェッチ命令アド
レス指定部６に与える。

次フェッチ命令アドレス指定部６は比較器５によって分
岐の予測の失敗が判別されたとき、分岐予測失敗信号に
基づいて、正しい方向の命令をメモリから読出す。この
次フェッチ命令アドレス指定部６は加算器６１とデコー
ド用プログラムカウンタ６２とセーブレジスタ６３とを
含む。加算器６１は命令を実行するごとに命令長をデコ
ード用プログラムカウンタ６２の内容に加算して、次に
フェッチすべき命令のアドレス信号を出力するものであ
る。次フェッチ命令アドレス指定部６は分岐予測機構４
から分岐予測ビットが与えられたときには、デコード用
プログラムカウンタ６２のアドレスデータをセーブレジ
スタ６３にセーブし、加算器６１によってデコード用プ
ログラムカウンタ６２の計数しているアドレスデータに
分岐変位を加算させる。

デコード用プログラムカウンタ６２のアドレスデータを
セーブレジスタ６３にセーブするのは、もし分岐予測を
失敗したときには、セーブしたアドレスデータを再びデ
コード用プログラムカウンタ６２に、ロードし、そのア
ドレスデータに命令長を加算して、次のアドレスの命令
をフェッチする−ためのものである。

第６図は分岐子７Ｔｌ１１機能を説明するためのメモリ
内でのアドレスの関係を示す関係図である。次に、第５
図および第６図を参照して、従来の条件分岐命令が与え
られたときの分岐子ａ１方法について説明する。デコー
ド用プログラムカウンタ６２のアドレスデータがアドレ
ス信号としてアドレスバスに出力され、メモリ（図示せ
ず）の成る番地から命令が読出されて命令レジスタ１に
ロードされる。

この命令は命令デコーダ２によってデコードされ、演算
指示信号と命令長が出力される。実行機構３はその演算
指示信号に基づいて処理動作を実行する。

一方、加算器６１は命令デコーダ２によってデコードさ
れた命令長をデコード用プログラムカウンタ６２の内容
に加算し、次にフェッチすべき命令のアドレス信号をア
ドレスバスに出力する。デコード用プログラムカウンタ
６２から出力されたアドレス信号が条件分岐命令に対応
している場合には、そのアドレスの一部に対応して記憶
されている分岐子ａ１ビットが読出されて、次フェッチ
命令アドレス指定部６に与えられる。その命令が分岐す
ると予測され、かつその命令をデコードした結果、それ
が条件分岐命令であることが判明した場合には、次フェ
ッチ命令アドレス指定部６はその命令が分岐するものと
判断し、デコード用プログラムカウンタ６２の内容をセ
ーブレジスタ６３にセーブする。そして、加算器６１は
デコード用プログラムカウンタ６２の内容に、命令デコ
ーダ２によってデコードされた分岐変位を加算する。

すなわち、第６図に示すように、条件分岐命令のアドレ
スａに対して、分岐変位すが加算されて、分岐先アドレ
スａ＋ｂを示すアドレス信号が出力される。このアドレ
ス信号に基づいて、メモリから分岐先の命令が読出され
る。

他方、実行機構３は条件分岐命令を実行するが、この条
件分岐命令は成る一定の条件が満たされていれば分岐す
るが、条件が満たされていない場合には分岐しない命令
である。たとえば、２（ゼロ）フラグが立っていれば分
岐するという条件を持つ条件分岐命令を実行する場合は
、Ｚフラグが立っていれば分岐するが、２フラグが立っ
ていなければ分岐しない。実行機構３が条件分岐命令を
実行した結果、分岐しなかった場合には、分岐しなかっ
たことを示す実行結果信号が比較器５に与えられる。こ
の比較器５には分岐子ａ−１機構４から分岐子ｉｌＮ情
報が与えられているので、比較器５は両者が一致しない
ことを判別して、分岐予測失敗信号を次フェッチ命令ア
ドレス指定部６に与える。次フェッチ命令アドレス指定
部６は条件分岐命令を実行した結果、分岐しなかった場
合には、第６図に示す条件分岐命令の次のアドレスａ＋
ｃの命令を実行する必要がある。しかし、デコード用プ
ログラムカウンタ６２は前述したように、条件分岐命令
が分岐するとＴ−謝し、分岐先のアドレスａ十すを示す
アドレス信号を出力している。このため、次フェッチ命
令アドレス指定部６はデコード用プログラムカウンタ６
２の内容をキャンセルし、セーブレジスタ６３にセーブ
したもとのアドレスａを読出してデコード用プログラム
カウンタ６２にロードする。さらに、加算器６１は命令
長Ｃをデコード用プログラムカウンタ６２の内容に加算
して、アドレスａ＋ｃを示すアドレス信号を出力させる
。それによって、メモリからアドレスａ＋Ｃに対応する
命令が読出されて、実行機構３によって実行される。

［発明が解決しようとする問題点］ 従来の分岐予測機能ををするデータ処理装置は、上述の
ように構成されているので、分岐の予測が失敗した場合
には、セーブレジスタ６３にセーブしたアドレスをデコ
ード用プログラムカウンタ６２に転送し、そのアドレス
に命令長を加算するための処理を必要とし、処理が複雑
になってしまうという問題点があった。

そこで、本願発明者の一部らは、このような問題点を解
決したデータ処理装置を発明し、本出願人は、特願昭６
１−２００５５７号、特願昭２０４５００号において出
願し、さらにそれらの日本国内出願に対して優先権を主
張して、１９８７年８月２６日に米国出願を行なってい
る。その出願において開示された内容は本出願の発明に
対する先行技術として以下に説明される。

第３図はこの先行技術の一実施例を示す概略ブロック図
である。まず、第３図を参照して、分岐予測機能を杓°
するデータ処理装置の構成について説明する。第３図に
おいて、命令レジスタ１と命令デコーダ２と実行機構）
と分岐予測機構４と加算器６１とデコード用プログラム
カウンタ６２は前述の第５図に示したものと同じものが
用いられる。レジスタ１０は命令デコーダ２によってデ
コードされた命令の命令長をロードするものであり、レ
ジスタ１１は同じく命令デコーダ２によってデコードさ
れた命令の分岐変位あるいは命令長をロードするもので
ある。レジスタ１１には、その命令が無条件分岐命令ま
たは条件分岐命令である場合には、分岐変位がロードさ
れ、その命令が非分岐命令である場合には、命令長がロ
ードされる。

セレクタ１２は分岐予測機構４から読出された分岐予測
ビットと、命令が非分岐命令、無条件分岐命令および条
件分岐命令のいずれの命令であるかの情報に基づいて、
レジスタ１０の出力とレジスタ１１の出力とを切替える
ものである。すなわち、非分岐命令または分岐すること
が予ｉｌＮされない条件分岐命令が読出されたときには
、レジスタ１０の出力を選択して命令長を加算器６１に
与え、無条件分岐命令または分岐することが予測される
条件分岐命令が読出されたときには、レジスタ１１の出
力を選択して分岐変位を加算器６１に与える。

命令デコーダ２の出力には、分岐条件コードレジスタ７
とレジスタ１３とレジスタ１４とが接続サレル。分岐条
件コードレジスタ７は命令デコーダ２によってデコード
された条件分岐命令の分岐条件コードをロードする。レ
ジスタ１３は同じくデコードされた無条件分岐命令また
は条件分岐命令の分岐変位、あるいは非分岐命令に対し
ては命令長をロードし、レジスタ１４はデコードされた
命令の命令長をロードする。レジスタ１３とレジスタ１
４の各出力はセレクタ１５に与えられる。

セレクタ１５は分岐予測機構の分岐予測ビットと、命令
が非分岐命令、無条件分岐命令および条件分岐命令のい
ずれの命令であるかの情報に基づいて、レジスタ１３の
出力とレジスタ１４との出力を切替える。すなわち、非
分岐命令、分岐することが予測されない条件分岐命令お
よび無条件分岐命令のいずれかの命令であれば、レジス
タ１３にロードされたデータを選択し、分岐することが
予測される条件分岐命令であれば、レジスタ１４にロー
ドされた命令長を選択する。このセレクタ１５によって
選択された出力は実行機構３に与えられる。

分岐条件コードレジスタ７は４ビツトで構成されていて
、上位３ビツトで分岐条件を表わし、最下位１ビツトで
その分岐条件が成立するときに分岐するのか、それとも
不成立のときに分岐するのかを表わす。たとえば、００
００はＺ（ゼロ）フラグ成立、つまり演算の結果が０と
なると分岐することを表わすのに対して、０００１は２
フラグ不成立、つまり演算の結果が０でないと分岐する
ことを表わす。この分岐条件コードレジスタフの最下位
ビットの出力はセレクタ９に与えられるとともに、イン
バータ８によって反転されてセレクタ９に与えられる。

セレクタ９は分岐することが予ｎ１されない条件分岐命
令の場合には、分岐条件コードレジスタ７の最下位ビッ
トを選択し、分岐することが予８１１される条件分岐命
令であればインバータ８の出力を選択して実行機構３に
与える。

非分岐命令または無条件分岐命令の゛場合には、分岐条
件コードレジスタにどのようなデータが人？ていても実
行機構３はこのデータを無視する。

第４図はこの先行技術の一実施例の具体的な動作を説明
するためのフローチャートである。次に、第３図、第４
図および第６図を参照して、この先行技術の一実施例の
具体的な動作について説明する。まず、従来例と同様に
して、デコード用プログラムカウンタ６２の内容がアド
レス信号としてアドレスバスに出力され、メモリ（図示
せず）の成る番地から命令が読出されて命令レジスタ１
にロードされる。命令レジスタ１にロードされた命令は
命令デコーダ２によってデコードされ、演算指示信号が
実行機構３に与えられるとともに、デコードされた命令
の命令長がレジスタ１０とレジスタ１４にロードされる
。実行機構３は与えられた演算指示信号に基づいて実行
処理する。同時に、加算器６１はセレクタ１２によって
選択された命令長または分岐変位をデコード用プログラ
ムカウンタ６２の内容に加算して、次に実行すべき命令
の位置を示すアドレス信号を出力する。このアドレス信
号に基づいて、メモリから次に実行すべき命令が読出さ
れて命令レジスタ１にロードされる。

次に、メモリから分岐条件コード“００００”を持つ条
件分岐命令が読出されたものとする。分岐条件コード“
００００”はＺ（ゼロ）フラグが立っていれば分岐する
ことを意味している。この命令が読出されると、命令は
デコードされ、その命令が条件分岐命令であることが判
明し、その命令のアドレスの上位８ビツトに対応して分
岐予測機構４に記憶されている分岐予測ビットが分岐す
ることを示していれば、セレクタ１２はレジスタ１１の
出力を選択し、セレクタ１５はレジスタ１４の出力を選
択し、セレクタ９はインバータ８の出力を選択する。セ
レクタ１２はレジスタ１１の出力を選択するので、加算
器６１は、第６図に示゛　す分岐変位すをデコード用プ
ログラムカウンタ６２の内容に加算する。それによって
、その条件分岐命令の分岐先アドレスａ　＋、ｂを指し
示すアドレス信号が出力される。このアドレス信号にＵ
づいてメモリ上の条件分岐命令の分岐先から、次に実行
すべき命令が読出される。すなわち、非分岐命令または
分岐することが予１１１１１されない条件分岐命令では
、レジスタ１０にロードされている命令長Ｃが加算器６
１によってデコード用プログラムカウンタ６２の内容に
加算されるが、無条件分岐命令または分岐することが予
測される条件分岐命令の場合には、レジスタ１１にロー
ドされた分岐度′位すが加算器６１によってデコード用
プログラムカウンタ６２の内容に加算される。一方、セ
レクタ１５は分岐することが予測される条件分岐命令の
場合にはレジスタ１４の命令長Ｃを、非分岐命令、無条
件分岐命令または分岐することが予測されない条件分岐
命令の場合には、レジスタ１３の出力を選択する。この
ようして、デコードされた命令が分岐することが予測さ
れる条件分岐命令の場合、入替機構により命令長と分岐
変位とが入替えられることになる。ここで、入替機構と
はレジスタ１０．１１．１３．１４とセレクタ１２，１
５を含む概念上の機構である。

また、命令デコーダ２によってデコードされた命令の分
岐条件コード゛００００“は分岐条件コードレジスタ７
にロードされる。この場合、分岐することが予測されて
いるので、この分、岐条件コードレジスタ７の上位３ビ
ツトは実行機構３に与えられ、最下位１ビツトはインバ
ータ８によって反転されたものが、セレクタ９を介して
実行機構３に与えられる。すなわち、分岐条件コード“
００００１の最下位１ビツトがインバータ８によって反
転され、分岐条件コード′０００１”として実行機構３
にり、えられることになる。これはＺフラグが立ってい
なければ分岐することを示している。

実行機構３は、図示されていないが加算器とプログラム
カウンタを有していて、プログラムカウンタは条件分岐
命令のアドレスａを指定し、加算器はレジスタ１４にロ
ードされた命令長Ｃをプログラムカウンタに加算する。

一方、命令レジスタ１にはメモリから条件分岐命令に続
いて実行されるべき命令が読出されてロードされている
。この場合、条件分岐命令が分岐すると予測されたもの
であり、命令レジスタ１にはメモリ上のアドレスａ＋ｂ
の命令がロードされている。実行機構３でＺフラグが立
っていなかった場合には、分岐条件コード“０００１”
を持ち、分岐食位すが命令長Ｃに置換えられた条件分岐
命令が実行機構３で実行され、アドレスａ＋Ｃに分岐を
起こす。これは、もともとの条件分岐命令に対する分岐
を起こすという予測が結果的に誤っていたことになる。

この結果、命令レジスタ１にロードされていたメモリ上
のアドレスａ十すに位置する命令はキャンセルされ、メ
モリ上のアドレスａ十Ｃの命令が読出され、この命令が
命令レジスタ１にロードされる。

一方、実行機構３でＺフラグが立っていた場合には、分
岐条件コード“０００１″を持つ条件分岐命令は実行機
構３で実行されても分岐しない。これは、もともとの条
件分岐命令に対する分岐を起こすという予ａＰＩが結果
的に正しかったことになる。

その結果、命令レジスタ１にロードされていたメモリ上
のアドレスａ＋ｂに位置する命令は有効であり、そのま
ま命令デコーダ２、実行機構３の方へ移され、処理され
る。

なお、メモリ上のアドレスａに位置する非分岐命令が読
出された場合には、それが命令レジスタ１にロードされ
、命令デコーダ２でデコードされ、非分岐命令であるこ
とが判明すると、分岐予測機構４で分岐Ｔａ１ｌｌを行
ない、分岐？’ｉｌＦ＋ビットがどんな値を示しても、
デコード用プログラムカウンタ６２には命令長Ｃが加算
され、デコード用プログラムカウンタ６２はａ＋Ｃのア
ドレスを指し示し、この非分岐命令に続いてメモリ上の
アドレスａ＋Ｃの命令が読出される。

また、メモリ上のアドレスａに位置する無条件゛　分岐
命令が読出された場合には、それが命令レジスタ１にロ
ードされ、命令デコーダ２でデコードされ、無条件分岐
命令であることが判明すると、分岐予測機構４で分岐ｒ
測を行ない、分岐予測ビットがどんな値を示しても、デ
コード用プログラムカウンタ６２には分岐変位すが加算
され、デコード用プログラムカウンタ６２はａ＋ｂのア
ドレスを指し示し、この無条件分岐命令に続いてメモリ
上のアドレスａ十すの命令が読出される。

以上述べたように、分岐予測機能を用いることにより、
分岐する可能性の高い条件分岐命令をパイプラインのデ
コード段階で判断し、その命令が実行される前に分岐さ
せることにより分岐命令によるパイプラインの乱れを少
なくし、処理効率を上げることができる。

また、上述のような先行技術によれば、条件分岐命令が
分岐することが予測されると、インバータ８によって条
件分岐命令の分岐条件コードの最下位ビットを反転し、
分岐変位と命令長とを入替えて実行機構３で実行する。

そうすることによって、条件分岐命令が分岐することを
予測し、その子ｎ１が外れても、実行機構３はプログラ
ム上の条件分岐命令の次に位置する命令へ分岐するよう
にしているため、従来例のような複雑な処理を必要とせ
ず、比較的簡単な方法により分岐予測と、それに付随す
る処理を行なうことができる。

しかしながら、システムのリセットなどにより、分岐子
Δ１１機構の分岐予測ビットがクリアされた場合、新た
に分岐や１ｌＦＩの登録が行なわれるまで、分岐を起こ
さないと千ａされることになり、分岐予測機能の効果が
得られない。つまり、上述の従来例および先行技術例で
示される分岐ｒ瀾機構とは、命令をデコードした結果、
その命令が条件分岐命令であると判断された場合、その
条−件分岐命令が以前に実行されたときに実際に分岐し
たかどうかの履歴に従って合同分岐するかを予測し、分
岐すると予測した場合は命令の取込光を分岐先に変更す
る機構である。そのため、条件分岐命令が実行され、実
際に分岐が起こったときに初めて、分岐予測のテーブル
の登録が行なわれるので、それまではその条件分岐命令
に対しては分岐を予測することができない。

そこで、この発明は上記の問題点を解消するためになさ
れたもので、履歴に°よって分岐を予−−１することが
できない場合にも分岐予測を容品に行なうことができる
とともに、高速に処理を行なう分岐’ｊ’ＤＩ機能を有
するデータ処理装置を提供することを目的とする。

［問題点を解決するための手段］ この発明に従った分岐予測機能を有するデータ処理装置
は以下の手段を備えている。

（ム）　　命令を取出し、その命令を解読する命令取出
・解読手段。

（ｂ）　　この命令取出・解読手段によって解読された
命令をバイブライン処理の原理で実行する命令実行手段
。

（ｃ）　　この命令取出・解読手段によって取出および
解読されるべき命令が条件分岐命令であって、その条件
分岐命令が分岐を起こすか否かをＹ・測する分岐子１１
１１手段。

（ｄ）　　この分岐予測手段の予測結果に基づいて、条
件分岐命令によって示される分岐先の命令までの変位と
、条件分岐命令の命令長とを入替える入替手段。

そして、上記分岐子７ＩＰ１手段は、前回までの処理に
おける分岐結果により分岐を起こすか否かを予測する第
１の分岐予測手段と、命令取出・解読手段によって解読
された命令の分岐条件より分岐を起こすか否かを予測す
る第２の分岐予測手段とからなっている。また、この第
１の分岐予測手段によって分岐を起こすか否かを予測す
ることができないとき、第２の分岐予測手段によって分
岐を起こすか否かを予測するものである。

［作用］ この発明における分岐子ａＰ１機能を有するデータ処理
装置は、命令取出・解読手段によって解読された命令の
分岐条件より分岐を起こすか否かを予測する第２の分岐
子ｎ１手段を備えている。この第２の分岐予測手段を付
加することにより、履歴による分岐予測が不可能な場合
でも分岐予測を行なうことができる。このため、従来の
分岐予測機能を有するデータ処理装置よりもさらに分岐
子１１１Ｊの的中率が向上する。

［発明の実施例］ 以上、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示す概略ブロック図である。

第２図は第１図に示す履歴による分岐］−測機構４の記
憶内容の構成を説明するための図である。次に、第１図
および第２図を参照して、この発明の一実施例の構成に
ついて説明する。

第１図は、本発明による分岐予測機構を備えたパイプラ
イン方式のデータ処理装置を示す概略ブロック図である
。図において、先行技術例を示す第３図と同一の符号は
同一または同等の機能部分を示す。履歴による分岐予測
機構４は従来例および先行技術例にもある、履歴によっ
て分岐を予測する機構であるが、この発明の実施例にお
いては分岐予測ビットの他に分岐子１１１１１不ｎ１ビ
ットを有している。この履歴による分岐］’　ｉｌＮ機
構４の構成は第２図に示されている。この分岐］’　Ｍ
ＦＩ機構４によれば、１つのエントリは分岐命令の先頭
番地の下位８ビツトに対応して分岐］−測ビットと分岐
１−静１不可ビットとが対になった形になっている。こ
の分岐予測機構４が初期化されると、すべてのエントリ
において分岐予測不可ビットがセットされる。

この分岐予測不可ビットが立っている間は、分岐予測ビ
ットは無意味なものとみなされる。成る１つの条件分岐
命令が実行され、その結果が履歴による分岐予測機構４
に登録されると、その条件分岐命令の先頭番地の下位８
ビツトに対応する分岐子ａｐｌ不可ビットはクリアされ
る。以上の２種類のビットに対応して、履歴による分岐
子ａ−１機構４より第１の分岐予測信号線２２と分岐予
測不可信号線２３とが出力される。また、このデータ処
理装置は履歴によらない分岐予測機構２０も備えている
。この履歴によらない分岐予測機構２０は、分岐条件コ
ードレジスタ７より４ビツトの分岐条件コードを取込み
、そのパターンに応じて第２の分岐予測信号線２４を出
力する。この場合、４ビツトの条件の組合わせは１６通
りであるので、この分岐予測機構２０は単純な組合わせ
回路で実現できる。また、回路をアドレス幅４ビツトの
ＲＯＭとしても実現できる。分岐条件コードがどのパタ
ーンのときに分岐が起こると予測するかはチップ設計者
が決めればよい。あるいは、この分岐予測機構２０をＲ
ＡＭで構成しておき、システム立上げ時にどの条件で分
岐を起こすと予測するかを設定するようにしてもよい。

セレクタ２１は、分岐予測不可信号線２３からの信号の
状態に応じて、履歴による分岐予測機構４からの第１の
分岐予測ｆ二号線２２、および履歴によらない分岐予測
機構２０からの第２の分岐ｒ−６１１，ｉ帰線２４のい
ずれかの信号線を選択する。ここで選択された結果は、
先行技術例と同様に命令デコーダ２で条件分岐命令がデ
コードされたときのみ有効となる。

次に、この発明の一実施例の具体的な動作について説明
する。デコードされた命令が条件分岐命令でない場合、
またはデコードされた命令が条件分岐命令であり、かつ
履歴による分岐子ａｌ１機構４からの分岐予測不可信号
線２３からの信号がＯＦＦ状態の場合は、先行技術例と
全く同じ動作をするので本説明では省略することにする
。ここでは、先行技術例と異なる場合、すなわち、デコ
ードされた命令が条件分岐命令であり、かつ履歴による
分岐予測機構４からの分岐予測不可信号線２３からの信
号がＯＮ状態の場合を説明する。ここで、この分岐予測
不可信号線２３からの信号は履歴による分岐子１１１Ｊ
機構４にまだ分岐予測が登録されていない場合にはＯＮ
状態を示し、分岐予測が登録されているとＯＦＦ状態を
示す。したがって、分岐子１ｌＦ１不可信号線２３から
の信号がＯＦＦ状態の場合は履歴による分岐予測結果が
有効となり、ＯＮ状態の場合は本発明における履歴によ
らない分岐予測結果が有効となる。

メモリ（図示せず）から分岐条件コード“００００゛を
持つ条件分岐命令が読出されたものとする。分岐条件コ
ード“００００”は２（ゼロ）フラグが立っていれば分
岐することを意味している。

この命令が読出されると、命令はデコードされ、その命
令が条件分岐命令であることが判明する。

このとき、履歴による分岐予測機構４の分岐予測ビット
と分岐予測不可ビットとが第１の分岐子７１ｐ３信号線
２２および分岐子ハ１不可信号線２３に出力される。こ
の場合、出力された分岐子１Ｉ−１不可信号線２３から
の信号はＯＮ状態になっている。すなわち、履歴による
分岐予測機構４に分岐予測がまだ登録されておらず、こ
の分岐予測機構４では予測ｌＪできない状態である。

一方、履歴によらない分岐予測機構２０は分岐条件コー
ドレジスタ７より４ビツトの分岐条件コード“００００
“を取出し、この分岐条件コードのパターンより第２の
分岐予測信号線２４に出力する信号を決定する。コード
“００００”は分岐を起こすと’？’ｉｌＦ＋するよう
に設定されているものとする。

このとき、セレクタ２１は分岐子ΔＩＩＩ不ｒ予測信号
線２３からの信号がＯＮ状態であるので履歴によらない
分岐予測機構２０からの第２の分岐］′−δｐ１信号線
２４を選択する。その結果、分岐が起こると予測された
ことになる。この後の処理は、先行技術例において分岐
が起こると予測された場合と同じである。

［発明の効果］ 以上のように、この発明によれば、履歴による第１の分
岐予測機構を備えたデータ処理装置において、さらに履
歴によらない分岐条件より分岐を予測する第２の分岐予
測機構を付加することにより、履歴による分岐予測が不
可能な場合でも分岐予測が可能となり、予測が当たる確
率が向上するため、より高速なデータ処理速度が得られ
、システムの性能が向上する。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図、第２図
は第１図に示す履歴による分岐ｒ測機構の記憶内容の構
成を示す構成図、第３図はこの発明の先行技術例を示す
概略ブロック図、第４図はこの発明の先行技術例の具体
的な動作を説明するためのフローチャート、第５図は従
来の分岐予測機能を有するデータ処理装置を示す概略ブ
ロック図、第６図は分岐予測機能を説明するためのメモ
リ内でのアドレスの関係を示す関係図である。 図において、１は命令レジスタ、２は命令デコーダ、３
は実行機構、４は履歴による分岐予測機構、７は分岐条
件コードレジスタ、８はインバータ、９，１２，１５．
２１はセレクタ、１０，１１．１３．１４はレジスタ、
２０は履歴によらない分岐子１Ｎ機構、６１は加算器、
６２はデコード用プログラムカウンタである。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (11)

【特許請求の範囲】
1. （１）分岐予測機能を有するデータ処理装置であって、 命令を取出し、その命令を解読する命令取出・解読手段
   と、 前記命令取出・解読手段によって解読された命令をパイ
   プライン処理の原理で実行する命令実行手段と、 前記命令取出・解読手段によって取出および解読される
   べき命令が条件分岐命令であって、その条件分岐命令が
   分岐を起こすか否かを予測する分岐予測手段と、 前記分岐予測手段の予測結果に基づいて、前記条件分岐
   命令によって示される分岐先の命令までの変位と、前記
   条件分岐命令の命令長とを入替える入替手段とを備え、
   さらに 前記分岐予測手段は、前回までの処理における分岐結果
   により分岐を起こすか否かを予測する第１の分岐予測手
   段と、前記命令取出・解読手段によって解読された命令
   の分岐条件より分岐を起こすか否かを予測する第２の分
   岐予測手段とからなり、 前記第１の分岐予測手段によって分岐を起こすか否かを
   予測することができないとき、前記第２の分岐予測手段
   によって分岐を起こすか否かを予測するものである、分
   岐予測機能を有するデータ処理装置。
2. （２）前記第１の分岐予測手段は、前記条件分岐命令の
   番地に対応して、 前回までの処理における分岐結果によって前記条件分岐
   命令が分岐するか否かを予測するための予測ビットと、 前回までの処理における分岐結果によって前記条件分岐
   命令が分岐するか否かを予測することができるか否かを
   示す予測不可ビットとを記憶するための手段を備え、さ
   らに、 前記予測ビットと前記予測不可ビットとに応じて、第１
   の分岐予測信号と分岐予測不可信号とを出力するもので
   ある、特許請求の範囲第１項に記載の分岐予測機能を有
   するデータ処理装置。
3. （３）前記第２の分岐予測手段は、前記命令取出・解読
   手段によって解読された命令の分岐条件コードのパター
   ンに応じて第２の分岐予測信号を出力するものである、
   特許請求の範囲第２項に記載の分岐予測機能を有するデ
   ータ処理装置。
4. （４）前記分岐予測手段は、前記第１の分岐予測手段か
   ら出力される前記第１の分岐予測信号と、 前記第２の分岐予測手段から出力される前記第２の分岐
   予測信号とのいずれかを、 前記第１の分岐予測手段から出力される前記分岐予測不
   可信号に応じて選択するための第１の選択手段を含む、
   特許請求の範囲第３項に記載の分岐予測機能を有するデ
   ータ処理装置。
5. （５）前記命令取出・解読手段は、前記命令を記憶する
   ための命令レジスタと、 前記命令レジスタに記憶された命令を解読し、少なくと
   も命令長と変位を出力する命令デコーダとを備えるもの
   である、特許請求の範囲第１項ないし第４項のいずれか
   に記載の分岐予測機能を有するデータ処理装置。
6. （６）前記入替手段は、前記命令取出・解読手段によっ
   て解読された命令長を記憶するための第１のレジスタと
   、 前記命令取出・解読手段によって解読された変位を記憶
   するための第２のレジスタと、 前記分岐予測手段によって分岐が予測されるのに応じて
   、前記第２のレジスタに記憶された変位を選択するため
   の第２の選択手段とを備えるものである、特許請求の範
   囲第１項ないし第５項のいずれかに記載の分岐予測機能
   を有するデータ処理装置。
7. （７）当該データ処理装置は、次の命令の番地を計算す
   るための番地計算手段と、 前記第２の選択手段によって選択された変位を前記番地
   計算手段に付与し、前記番地計算手段によって示された
   アドレス値にその変位を加算するための加算手段とをさ
   らに備えているものである、特許請求の範囲第６項に記
   載の分岐予測機能を有するデータ処理装置。
8. （８）前記第２の選択手段は、分岐が前記分岐予測手段
   によって予測されないとき、または前記命令が非分岐命
   令であるとき、前記第１のレジスタに記憶された命令長
   を出力するための手段を備えるものである、特許請求の
   範囲第６項または第７項に記載の分岐予測機能を有する
   データ処理装置。
9. （９）前記入替手段は、前記命令取出・解読手段によっ
   て解読された命令長を記憶するための第３のレジスタと
   、 前記命令取出・解読手段によって解読された変位を記憶
   するための第４のレジスタと、 前記分岐予測手段によって分岐が予測されるのに応じて
   、前記第３のレジスタに記憶された命令長を前記命令実
   行手段に付与するための第３の選択手段とを備えるもの
   である、特許請求の範囲第１項ないし第８項のいずれか
   に記載の分岐予測機能を有するデータ処理装置。
10. （１０）前記第３の選択手段は、分岐が前記分岐予測手
    段によって予測されないとき、または前記命令が非分岐
    命令であるとき、前記第４のレジスタに記憶された変位
    を出力し、その変位を前記命令実行手段に付与するため
    の手段を備えるものである、特許請求の範囲第９項に記
    載の分岐予測機能を有するデータ処理装置。
11. （１１）前記入替手段は、前記分岐予測手段の予測結果
    に基づいて、前記条件分岐命令の分岐条件を変更するた
    めの分岐条件変更手段を備えるものである、特許請求の
    範囲第１項ないし第１０項のいずれかに記載の分岐予測
    機能を有するデータ処理装置。